JP2551354B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2551354B2
JP2551354B2 JP5251268A JP25126893A JP2551354B2 JP 2551354 B2 JP2551354 B2 JP 2551354B2 JP 5251268 A JP5251268 A JP 5251268A JP 25126893 A JP25126893 A JP 25126893A JP 2551354 B2 JP2551354 B2 JP 2551354B2
Authority
JP
Japan
Prior art keywords
resin
island
lead
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5251268A
Other languages
English (en)
Other versions
JPH07106472A (ja
Inventor
尊浩 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5251268A priority Critical patent/JP2551354B2/ja
Publication of JPH07106472A publication Critical patent/JPH07106472A/ja
Application granted granted Critical
Publication of JP2551354B2 publication Critical patent/JP2551354B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関する。
【0002】
【従来の技術】半導体チップ上に形成される集積回路の
集積度が増大されるにつれて電極パッド数も増加し、半
導体チップの面積も大きくなる傾向にあるが、一方、コ
ストダウンや歩留り向上の面からは半導体チップの面積
は小さい方が望ましい。チップ面積を小さくするために
は、半導体チップ上に形成する電極パッドの大きさおよ
び間隔も小さくする必要があるが、ワイヤボンディング
が困難になってくるという問題がある。そこで、この問
題に対応するために半導体チップとリードフレームとの
間の電気的接続にTABテープを介在させる方法が採用
されるようになった。
【0003】図4は従来の樹脂封止型半導体装置の一例
を示す模式的断面図である。
【0004】図4に示すように、アイランド2の上にマ
ウントされた半導体チップ5と、ポリイミド等のサスペ
ンダフィルム6の上にリードが配置され、そのリードの
インナリード7が半導体チップ5の電極に接続され、ア
ウタリード8がアイランド2の周囲に配置されたリード
フレームのリード3に接続されたTABリードと、これ
らのアイランド2およびTABテープを含む領域を封止
した樹脂体9とを有して構成される。
【0005】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置では、アイランド上に搭載された半導体チッ
プとリードフレームのリードとの間を電気的に接続する
TABテープが固定されず浮遊状態にあるため、トラン
スファモールドで樹脂封止する際の注入樹脂の流れによ
りTABテープが上方に移動して半導体チップの上方と
下方で樹脂流のアンバランスを生じ、注入樹脂の流速や
圧力の局所的な変動・乱れを誘起し、その結果、樹脂体
中にボイドを発生させ、半導体装置の信頼性を低下させ
るという問題があった。
【0006】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置の特徴は、アイランドと、前記アイランドの周囲
に配置されたリードフレームのリードと前記アイラン
ド上にマウントされた半導体チップと、この半導体チッ
プの電極にインナリードを前記リードにアウタリードを
それぞれ接続したTABテープとを有し、これらの構成
要素を樹脂で封止した樹脂封止型半導体装置において、
前記アイランドの周縁部上に前記半導体チップを取囲む
ように枠状又は複数のブロック状であってその高さが前
記リードと略同一平面となるように配設される支持体が
配置されて取付けられ、前記支持体上にサスペンダフィ
ルムを接着して固定することにある。
【0007】また、TABテープがサスペンダフィルム
部分で内側から外側に向けて傾斜さ せて前記アウタリー
ドと前記リードとが近接するように成型される。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。
【0009】図1(a),(b)は本発明の実施例を
示す一部切欠平面図およびA−A′線断面図である。
【0010】図1(a),(b)に示すように、四隅を
吊りリード1で支持されたアイランド2と、アイランド
2の周囲に配置されたリード3と、吊りリード1に支持
されてアイランド2とリード3の中間に配置され且つア
イランド2の周囲を取囲む枠状の支持体4と、アイラン
ド2の上にマウントされた半導体チップ5と、支持体4
の上にサスペンダフィルム6を接着して搭載され、且つ
このサスペンダフィルム6上に配置されたリードのイン
ナリード7を半導体チップ5の電極にアウタリード8を
リード3にそれぞれ接続したTABテープとを備え、こ
れらのアイランド2およびTABテープを含む領域を樹
脂体9でモールド封止し、樹脂封止型半導体装置を構成
する。
【0011】図2(a)〜(c)は本発明の実施例の
製造方法を説明するための工程順に示した断面図であ
る。
【0012】まず、図2(a)に示すように、キャリア
テープに設けたサスペンダフィルム6の内側のデバイス
ホール内に突出したインナリード7を半導体チップ5の
電極に熱圧着して接続する。
【0013】次に、図2(b)に示すように、サスペン
ダフィルム6の外側でアウタリード8を切断してTAB
テープをキャリアテープから切離した後、金型を用いて
成型し、サスペンダフィルム6の内周が高く外周が低く
なるように傾斜部を設ける。
【0014】次に、図2(c)に示すように、半導体チ
ップ5をアイランド2の上にマウントし、TABテープ
のサスペンダフィルム6を吊りリードで支持された枠状
の支持体4に接着して固定する。ここで、サスペンダフ
ィルム6と支持体4との接着は、あらかじめサスペンダ
フィルム6の表面に接着剤層を形成しておき、熱圧着で
支持体4に接着する。次に、TABテープのアウタリー
ド8とリード3とを熱圧着で接続する。なお、支持体4
の位置(高さは)リード3と同一平面又はなるべく近ず
けた平面内にあることが望ましい。
【0015】次に、アイランド2およびTABテープを
含む領域をトランスファモールド法により樹脂封止し、
図1(a),(b)に示す樹脂封止型半導体装置を構成
する。
【0016】このように構成により本実施例では、TA
Bテープが支持体4に固定され、且つTABテープの成
型によりアウタリード8の位置がリード3に近づけられ
ているため、樹脂封止の際に金型に注入される樹脂の流
れが均一化され、ボイドの発生を防ぐことができる。
【0017】図3は本発明の一実施例の変形例を示す断
面図である。
【0018】図3を参照すると、図1における支持体4
の代りにアイランド2の周縁部上に半導体チップ5を取
囲むように配置して接着した枠状又は複数のブロック状
の支持体10を搭載し、その上端にTABテープのサス
ペンダフィルム6を接着して固定した以外は図1と同様
の構成を有しており、TABテープはより強固に固定で
きる利点がある。
【0019】なお、上述した変形例の支持体10と図1
における支持体4とを共有させても良い。
【0020】
【発明の効果】以上説明したように本発明は、アイラン
ド上に搭載した半導体チップの電極と、アイランドの周
囲に配置したリードフレームのリードとの間を電気的に
接続するTABテープのサスペンダフィルムをアイラン
ド上に配置した支持体に接着して固定することにより、
トランスファモールドで樹脂封止する際の樹脂流を円滑
にしてボイドの発生を防止することができるという効果
を有する。
【0021】また、TABテープを成型してサスペンダ
フィルム部で傾斜させることにより、注入樹脂の流れを
一層円滑にできるという効果を有する。
【図面の簡単な説明】
【図1】本発明の実施例を示す一部切欠平面図および
A−A′線断面図である。
【図2】本発明の実施例の製造方法を説明するための
工程順に示した断面図である。
【図3】一実施例の変形例を示す断面図である。
【図4】従来の樹脂封止型半導体装置の一例を示す断面
である。
【符号の説明】
1 吊りリード 2 アイランド 3 リード 4,10 支持体 5 半導体チップ 6 サスペンダフィルム 7 インナリード 8 アウタリード 9 樹脂体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 アイランドと、前記アイランドの周囲に
    配置されたリードフレームのリードと前記アイランド
    上にマウントされた半導体チップと、この半導体チップ
    の電極にインナリードを前記リードにアウタリードをそ
    れぞれ接続したTABテープとを有し、これらの構成要
    素を樹脂で封止した樹脂封止型半導体装置において、前
    記アイランドの周縁部上に前記半導体チップを取囲むよ
    うに枠状又は複数のブロック状であってその高さが前記
    リードと略同一平面となるように配設される支持体が配
    置されて取付けられ、前記支持体上にサスペンダフィル
    ムを接着して固定することを特徴とする樹脂封止型半導
    体装置。
  2. 【請求項2】 TABテープがサスペンダフィルム部分
    で内側から外側に向けて傾斜させて前記アウタリードと
    前記リードとが近接するように成型された請求項1記載
    の樹脂封止型半導体装置。
JP5251268A 1993-10-07 1993-10-07 樹脂封止型半導体装置 Expired - Fee Related JP2551354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5251268A JP2551354B2 (ja) 1993-10-07 1993-10-07 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5251268A JP2551354B2 (ja) 1993-10-07 1993-10-07 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH07106472A JPH07106472A (ja) 1995-04-21
JP2551354B2 true JP2551354B2 (ja) 1996-11-06

Family

ID=17220267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5251268A Expired - Fee Related JP2551354B2 (ja) 1993-10-07 1993-10-07 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2551354B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834282B2 (ja) * 1988-10-31 1996-03-29 日本電気株式会社 半導体装置用リードフレーム

Also Published As

Publication number Publication date
JPH07106472A (ja) 1995-04-21

Similar Documents

Publication Publication Date Title
JP3461720B2 (ja) 樹脂封止型半導体装置
US5235207A (en) Semiconductor device
JPH06105721B2 (ja) 半導体装置
JPH10189830A (ja) 樹脂封止型半導体装置およびその製造方法
KR100202760B1 (ko) 반도체장치
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JPH05335474A (ja) 樹脂封止半導体装置
JP2551354B2 (ja) 樹脂封止型半導体装置
JP2001060657A (ja) 半導体装置及びその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JP2694871B2 (ja) 半導体装置
JPS63293963A (ja) 樹脂封止型半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH0693469B2 (ja) 樹脂封止型半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100753405B1 (ko) 리드온칩형 패키지를 갖는 반도체 장치
KR200286322Y1 (ko) 반도체패키지
JPH0513490A (ja) 樹脂封止型半導体装置
JPS6095958A (ja) 半導体装置
KR970004618Y1 (ko) 패드가 없는 반도체 패키지
EP0375217B1 (en) Semiconductor package having an outwardly arced die cavity
KR20000003001A (ko) 양면 테이프를 이용한 멀티 칩 패키지
JPH08227903A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960702

LAPS Cancellation because of no payment of annual fees