JP2001060657A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001060657A
JP2001060657A JP11234904A JP23490499A JP2001060657A JP 2001060657 A JP2001060657 A JP 2001060657A JP 11234904 A JP11234904 A JP 11234904A JP 23490499 A JP23490499 A JP 23490499A JP 2001060657 A JP2001060657 A JP 2001060657A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
lead
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11234904A
Other languages
English (en)
Other versions
JP3497775B2 (ja
Inventor
Hiroaki Fujimoto
Toshiyuki Fukuda
Akira Koga
彰 小賀
敏行 福田
博昭 藤本
Original Assignee
Matsushita Electronics Industry Corp
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Industry Corp, 松下電子工業株式会社 filed Critical Matsushita Electronics Industry Corp
Priority to JP23490499A priority Critical patent/JP3497775B2/ja
Publication of JP2001060657A publication Critical patent/JP2001060657A/ja
Application granted granted Critical
Publication of JP3497775B2 publication Critical patent/JP3497775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 2つのチップを積層して搭載する半導体装置
において、搭載可能なチップサイズの組み合わせの適用
範囲を広くする。 【解決手段】 第1のLSIチップ2の表面に厚い絶縁
性樹脂8を設け、第2のLSIチップ6の裏面を、第1
のLSIチップ3を接続するボンディングワイヤ5の最
上部より高い位置にしているため、第2のLSIチップ
6が第1のLSIチップ3に接続されたボンディングワ
イヤ5と接触することがない。そのため、2つのLSI
チップ3,6のサイズの制約を少なくし、2つのLSI
チップ3,6のサイズの組み合わせの適用範囲が広くで
きる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体チップを積
層した半導体装置及びその製造方法に関するものであ
る。

【0002】

【従来の技術】近年、LSI半導体装置の低コスト化及
び小型化を図るために、互いに異なる機能を有するLS
I又は互いに異なるプロセスにより形成されたLSIチ
ップを3次元実装するマルチチップパッケージが提案さ
れている。

【0003】以下、従来例として、特開平1−2353
63号公報で示されたマルチチップパケージについて図
12を参照しながら説明する。

【0004】まず、図12に示すように、第1のLSI
チップ53がリードフレームのダイパッド51にダイボ
ンドされ、インナーリード52と電極55がボンディン
グワイヤ57にて接続されている。第1のLSIチップ
53の表面には第2のLSIチップ54が絶縁性樹脂な
どでダイボンドされ、外部電極56とインナーリード5
2がボンディングワイヤ58にて接続され、トランスフ
ァモールドによりパッケージングされたものである。

【0005】この従来のマルチチップパッケージの製造
方法について説明する。まず、リードフレームのダイパ
ッド51にロジックやメモリ等の第1のLSIチップ5
3を導電性樹脂等のダイボンド樹脂61でダイボンドす
る。次に、第2のLSIチップ54を第1のLSIチッ
プ53の表面に絶縁性樹脂等のダイボンド樹脂62でダ
イボンドする。次に第1及び第2のLSIチップ53,
54の外部電極55,56とインナーリード52をワイ
ヤボンディングにて電気的に接続する。次に、トランス
ファモールド等により封止樹脂59を形成しパッケージ
ングしたものである。

【0006】この従来の構成および製造方法によれば、
第1および第2のLSIチップ53,54をダイボンド
した後で、ワイヤボンディングを行うため、第1のLS
Iチップ53のワイヤボンディングを可能にするために
は第2のLSIチップ54のサイズは、ダイボンド時に
第1のLSIチップ53の外部電極55にはかからず、
ダイボンド樹脂62がはみ出し、第1のLSIチップ5
3の電極55を覆わないことが必要であり、第2のLS
Iチップ54は第1のLSIチップ53に比べ十分小さ
いものに限定される。

【0007】

【発明が解決しようとする課題】上記従来の3次元実装
によるマルチチップパッケージによると、3次元実装さ
れた上側に位置する第2のLSIチップ54のサイズは
下側の第1のLSIチップ53のサイズにくらべ十分小
さくすることが必要であるため、2つのチップの組み合
わせが適合できる適用範囲が狭い。特に、片側のチップ
にメモリチップを適用する場合は、通常メモリチップの
場合、縦横比の大きい長方形であり、四角形の直交する
2辺(長辺と短辺)において、もう一方のチップの2辺
に対し長辺は大きく、短辺は小さい組み合わせとなり、
3次元実装への適用が不可であるケースが多く発生する
ものであり、適用範囲の狭い構成である。

【0008】本発明の目的は、2つのチップを積層して
搭載する半導体装置において、搭載可能なチップサイズ
の組み合わせの適用範囲を広くとれる半導体装置及びそ
の製造方法を提供することである。

【0009】

【課題を解決するための手段】請求項1記載の半導体装
置は、第1の半導体チップの上部に第2の半導体チップ
が搭載された半導体装置であって、第1の半導体チップ
の裏面を支持体の素子載置部に固着し、第1の半導体チ
ップの表面の電極と支持体の電極部とを金属細線で接続
し、第2の半導体チップの裏面を金属細線の最上部より
高い位置で第1の半導体チップの表面に向かい合うよう
に配置して第2の半導体チップの裏面と第1の半導体チ
ップの表面との間を絶縁性接着剤で固着し、第2の半導
体チップの表面の電極と支持体の電極部とを電気的に接
続したことを特徴とする。

【0010】請求項2記載の半導体装置は、請求項1記
載の半導体装置において、第2の半導体チップの平面形
状の直交する2辺のうち少なくとも1辺が、第1の半導
体チップの平面形状の直交する2辺よりも大きいことを
特徴とする。

【0011】請求項3記載の半導体装置は、請求項1ま
たは2記載の半導体装置において、第1の半導体チップ
及び第2の半導体チップを封止樹脂で覆い、封止樹脂の
外部に支持体の外部電極部を露出したことを特徴とす
る。

【0012】請求項4記載の半導体装置の製造方法は、
第1の半導体チップの上部に第2の半導体チップが搭載
された半導体装置の製造方法であって、第1の半導体チ
ップの裏面を支持体の素子載置部に固着する工程と、第
1の半導体チップの表面の電極と支持体の内部電極部と
を金属細線で接続する工程と、第2の半導体チップの裏
面を金属細線の最上部より高い位置で第1の半導体チッ
プの表面に向かい合うように配置して第2の半導体チッ
プの裏面と第1の半導体チップの表面との間を絶縁性接
着剤で固着する工程と、第2の半導体チップの表面の電
極と支持体の内部電極部とを電気的に接続する工程と、
第1の半導体チップ及び第2の半導体チップを覆いかつ
外部に支持体の外部電極部が露出するように封止樹脂を
形成する工程とを含むことを特徴とする。

【0013】請求項1〜4の発明によれば、第1の半導
体チップと第2の半導体チップとを固着する絶縁性接着
剤によって、上側の第2の半導体チップの裏面を、下側
の第1の半導体チップの電極に接続された金属細線の最
上部より高い位置にすることにより、第2の半導体チッ
プが第1の半導体チップの電極に接続された金属細線と
接触することがなく、第1および第2の半導体チップの
チップサイズの制約を無くし、搭載可能なチップサイズ
の組み合わせの適用範囲を広くできる。

【0014】請求項5記載の半導体装置は、第1の半導
体チップの上部に第2の半導体チップが搭載された半導
体装置であって、第1の半導体チップの裏面を支持体の
素子載置部に固着し、第1の半導体チップの表面の電極
と支持体の電極部とを金属細線で接続し、第2の半導体
チップの裏面を金属細線の最上部より高い位置で第1の
半導体チップの表面に向かい合わせ,かつ第2の半導体
チップが金属配線の少なくとも一部と重なるように配置
して第2の半導体チップの裏面と第1の半導体チップの
表面との間を絶縁性接着剤で固着し、第2の半導体チッ
プの表面の電極と支持体の電極部とを電気的に接続した
ことを特徴とする。

【0015】請求項6記載の半導体装置は、請求項5記
載の半導体装置において、第1の半導体チップ及び第2
の半導体チップを封止樹脂で覆い、封止樹脂の外部に支
持体の外部電極部を露出したことを特徴とする。

【0016】請求項7記載の半導体装置の製造方法は、
第1の半導体チップの上部に第2の半導体チップが搭載
された半導体装置の製造方法であって、第1の半導体チ
ップの裏面を支持体の素子載置部に固着する工程と、第
1の半導体チップの表面の電極と支持体の内部電極部と
を金属細線で接続する工程と、第2の半導体チップの裏
面を金属細線の最上部より高い位置で第1の半導体チッ
プの表面に向かい合わせ,かつ第2の半導体チップが金
属配線の少なくとも一部と重なるように配置して第2の
半導体チップの裏面と第1の半導体チップの表面との間
を絶縁性接着剤で固着する工程と、第2の半導体チップ
の表面の電極と支持体の内部電極部とを電気的に接続す
る工程と、第1の半導体チップ及び第2の半導体チップ
を覆いかつ外部に支持体の外部電極部が露出するように
封止樹脂を形成する工程とを含むことを特徴とする。

【0017】請求項5〜7の発明によれば、第1の半導
体チップと第2の半導体チップとを固着する絶縁性接着
剤によって、上側の第2の半導体チップの裏面を、下側
の第1の半導体チップの電極に接続された金属細線の最
上部より高い位置にすることにより、第2の半導体チッ
プが第1の半導体チップの電極に接続された金属細線と
接触することがなく、第1および第2の半導体チップの
チップサイズの制約を無くし、搭載可能なチップサイズ
の組み合わせの適用範囲を広くできる。

【0018】請求項8記載の半導体装置は、請求項1,
2,3,5または6記載の半導体装置において、絶縁性
接着剤が、少なくとも第1の半導体チップと第2の半導
体チップとが重なりあう領域の全部に形成されているこ
とを特徴とする。

【0019】請求項9記載の半導体装置の製造方法は、
請求項4または7記載の半導体装置の製造方法におい
て、絶縁性接着剤を、少なくとも第1の半導体チップと
第2の半導体チップとが重なりあう領域の全部に形成す
ることを特徴とする。

【0020】請求項8,9の発明によれば、第2の半導
体チップが広い領域で固定され、第2の半導体チップの
電極の電気的接続をより良好にできるとともに、第2の
半導体チップにチップサイズの大きなものを用いること
ができる。

【0021】請求項10記載の半導体装置は、第1の半
導体チップの上部に第2の半導体チップが搭載された半
導体装置であって、第1の半導体チップの裏面を支持体
の素子載置部に固着し、第1の半導体チップの表面の電
極と支持体の電極部とを金属細線で接続し、第2の半導
体チップの裏面を金属細線の最上部より高い位置で第1
の半導体チップの表面に向かい合わせ,かつ第2の半導
体チップが金属配線の少なくとも一部と重なるように配
置して第1の半導体チップの少なくとも一部の側面を覆
うように形成される絶縁性接着剤で第2の半導体チップ
の裏面と支持体の素子載置部との間を固着し、第2の半
導体チップの表面の電極と支持体の電極部とを電気的に
接続したことを特徴とする。

【0022】請求項11記載の半導体装置は、請求項1
0記載の半導体装置において、第1の半導体チップ及び
第2の半導体チップを封止樹脂で覆い、封止樹脂の外部
に支持体の外部電極部を露出したことを特徴とする。

【0023】請求項12記載の半導体装置の製造方法
は、第1の半導体チップの上部に第2の半導体チップが
搭載された半導体装置の製造方法であって、第1の半導
体チップの裏面を支持体の素子載置部に固着する工程
と、第1の半導体チップの表面の電極と支持体の内部電
極部とを金属細線で接続する工程と、第2の半導体チッ
プの裏面を金属細線の最上部より高い位置で第1の半導
体チップの表面に向かい合わせ,かつ第2の半導体チッ
プが金属配線の少なくとも一部と重なるように配置して
第1の半導体チップの少なくとも一部の側面を覆うよう
に形成される絶縁性接着剤で第2の半導体チップの裏面
と支持体の素子載置部との間を固着する工程と、第2の
半導体チップの表面の電極と支持体の内部電極部とを電
気的に接続する工程と、第1の半導体チップ及び第2の
半導体チップを覆いかつ外部に支持体の外部電極部が露
出するように封止樹脂を形成する工程とを含むことを特
徴とする。

【0024】請求項10〜12の発明によれば、第2の
半導体チップを固着する絶縁性接着剤によって、上側の
第2の半導体チップの裏面を、下側の第1の半導体チッ
プの電極に接続された金属細線の最上部より高い位置に
することにより、第2の半導体チップが第1の半導体チ
ップの電極に接続された金属細線と接触することがな
く、第1および第2の半導体チップのチップサイズの制
約を無くし、搭載可能なチップサイズの組み合わせの適
用範囲を広くできる。さらに、第2の半導体チップがそ
の裏面全面の広い領域で固定され、第2の半導体チップ
の電極の電気的接続をより良好にできるとともに、第2
の半導体チップにチップサイズのより大きなものを用い
ることができる。

【0025】請求項13記載の半導体装置は、インナー
リード及びアウターリードとなるリードとダイパッドと
を有するリードフレームを用い、第1の半導体チップの
上部に第2の半導体チップが搭載された半導体装置であ
って、第1の半導体チップの表面をダイパッドの下面に
固着し、第1の半導体チップの表面の電極とインナーリ
ードとを金属細線で接続し、第2の半導体チップの裏面
をダイパッドを介して第1の半導体チップの表面に向か
い合わせ,かつ第2の半導体チップが金属配線の少なく
とも一部と重なるように配置して第2の半導体チップの
裏面をダイパッドの上面に固着し、第2の半導体チップ
の表面の電極とインナーリードとを電気的に接続し、第
1の半導体チップ及び第2の半導体チップを封止樹脂で
覆い、封止樹脂の外部にアウターリードを露出したこと
を特徴とする。

【0026】請求項13の発明によれば、第1の半導体
チップ上にダイパッドを介して第2の半導体チップを設
けているため、下側の第1の半導体チップの電極に接続
される金属細線の最上部の高さをダイパッドの厚みより
低くすることにより、第2の半導体チップが第1の半導
体チップの電極に接続された金属細線と接触することが
なく、第1および第2の半導体チップのチップサイズの
制約を無くし、搭載可能なチップサイズの組み合わせの
適用範囲を広くできる。

【0027】請求項14記載の半導体装置は、請求項1
3記載の半導体装置において、ダイパッドは、下面に第
1の半導体チップを固着する第1のチップ固着部と、上
面に第2の半導体チップを固着する第2のチップ固着部
と、第1のチップ固着部が第2のチップ固着部より下方
に位置するように第1のチップ固着部と第2のチップ固
着部とを連結した連結部とを有したことを特徴とする。

【0028】請求項14の発明によれば、請求項13の
効果に加え、ダイパッドを立体的に構成することによ
り、ダイパッドの厚みをより厚くすることができ、第1
の半導体チップの電極に接続される金属細線の高さ制限
が緩和され、チップサイズの適用範囲がより広がる。

【0029】請求項15記載の半導体装置は、インナー
リード及びアウターリードとなるリードを有するリード
フレームを用い、第1の半導体チップの上部に第2の半
導体チップが搭載された半導体装置であって、第1の半
導体チップの表面の周辺部と重なるように配置されたイ
ンナーリードを第1の半導体チップの表面に絶縁テープ
を介して固着し、第1の半導体チップの表面の電極とイ
ンナーリードとを金属細線で接続し、第1の半導体チッ
プの表面及び金属細線を絶縁性樹脂で覆い、第2の半導
体チップを絶縁性樹脂上に設置し、第2の半導体チップ
の表面の電極とインナーリードとを電気的に接続し、第
1の半導体チップ及び第2の半導体チップを封止樹脂で
覆い、封止樹脂の外部にアウターリードを露出したこと
を特徴とする。

【0030】請求項15の発明によれば、第1の半導体
チップの表面及び第1の半導体チップの表面の電極に接
続された金属細線を絶縁性樹脂で覆い、その絶縁性樹脂
上に第2の半導体チップを設置することにより、第2の
半導体チップが第1の半導体チップの電極に接続された
金属細線と接触することがなく、第1および第2の半導
体チップのチップサイズの制約を無くし、搭載可能なチ
ップサイズの組み合わせの適用範囲を広くできる。

【0031】請求項16記載の半導体装置は、アウター
リードと,アウターリードと連続した第1のインナーリ
ードと,第1のインナーリードよりダウンセットされた
ダイパッドと,ダイパッドと第1のインナーリードとの
間に配置されダイパッドと同一平面上または同一平面上
より上の位置になるように第1のインナーリードよりダ
ウンセットされた第2のインナーリードとを有するリー
ドフレームを用い、第1の半導体チップの裏面をダイパ
ッド上に固着し、第1の半導体チップの表面の電極と第
2のインナーリードとを金属細線で接続するとともに第
1のインナーリードと第2のインナーリードとを金属細
線で接続し、第1の半導体チップの表面に絶縁性の接着
剤により第2の半導体チップを固着し、第2の半導体チ
ップの表面の電極と第1のインナーリードとを金属配線
で接続し、第1の半導体チップ及び第2の半導体チップ
を封止樹脂で覆い、封止樹脂の外部にアウターリードを
露出したことを特徴とする。

【0032】請求項16の発明によれば、前述のリード
フレームを用いたことにより、第1の半導体チップと第
2の半導体チップに接続する金属細線が交差しない。ま
た、第1の半導体チップの電極をそのチップ形状(四角
形)の1組の対向する2辺側にのみ形成することによ
り、2つのチップのサイズの組み合わせの適用範囲を広
くとれる。

【0033】請求項17記載の半導体装置の製造方法
は、請求項16記載の半導体装置の製造方法であって、
リードフレームを作製する際、吊りリードにより保持さ
れたダイパッドと,アウターリードと,アウターリード
と連続した第1のインナーリードと,ダイパッドと第1
のインナーリードとの間に配置されダイパッドと接続さ
れた第2のインナーリードとが設けられたリードフレー
ムの仕掛品を形成する工程と、第2のインナーリードを
ダイパッドを保持する吊りリードを端部として貼り付け
テープで固着する工程と、第2のインナーリードとダイ
パッドとの接続部分を切り離す工程と、切り離されたダ
イパッド部および第2のインナーリードを第1のインナ
ーリードよりダウンセットする工程とを含むことを特徴
とする。

【0034】請求項17の発明により、請求項16記載
の半導体装置に用いるリードフレームを作製できる。

【0035】請求項18記載の半導体装置は、アウター
リードと,アウターリードと連続し先端部がダウンセッ
トされたインナーリードと,先端部を除くインナーリー
ドよりダウンセットされたダイパッドとを有し,かつイ
ンナーリードの先端部がダイパッドと同一平面上または
同一平面上より上の位置になるようにダウンセットされ
たリードフレームを用い、第1の半導体チップの裏面を
ダイパッド上に固着し、第1の半導体チップの表面の電
極とインナーリードのダウンセットされた先端部とを金
属細線で接続し、第1の半導体チップの表面に絶縁性の
接着剤により第2の半導体チップを固着し、第2の半導
体チップの表面の電極とインナーリードのダウンセット
された先端部より外側部分とを金属配線で接続し、第1
の半導体チップ及び第2の半導体チップを封止樹脂で覆
い、封止樹脂の外部にアウターリードを露出したことを
特徴とする。

【0036】請求項18の発明によれば、前述のリード
フレームを用いたことにより、第1の半導体チップと第
2の半導体チップに接続する金属細線が交差しない。ま
た、第1の半導体チップの電極をそのチップ形状(四角
形)の1組の対向する2辺側にのみ形成することによ
り、2つのチップのサイズの組み合わせの適用範囲を広
くとれる。

【0037】

【発明の実施の形態】以下、本発明の実施の形態におけ
る半導体装置であるマルチチップパッケージ(以下MC
Pと記す)について図面を参照しながら説明する。

【0038】〔第1の実施の形態:請求項1〜7(特に
請求項6,7)に対応〕図1は本発明の第1の実施の形
態におけるMCPの製造方法の工程順断面図を示すもの
である。図1において、1はリードフレーム(支持体)
のインナーリード(電極部,内部電極部)、2はリード
フレームのダイパッド(素子載置部)、3は第1のLS
Iチップ(第1の半導体チップ)、4は第1のLSIチ
ップの電極、5は第1のLSIチップの電極4とインナ
ーリード1を接続するボンディングワイヤ(金属細
線)、6は第2のLSIチップ(第2の半導体チッ
プ)、7は第2のLSIチップの電極、8は絶縁性樹脂
(絶縁性接着剤)、9は第2のLSIチップの電極7と
インナーリード1を接続するボンディングワイヤ、10
は封止樹脂、11はリードフレームのアウターリード
(外部電極部)を示すものである。また、図4は第1の
LSIチップ3及び第2のLSIチップ6の構成(サイ
ズ)例を示す平面図である。

【0039】本実施の形態におけるMCPの製造方法
は、まず、図1(a)に示すように、第1のLSIチッ
プ3をリードフレームのダイパッド2にダイボンドす
る。リードフレームの材質は、42アロイやCu等であ
り、厚みは0.15mm程度である。ダイパッド2は、
後に行うトランスファモールド工程での樹脂の流動を良
好にすること、パッケージの厚みを薄くする事などの目
的から、リードフレームのインナーリード1の位置より
下げた位置になるよう、あらかじめプレス加工を施して
おく。ダイボンド工程では、図示はしていないが、導電
性あるいは絶縁性のエポキシやポリイミド系の樹脂を用
い加熱により樹脂を硬化し、第1のLSIチップ3を固
定する。そして、第1のLSIチップ3の電極4とイン
ナーリード1をボンディングワイヤ5で接続する。ボン
ディングワイヤ5の径,材質やワイヤボンディングの方
式ついては、後述のボンディングワイヤ9と同様であ
る。

【0040】次に、図1(b)に示すように、第2のL
SIチップ6の裏面を第1のLSIチップ2の表面に絶
縁性樹脂8を用いて固着する。このとき、絶縁性樹脂8
の厚みは、第2のLSIチップ6の裏面が第1のLSI
チップ3のボンディングワイヤ5の最上部より高い位置
になるよう設定する。通常ボンディングワイヤ5のルー
プ高さは50μm〜200μm程度であり、絶縁性樹脂
8の厚みは55μm〜300μm程度に設定する。絶縁
性樹脂8の材質は、液状のエポキシ、ポリイミド、アク
リル等であり、ディスペンス法やスタンピング法等で第
1のLSIチップ3の表面に形成した後、第2のLSI
チップ6を設置し、加熱することで硬化する。絶縁性樹
脂8の性状は、液状だけでなく、Bステージで固形状に
したものや、絶縁フィルム、両面に粘着材が形成された
フィルム、あるいは、熱可塑性のフィルム等を用いるこ
とができる。ここでの絶縁性樹脂8の形成領域は、第1
のLSIチップ3の電極4部より内側の領域としてお
り、この場合、絶縁性樹脂8にフィルムタイプのものを
用いることができるため、作業性が向上し、コストを低
く抑えられる。

【0041】次に、図1(c)に示すように、第2のL
SIチップ6の電極7とインナーリード1をワイヤボン
ディングにより、ボンディングワイヤ9で接続すること
で電気的に接続する。ボンディングワイヤ9は、通常1
8μm〜30μm程度の径であり、材質は、Au、C
u、Al等であり、ボンディングワイヤ9の表面に絶縁
性皮膜が形成されたものを用いることもできる。ワイヤ
ボンディングの方式は、超音波熱圧着ボンディングによ
るボールボンディングや、ウエッジボンディングを用い
る。この時、第2のLSIチップ6の電極7が位置する
裏面の部分は、絶縁性樹脂8で固定されていないが、そ
の固定されていない部分である絶縁性樹脂8の形成領域
の端からボンディングワイヤ9が接続される位置までの
距離が2mm程度までであれば、第2のLSIチップ6
の剛性で、ワイヤボンディング時の荷重には十分耐える
ことができ、ワイヤボンディング性は十分確保できる。
また、後述の図2、図3に示した構成とすることにより
第2のLSIチップ6のワイヤボンディングを容易に行
うことができる。

【0042】次に、図1(d)に示すように、トランス
ファモールドにより、封止樹脂10を形成し、その後ア
ウターリード11をフォーミングしMCPを完成する。

【0043】この図1(d)に示されるように、本実施
の形態のMCPは、第1のLSIチップ2の表面に厚い
絶縁性樹脂8を設け、第2のLSIチップ6の裏面を、
第1のLSIチップ3を接続するボンディングワイヤ5
の最上部より高い位置にしているため、第2のLSIチ
ップ6が第1のLSIチップ3に接続されたボンディン
グワイヤ5と接触することがない。従来では、積み重ね
る2つのLSIチップのサイズは、上側のLSIチップ
を下側のLSIチップより小さくする必要があったが、
本実施の形態では、図1からも明らかなように、絶縁性
樹脂8を、第1のLSIチップ3のボンディングワイヤ
5のループ高さ(最上部)より高くなるように厚く設け
ているため、図4に示すように、上側の第2のLSIチ
ップ6の平面形状の直交する2辺のうち少なくとも1辺
が、第1のLSIチップ3の平面形状の直交する2辺よ
りも大きくても、ボンディングワイヤ5を損傷すること
なく積層することができる。そのため、2つのLSIチ
ップ3,6のサイズの制約を少なくし、2つのLSIチ
ップ3,6のサイズの組み合わせの適用範囲が広く、汎
用性の高いものとなる。

【0044】なお、本実施の形態では、第1,第2のL
SIチップ3,6のサイズ(平面形状)が図4に示され
た場合であるため、上側の第2のLSIチップ6が下側
の第1のLSIチップ3に接続されたボンディングワイ
ヤ5の一部分と重なるように配置されるが、第2のLS
Iチップ6のサイズが小さく、第1のLSIチップ3の
電極4の内側に配置されるような場合には、第2のLS
Iチップ6が第1のLSIチップ3に接続されるボンデ
ィングワイヤ5と重ならないことは言うまでもない。

【0045】〔第2の実施の形態:請求項1〜9(特に
請求項8,9)に対応〕図2は本発明の第2の実施の形
態におけるMCPの断面図であり、図1と対応する部分
には同一符号を付し、その説明を省略する。

【0046】この図2に示す第2の実施の形態では、絶
縁性樹脂8の形成領域を第1のLSIチップ3の表面全
面としている。他の構成及び製造方法は第1の実施の形
態と同様である。この第2の実施の形態によれば、第1
の実施の形態と比べ、第2のLSIチップ6が絶縁性樹
脂8で固定される領域が広がり、積層する第2のLSI
チップ6のサイズを第1の実施の形態に比べて大きくし
ても、第2のLSIチップ6へのワイヤボンディングを
容易に行うことができる。

【0047】この第2の実施の形態の場合、絶縁性樹脂
8を第1のLSIチップ3の表面全面に形成するため、
少なくとも第1のLSIチップ3と第2のLSIチップ
6とが重なり合う領域の全部に絶縁性樹脂8が形成され
ることになる。

【0048】〔第3の実施の形態:請求項1〜12(特
に請求項10〜12)に対応〕図3は本発明の第3の実
施の形態におけるMCPの断面図であり、図1と対応す
る部分には同一符号を付し、その説明を省略する。

【0049】この図3に示す第3の実施の形態では、リ
ードフレームのダイパッド2のサイズ(平面形状)を第
2のLSIチップ6のサイズ(平面形状)とほぼ同等に
しておき、第2のLSIチップ6を固定する絶縁性樹脂
8の形成領域を第2のLSIチップ6の裏面全面から第
1のLSIチップ4及びダイパッド2の表面に至る領域
としたものであり、他の構成及び製造方法は第1の実施
の形態と同様である。この構成であれば、第2のLSI
チップ6の電極7の位置に対応する裏面が絶縁性樹脂8
で固定されているため、第2のLSIチップ6へのワイ
ヤボンディング性が向上し、第1の実施の形態、第2の
実施の形態よりも更に、第1のLSIチップ3と第2の
LSIチップ6のサイズ差を大きくすることができ、適
用範囲をさらに広げることができるものである。

【0050】この第3の実施の形態の場合、絶縁性樹脂
8が第2のLSIチップ6の裏面全面の下に形成される
ため、第1のLSIチップ3と第2のLSIチップ6と
が重なり合う領域の全部に絶縁性樹脂8が形成されるこ
とは言うまでもなく、図3に示されるように第1のLS
Iチップ3の少なくとも一部の側面にも絶縁性樹脂8が
形成されることになる。

【0051】上記の第1〜第3の実施の形態では、パッ
ケージングは樹脂封止によるQFPやSOPの場合につ
いて示したが、キャリアを用いるCSPやBGAのパッ
ケージでもかまわない。このCSPやBGAのパッケー
ジの場合を図5に示す。図5の(a),(b),(c)
はそれぞれ第1,第2,第3の実施の形態に対応したも
のである。図5において、31はキャリアと呼ばれる配
線基板(支持体)であり、この配線基板31は、一般に
セラミックやエポキシ樹脂からなる複数層の絶縁基板に
銅配線されたもので、通常パッケージサイズがキャリア
(配線基板31)のサイズとなる。32,33は配線基
板31の電極部であり、電極部32が第1のLSIチッ
プ3の電極4に接続され、電極部33が第2のLSIチ
ップ6の電極7に接続されている。なお、支持体の素子
載置部は、図5(a),(b)の場合には配線基板31
上で第1のLSIチップ3が載置された部分であり、図
5(c)の場合には配線基板31上で第1のLSIチッ
プ3が載置された部分および絶縁性樹脂8が形成されて
いる部分である。

【0052】〔第4の実施の形態:請求項13に対応〕
図6は本発明の第4の実施の形態におけるMCPの断面
図であり、図1と対応する部分には同一符号を付してい
る。

【0053】本実施の形態のMCPは、第1〜第3の実
施の形態のように第1のLSIチップ3と第2のLSI
チップ6とを厚い絶縁性樹脂8で固着するのではなく、
第1と第2のLSIチップ3,6の間にリードフレーム
のダイパッド2を挟み込み、第1のLSIチップ3の表
面がダイパッド2の下面に固着され、第2のLSIチッ
プ6の裏面がダイパッド2の上面に固着されている。そ
して、第1のLSIチップ3の電極4とインナーリード
1とを接続しているボンディングワイヤ5の高さをダイ
パッド2の厚みより低くしている。

【0054】この第4の実施の形態におけるMCPの製
造方法は、まず、第1のLSIチップ3をリードフレー
ムのダイパッド2の下面にダイボンドする。このときダ
イボンドされる領域及びダイパッドサイズは第1のLS
Iチップ3の電極4部より内側となる。図示はしていな
いが、絶縁性のエポキシやポリイミド系の樹脂を用い加
熱により樹脂を硬化し、第1のLSIチップ3を固定す
る。次に、第1のLSIチップ3の電極4とインナーリ
ード1を金属細線であるボンディングワイヤ5で接続す
る。このときのボンディングワイヤ5のループ高さはダ
イパッド2の厚み(80μm〜200μm程度)よりも
低くなければならず、ループ高さは50μm〜100μ
m程度である。その後、第2のLSIチップ6の裏面を
ダイパッド2の上面にダイボンドし、第2のLSIチッ
プ6の電極7とインナーリード1を金属細線であるボン
ディングワイヤ9で接続する。最後に外部電極であるア
ウターリード11のみが露出するように封止樹脂10で
成形する。

【0055】本実施の形態によれば、第1と第2のLS
Iチップ3,6でダイパッド2を挟み込み、第1のLS
Iチップ3の電極4とインナーリード1とを接続してい
るボンディングワイヤ5の高さをダイパッド2の厚みよ
り低くすることで、第2のLSIチップ6のサイズに関
係なく組立でき、ボディ厚みが1mm以下の薄型パッケ
ージの形成が可能となる。したがって、2つのLSIチ
ップ3,6のサイズの制約を少なくし、2つのLSIチ
ップ3,6のサイズの組み合わせの適用範囲を広くで
き、また、薄型の装置を実現できる。

【0056】〔第5の実施の形態:請求項14に対応〕
図7(a)は本発明の第5の実施の形態におけるMCP
の断面図であり、2Aは立体型ダイパッドであり、その
他図1と対応する部分には同一符号を付している。ま
た、図7(b)は立体型ダイパッド2Aの平面図であ
る。

【0057】本実施の形態のMCPは、図6のダイパッ
ド2に代えて、立体型ダイパッド2Aを用いた構成であ
り、他は図6と同様である。立体型ダイパッド2Aは、
下面に第1のLSIチップ3が固着される第1のチップ
固着部2aと、上面に第2のLSIチップ6が固着され
る第2のチップ固着部2bと、第1のチップ固着部2a
が第2のチップ固着部2bの下方に位置するように第1
のチップ固着部2aと第2のチップ固着部2bとを連結
する連結部2cとを備えるように、リードフレームが加
工され形成されている。

【0058】本実施の形態におけるMCPの製造方法
は、まず、第1のLSIチップ3をリードフレームの立
体型ダイパッド2Aの第1のチップ固着部2aの下面に
ダイボンドする。このときダイボンドされる領域及び第
1のチップ固着部2aのサイズは第1のLSIチップ3
の電極4部より内側となる。図示はしていないが、絶縁
性のエポキシやポリイミド系の樹脂を用い加熱により樹
脂を硬化し、第1のLSIチップ3を固定する。次に、
第1のLSIチップ3の電極4とインナーリード1を金
属細線であるボンディングワイヤ5で接続する。このと
きのボンディングワイヤ5のループ高さは立体型ダイパ
ッド2Aの高さ(〜300μm程度)よりも低くなけれ
ばならず、ループ高さは〜250μm程度である。その
後、第2のLSIチップ6の裏面を立体型ダイパッド2
Aの第2のチップ固着部2bの上面にダイボンドし、第
2のLSIチップ6の電極7とインナーリード1を金属
細線であるボンディングワイヤ9で接続する。最後に外
部電極であるアウターリード11のみが露出するように
封止樹脂10で成形する。

【0059】本実施の形態によれば、図6に示された第
4の実施の形態に比べ、第1のLSIチップ3の電極4
に接続する金属細線であるボンディングワイヤ5の高さ
制限が緩和され、金属細線径φ25μmから30μmで
ワイヤー長6mm程度までのワイヤリングが可能とな
り、チップサイズの適用範囲が飛躍的に改善される。

【0060】〔第6の実施の形態:請求項15に対応〕
図8は本発明の第6の実施の形態におけるMCPの断面
図である。図8において、12は絶縁性樹脂からなる両
面接着の絶縁テープである。その他図1と対応する部分
には同一符号を付している。

【0061】本実施の形態のMCPは、インナーリード
1を第1のLSIチップ3の表面とオーバーラップさ
せ、オーバーラップ部分のインナーリード1を第1のL
SIチップ3の表面に絶縁テープ12で固着し、第1の
LSIチップ3の表面と第1のLSIチップ3に接続さ
れたボンディングワイヤ5とを覆うように絶縁性樹脂8
を形成し、その絶縁性樹脂8上に第2のLSIチップ6
を固着している。

【0062】本実施の形態におけるMCPの製造方法
は、まず、第1のLSIチップ3をリードフレームのイ
ンナーリード1の下面に絶縁テープ12を介して固定
し、第1のLSIチップ3の電極4とインナーリード1
を金属細線であるボンディングワイヤ5で接続する。そ
の後、絶縁性樹脂8で第1のLSIチップ3の表面を覆
う。このとき、ボンディングワイヤ5と第1のLSIチ
ップ3の電極4とインナーリード1の一部とを覆う。絶
縁性樹脂8の上に第2のLSIチップ6をダイボンド
し、第2のLSIチップ6の電極7とインナーリード1
を金属細線であるボンディングワイヤ9で接続する。最
後に外部電極であるアウターリード11のみが露出する
ように封止樹脂10で成形する。

【0063】本実施の形態によれば、第1のLSIチッ
プ3の表面と第1のLSIチップ3に接続されたボンデ
ィングワイヤ5とを覆うように絶縁性樹脂8を形成し、
その絶縁性樹脂8上に第2のLSIチップ6を固着する
ことにより、第2のLSIチップ6が第1のLSIチッ
プ3に接続されたボンディングワイヤ5と接触すること
がなく、第1,第2のLSIチップ3,6のチップサイ
ズの制約を無くし、搭載可能なチップサイズの組み合わ
せの適用範囲を広くできる。

【0064】〔第7の実施の形態:請求項16,17に
対応〕図9(a)は本発明の第7の実施の形態における
MCPの樹脂封止前の平面図、図9(b)は図9(a)
におけるA−A′断面図、図9(c)は図9(a)にお
けるB−B′断面図である。また、図10は本発明の第
7の実施の形態におけるMCPに使用するリードフレー
ムの製造工程を示す工程順平面図である。

【0065】図9、図10において、13はリードフレ
ームの第1のインナーリード、14はリードフレームの
ダイパッド、15は第2のLSIチップ(第2の半導体
チップ)、16は第2のLSIチップ15の電極、17
は第2のLSIチップ15を接続するボンディングワイ
ヤ、18は第1のLSIチップ(第1の半導体チッ
プ)、19は第1のLSIチップ18の電極、21は第
1のLSIチップ18を接続するボンディングワイヤ、
22は第1と第2のインナーリード13,24aを接続
するボンディングワイヤ、23は絶縁性貼り付けテー
プ、24aはリードフレームの第2のインナーリード、
24bは小ダイパッド、25はICチップを示すもので
ある。

【0066】本実施の形態のMCPは、アウターリード
(図示せず)と、アウターリードと連続した第1のイン
ナーリード13と、第1のインナーリード13よりダウ
ンセットされたダイパッド14と、ダイパッド14と第
1のインナーリード13との間に配置されダイパッド1
4と同一平面上の位置になるようにダウンセットされた
第2のインナーリード24aおよび小ダイパッド24b
とを有するリードフレームを用いたものである。他の構
成については、以下の製造方法に代えて説明する。

【0067】本実施の形態におけるMCPの製造方法
は、第1のLSIチップ18をダウンセットされたダイ
パッド14にダイボンドし、次に第2のLSIチップ1
5を第1のLSIチップ18の上に設置し固着する。こ
のとき図示はしていないが、第2のLSIチップ15と
第1のLSIチップ18との間に絶縁性のエポキシやポ
リイミド系の樹脂を介し、加熱によりその樹脂を硬化
し、固着する。これと前後してICチップ25も小ダイ
パッド24bにダイボンドされる。次に第1のLSIチ
ップ18の電極19とリードフレームの第2のインナー
リード24aとを金属細線であるボンディングワイヤ2
1で接続し、さらに第2のインナーリード24aと第1
のインナーリード13とを金属細線であるボンディング
ワイヤ22で接続し、ICチップ25と第1のインナー
リード13及び第1のLSIチップ18の電極19とを
金属細線であるボンディングワイヤで接続する。その
後、第2のLSIチップ15の電極16と第1のインナ
ーリード13をボンディングワイヤ17で接続する。最
後に外部電極であるアウターリードのみが露出するよう
に封止樹脂(図示せず)を形成する。

【0068】この図9の構成によれば、前述のリードフ
レームを用いたことにより、第1のLSIチップ18と
第2のLSIチップ15のボンディングワイヤが交差し
ない。また、第1のLSIチップ18の電極19をその
チップ形状(四角形)の1組の対向する2辺側にのみ形
成しているため、図9のB−B′断面方向に対しては2
つのチップのサイズの組み合わせの適用範囲を広くとれ
る。さらに、ダイパッド14の高さを図9より高くして
第2のLSIチップ15をインナーリード13上にオー
バーラップさせることも可能となる。

【0069】また、本実施の形態に用いられるリードフ
レームは、まず図10(a)に示すように、央部にダイ
パッド14が設けられ、その周囲に第1のインナーリー
ド13が設けられ、ダイパッド14と第1のインナーリ
ード13との間にダイパッド14から接続された第2の
インナーリード24a及び小ダイパッド24bが設けら
れたリードフレーム(仕掛品)を形成する。次に、図1
0(b)に示すように、第2のインナーリード24a及
び小ダイパッド24bの下面に絶縁性の貼り付けテープ
23をダイパッド14を保持するサポートリード(吊り
リード)に重なるように貼り付ける。次に、図10
(c)に示すように、第2のインナーリード24a及び
小ダイパッド24bをダイパッド14から切り離し(図
10(a)のCが切り離す部分を示す)、その後、ダイ
パッド14と第2のインナーリード24a及び小ダイパ
ッド24bとが第1のインナーリード13より下になる
ようにサポートリードにダウンセット部26を設ける。

【0070】このように、第2のインナーリード24a
を、第1のインナーリード13よりダウンセットされた
ダイパッド14と同一平面上に位置させることでMCP
のワイヤーリングが容易にできる。また、第2のインナ
ーリード24aの領域に小ダイパッド24bを設けるこ
とによりICチップ25(図9)を搭載することも可能
となる。

【0071】なお、本実施の形態では、第2のインナー
リード24aおよび小ダイパッド24bを、ダイパッド
14と同一平面上に位置させたが、第1のインナーリー
ド13より下に位置するようにダウンセットしてあれ
ば、ダイパッド14と同一平面上より上に位置させてあ
っても同様の効果が得られる。この場合、例えば、図1
0のダウンセット部26に加え、サポートリードの貼り
付けテープ23とダイパッド14との間にもダウンセッ
ト部を設けることにより、ダイパッド14より上でかつ
第1のインナーリード13より下に、第2のインナーリ
ード24aおよび小ダイパッド24bを位置させること
ができる。

【0072】なお、ICチップ25を搭載する必要がな
い場合には小ダイパッド24bを設けなくてもよいこと
は言うまでもない。

【0073】〔第8の実施の形態:請求項18に対応〕
図11(a)は本発明の第8の実施の形態におけるMC
Pの樹脂封止前の平面図、図11(b)は図11(a)
におけるA−A′断面図、図11(c)は図11(a)
におけるB−B′断面図である。図11において、13
aはインナーリード13においてその先端部13bを下
に位置させるためのダウンセット部であり、その他の図
9と対応する部分には同一符号を付している。

【0074】本実施の形態のMCPに用いられるリード
フレームは、アウターリード(図示せず)と、アウター
リードと連続し先端部13bがダウンセットされたイン
ナーリード13と、インナーリード13の先端部13b
を除いた部分よりダウンセットされたダイパッド14と
を有する。インナーリード先端部13bは、ダイパッド
14と同一平面上もしくは同一平面上より上側にダウン
セットされ、ダウンセットされる高さは100から40
0μmの範囲である。MCPの他の構成については、以
下の製造方法に代えて説明する。

【0075】本実施の形態におけるMCPの製造方法
は、第1のLSIチップ18をダウンセットされたダイ
パッド14にダイボンドし、次に第2のLSIチップ1
5を第1のLSIチップ18の上に設置し固着する。こ
のとき図示はしていないが、第2のLSIチップ15と
第1のLSIチップ18との間に絶縁性のエポキシやポ
リイミド系の樹脂を介し、加熱によりその樹脂を硬化
し、固着する。次に第1のLSIチップ18の電極19
とダウンセットされたインナーリード先端部13bとを
金属細線であるボンディングワイヤ21で接続する。さ
らに第2のLSIチップ15の電極16とインナーリー
ド13のダウンセットされた部分より外側を金属細線で
あるボンディングワイヤ17で接続する。第1,第2の
LSIチップ18,15に接続されたそれぞれのボンデ
ィングワイヤ21,17は高さ方向では接触しない構造
となる。最後に外部電極であるアウターリードのみが露
出するように封止樹脂(図示せず)を形成する。

【0076】この図11の構成によれば、前述のリード
フレームを用いたことにより、第1のLSIチップ18
と第2のLSIチップ15のボンディングワイヤが交差
しない。また、第1のLSIチップ18の電極19をそ
のチップ形状(四角形)の1組の対向する2辺側にのみ
形成しているため、図11のB−B′断面方向に対して
は2つのチップのサイズの組み合わせの適用範囲を広く
とれる。さらに、ダイパッド14の高さを図11より高
くして第2のLSIチップ15をインナーリード13上
にオーバーラップさせることも可能となる。さらに、ボ
ンディングワイヤの高さ(上下2つのチップより交差し
ている部分)が、より低い高さにおいてワイヤリングで
きることが可能となり、パッケージボディ厚1mm以下
の薄型パッケージに適用できる。

【0077】

【発明の効果】以上のように、本発明によれば、積層す
る上側の第2の半導体チップの裏面を、下側の第1の半
導体チップに電極に接続された金属細線より高い位置に
なる構造であるため、積み重ねる2つの半導体チップの
サイズの制約が無く、MCPの適用範囲が広く、コスト
の安い、小型・高密度・高機能の積層型半導体装置を提
供することができるものである。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態における半導体装置
の製造方法の工程順断面図。

【図2】本発明の第2の実施の形態における半導体装置
の断面図。

【図3】本発明の第3の実施の形態における半導体装置
の断面図。

【図4】本発明の実施の形態における第1のLSIチッ
プ及び第2のLSIチップの組み合わせ例を示す平面
図。

【図5】本発明の第1,第2,第3の実施の形態におけ
る他の例を示す半導体装置の断面図。

【図6】本発明の第4の実施の形態における半導体装置
の断面図。

【図7】本発明の第5の実施の形態における半導体装置
の断面図及びそれに用いられた立体型ダイパッドの平面
図。

【図8】本発明の第6の実施の形態における半導体装置
の断面図。

【図9】本発明の第7の実施の形態における半導体装置
の平面図および断面図。

【図10】本発明の第7の実施の形態における半導体装
置に使用するリードフレームの製造方法を示す工程順の
要部平面図。

【図11】本発明の第8の実施の形態における半導体装
置の平面図および断面図。

【図12】従来の半導体装置の断面図。

【符号の説明】

1 リードフレームのインナーリード 2 リードフレームのダイパッド 2A 立体型ダイパッド 2a 立体型ダイパッドの第1のチップ固着部 2b 立体型ダイパッドの第2のチップ固着部 2c 立体型ダイパッドの連結部 3 第1のLSIチップ 4 第1のLSIチップの電極 5 第1のLSIチップを接続するボンディングワイヤ 6 第2のLSIチップ 7 第2のLSIチップの電極 8 絶縁性樹脂 9 第2のLSIチップを接続するボンディングワイヤ 10 封止樹脂 11 リードフレームのアウターリード 12 絶縁テープ 13 リードフレームの(第1の)インナーリード 13a インナーリードのダウンセット部 13b インナーリードの先端部 14 ダイパッド 15 第2のLSIチップ 16 第2のLSIチップの電極 17 第2のLSIチップを接続するボンディングワイ
ヤ 18 第1のLSIチップ 19 第1のLSIチップの電極 21 第1のLSIチップを接続するボンディングワイ
ヤ 22 第1と第2のインナーリードを接続するボンディ
ングワイヤ 23 絶縁性貼り付けテープ 24a リードフレームの第2のインナーリード 24b 小ダイパッド 25 ICチップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 敏行 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F067 AA01 AB03 BB08 BD05 BD10 BE05 BE06 CB08 CC03 CC08 DA05 DF07 DF09 DF17

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 第1の半導体チップの上部に第2の半導
    体チップが搭載された半導体装置であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着し、前記第1の半導体チップの表面の電極と前記支
    持体の電極部とを金属細線で接続し、前記第2の半導体
    チップの裏面を前記金属細線の最上部より高い位置で前
    記第1の半導体チップの表面に向かい合うように配置し
    て前記第2の半導体チップの裏面と前記第1の半導体チ
    ップの表面との間を絶縁性接着剤で固着し、前記第2の
    半導体チップの表面の電極と前記支持体の電極部とを電
    気的に接続したことを特徴とする半導体装置。
  2. 【請求項2】 第2の半導体チップの平面形状の直交す
    る2辺のうち少なくとも1辺が、第1の半導体チップの
    平面形状の直交する2辺よりも大きいことを特徴とする
    請求項1記載の半導体装置。
  3. 【請求項3】 第1の半導体チップ及び第2の半導体チ
    ップを封止樹脂で覆い、前記封止樹脂の外部に支持体の
    外部電極部を露出したことを特徴とする請求項1または
    2記載の半導体装置。
  4. 【請求項4】 第1の半導体チップの上部に第2の半導
    体チップが搭載された半導体装置の製造方法であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着する工程と、前記第1の半導体チップの表面の電極
    と前記支持体の内部電極部とを金属細線で接続する工程
    と、前記第2の半導体チップの裏面を前記金属細線の最
    上部より高い位置で前記第1の半導体チップの表面に向
    かい合うように配置して前記第2の半導体チップの裏面
    と前記第1の半導体チップの表面との間を絶縁性接着剤
    で固着する工程と、前記第2の半導体チップの表面の電
    極と前記支持体の内部電極部とを電気的に接続する工程
    と、前記第1の半導体チップ及び前記第2の半導体チッ
    プを覆いかつ外部に前記支持体の外部電極部が露出する
    ように封止樹脂を形成する工程とを含むことを特徴とす
    る半導体装置の製造方法。
  5. 【請求項5】 第1の半導体チップの上部に第2の半導
    体チップが搭載された半導体装置であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着し、前記第1の半導体チップの表面の電極と前記支
    持体の電極部とを金属細線で接続し、前記第2の半導体
    チップの裏面を前記金属細線の最上部より高い位置で前
    記第1の半導体チップの表面に向かい合わせ,かつ前記
    第2の半導体チップが前記金属配線の少なくとも一部と
    重なるように配置して前記第2の半導体チップの裏面と
    前記第1の半導体チップの表面との間を絶縁性接着剤で
    固着し、前記第2の半導体チップの表面の電極と前記支
    持体の電極部とを電気的に接続したことを特徴とする半
    導体装置。
  6. 【請求項6】 第1の半導体チップ及び第2の半導体チ
    ップを封止樹脂で覆い、前記封止樹脂の外部に前記支持
    体の外部電極部を露出したことを特徴とする請求項5記
    載の半導体装置。
  7. 【請求項7】 第1の半導体チップの上部に第2の半導
    体チップが搭載された半導体装置の製造方法であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着する工程と、前記第1の半導体チップの表面の電極
    と前記支持体の内部電極部とを金属細線で接続する工程
    と、前記第2の半導体チップの裏面を前記金属細線の最
    上部より高い位置で前記第1の半導体チップの表面に向
    かい合わせ,かつ前記第2の半導体チップが前記金属配
    線の少なくとも一部と重なるように配置して前記第2の
    半導体チップの裏面と前記第1の半導体チップの表面と
    の間を絶縁性接着剤で固着する工程と、前記第2の半導
    体チップの表面の電極と前記支持体の内部電極部とを電
    気的に接続する工程と、前記第1の半導体チップ及び前
    記第2の半導体チップを覆いかつ外部に前記支持体の外
    部電極部が露出するように封止樹脂を形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 絶縁性接着剤が、少なくとも前記第1の
    半導体チップと前記第2の半導体チップとが重なりあう
    領域の全部に形成されていることを特徴とする請求項
    1,2,3,5または6記載の半導体装置。
  9. 【請求項9】 絶縁性接着剤を、少なくとも前記第1の
    半導体チップと前記第2の半導体チップとが重なりあう
    領域の全部に形成することを特徴とする請求項4または
    7記載の半導体装置の製造方法。
  10. 【請求項10】 第1の半導体チップの上部に第2の半
    導体チップが搭載された半導体装置であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着し、前記第1の半導体チップの表面の電極と前記支
    持体の電極部とを金属細線で接続し、前記第2の半導体
    チップの裏面を前記金属細線の最上部より高い位置で前
    記第1の半導体チップの表面に向かい合わせ,かつ前記
    第2の半導体チップが前記金属配線の少なくとも一部と
    重なるように配置して前記第1の半導体チップの少なく
    とも一部の側面を覆うように形成される絶縁性接着剤で
    前記第2の半導体チップの裏面と前記支持体の素子載置
    部との間を固着し、前記第2の半導体チップの表面の電
    極と前記支持体の電極部とを電気的に接続したことを特
    徴とする半導体装置。
  11. 【請求項11】 第1の半導体チップ及び第2の半導体
    チップを封止樹脂で覆い、前記封止樹脂の外部に支持体
    の外部電極部を露出したことを特徴とする請求項10記
    載の半導体装置。
  12. 【請求項12】 第1の半導体チップの上部に第2の半
    導体チップが搭載された半導体装置の製造方法であっ
    て、 前記第1の半導体チップの裏面を支持体の素子載置部に
    固着する工程と、前記第1の半導体チップの表面の電極
    と前記支持体の内部電極部とを金属細線で接続する工程
    と、前記第2の半導体チップの裏面を前記金属細線の最
    上部より高い位置で前記第1の半導体チップの表面に向
    かい合わせ,かつ前記第2の半導体チップが前記金属配
    線の少なくとも一部と重なるように配置して前記第1の
    半導体チップの少なくとも一部の側面を覆うように形成
    される絶縁性接着剤で前記第2の半導体チップの裏面と
    前記支持体の素子載置部との間を固着する工程と、前記
    第2の半導体チップの表面の電極と前記支持体の内部電
    極部とを電気的に接続する工程と、前記第1の半導体チ
    ップ及び前記第2の半導体チップを覆いかつ外部に前記
    支持体の外部電極部が露出するように封止樹脂を形成す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  13. 【請求項13】 インナーリード及びアウターリードと
    なるリードとダイパッドとを有するリードフレームを用
    い、第1の半導体チップの上部に第2の半導体チップが
    搭載された半導体装置であって、 前記第1の半導体チップの表面を前記ダイパッドの下面
    に固着し、前記第1の半導体チップの表面の電極と前記
    インナーリードとを金属細線で接続し、前記第2の半導
    体チップの裏面を前記ダイパッドを介して前記第1の半
    導体チップの表面に向かい合わせ,かつ前記第2の半導
    体チップが前記金属配線の少なくとも一部と重なるよう
    に配置して前記第2の半導体チップの裏面を前記ダイパ
    ッドの上面に固着し、前記第2の半導体チップの表面の
    電極と前記インナーリードとを電気的に接続し、前記第
    1の半導体チップ及び前記第2の半導体チップを封止樹
    脂で覆い、前記封止樹脂の外部に前記アウターリードを
    露出したことを特徴とする半導体装置。
  14. 【請求項14】 ダイパッドは、下面に第1の半導体チ
    ップを固着する第1のチップ固着部と、上面に第2の半
    導体チップを固着する第2のチップ固着部と、前記第1
    のチップ固着部が前記第2のチップ固着部より下方に位
    置するように前記第1のチップ固着部と前記第2のチッ
    プ固着部とを連結した連結部とを有したことを特徴とす
    る請求項13記載の半導体装置。
  15. 【請求項15】 インナーリード及びアウターリードと
    なるリードを有するリードフレームを用い、第1の半導
    体チップの上部に第2の半導体チップが搭載された半導
    体装置であって、 前記第1の半導体チップの表面の周辺部と重なるように
    配置されたインナーリードを前記第1の半導体チップの
    表面に絶縁テープを介して固着し、前記第1の半導体チ
    ップの表面の電極と前記インナーリードとを金属細線で
    接続し、前記第1の半導体チップの表面及び前記金属細
    線を絶縁性樹脂で覆い、前記第2の半導体チップを前記
    絶縁性樹脂上に設置し、前記第2の半導体チップの表面
    の電極と前記インナーリードとを電気的に接続し、前記
    第1の半導体チップ及び前記第2の半導体チップを封止
    樹脂で覆い、前記封止樹脂の外部に前記アウターリード
    を露出したことを特徴とする半導体装置。
  16. 【請求項16】 アウターリードと,前記アウターリー
    ドと連続した第1のインナーリードと,前記第1のイン
    ナーリードよりダウンセットされたダイパッドと,前記
    ダイパッドと前記第1のインナーリードとの間に配置さ
    れ前記ダイパッドと同一平面上または同一平面上より上
    の位置になるように前記第1のインナーリードよりダウ
    ンセットされた第2のインナーリードとを有するリード
    フレームを用い、 前記第1の半導体チップの裏面を前記ダイパッド上に固
    着し、前記第1の半導体チップの表面の電極と前記第2
    のインナーリードとを金属細線で接続するとともに前記
    第1のインナーリードと前記第2のインナーリードとを
    金属細線で接続し、前記第1の半導体チップの表面に絶
    縁性の接着剤により前記第2の半導体チップを固着し、
    前記第2の半導体チップの表面の電極と前記第1のイン
    ナーリードとを金属配線で接続し、前記第1の半導体チ
    ップ及び前記第2の半導体チップを封止樹脂で覆い、前
    記封止樹脂の外部に前記アウターリードを露出したこと
    を特徴とする半導体装置。
  17. 【請求項17】 請求項16記載の半導体装置の製造方
    法であって、リードフレームを作製する際、 吊りリードにより保持されたダイパッドと,アウターリ
    ードと,前記アウターリードと連続した第1のインナー
    リードと,前記ダイパッドと前記第1のインナーリード
    との間に配置され前記ダイパッドと接続された第2のイ
    ンナーリードとが設けられた前記リードフレームの仕掛
    品を形成する工程と、前記第2のインナーリードを前記
    ダイパッドを保持する吊りリードを端部として貼り付け
    テープで固着する工程と、前記第2のインナーリードと
    前記ダイパッドとの接続部分を切り離す工程と、切り離
    された前記ダイパッド部および第2のインナーリードを
    前記第1のインナーリードよりダウンセットする工程と
    を含むことを特徴とする半導体装置の製造方法。
  18. 【請求項18】 アウターリードと,前記アウターリー
    ドと連続し先端部がダウンセットされたインナーリード
    と,前記先端部を除く前記インナーリードよりダウンセ
    ットされたダイパッドとを有し,かつ前記インナーリー
    ドの先端部が前記ダイパッドと同一平面上または同一平
    面上より上の位置になるようにダウンセットされたリー
    ドフレームを用い、 前記第1の半導体チップの裏面を前記ダイパッド上に固
    着し、前記第1の半導体チップの表面の電極と前記イン
    ナーリードのダウンセットされた先端部とを金属細線で
    接続し、前記第1の半導体チップの表面に絶縁性の接着
    剤により前記第2の半導体チップを固着し、前記第2の
    半導体チップの表面の電極と前記インナーリードのダウ
    ンセットされた先端部より外側部分とを金属配線で接続
    し、前記第1の半導体チップ及び前記第2の半導体チッ
    プを封止樹脂で覆い、前記封止樹脂の外部に前記アウタ
    ーリードを露出したことを特徴とする半導体装置。
JP23490499A 1999-08-23 1999-08-23 半導体装置 Expired - Fee Related JP3497775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23490499A JP3497775B2 (ja) 1999-08-23 1999-08-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23490499A JP3497775B2 (ja) 1999-08-23 1999-08-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2001060657A true JP2001060657A (ja) 2001-03-06
JP3497775B2 JP3497775B2 (ja) 2004-02-16

Family

ID=16978130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23490499A Expired - Fee Related JP3497775B2 (ja) 1999-08-23 1999-08-23 半導体装置

Country Status (1)

Country Link
JP (1) JP3497775B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003031760A (ja) * 2001-07-11 2003-01-31 Nec Kyushu Ltd 半導体装置
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
JP2004221555A (ja) * 2002-12-27 2004-08-05 Disco Abrasive Syst Ltd Semiconductor element with film, semiconductor device, and method of manufacturing the same
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008041999A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2008166816A (ja) * 2006-12-30 2008-07-17 Stats Chippac Ltd デュアルモールドマルチチップパッケージシステム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
JP2003031760A (ja) * 2001-07-11 2003-01-31 Nec Kyushu Ltd 半導体装置
JP4633971B2 (ja) * 2001-07-11 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
JP2004221555A (ja) * 2002-12-27 2004-08-05 Disco Abrasive Syst Ltd Semiconductor element with film, semiconductor device, and method of manufacturing the same
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008041999A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2008166816A (ja) * 2006-12-30 2008-07-17 Stats Chippac Ltd デュアルモールドマルチチップパッケージシステム
US8558399B2 (en) 2006-12-30 2013-10-15 Stats Chippac Ltd. Dual molded multi-chip package system

Also Published As

Publication number Publication date
JP3497775B2 (ja) 2004-02-16

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US8501542B2 (en) Double-faced electrode package, and its manufacturing method
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US6798049B1 (en) Semiconductor package and method for fabricating the same
US6177721B1 (en) Chip stack-type semiconductor package and method for fabricating the same
JP3631120B2 (ja) 半導体装置
US5696033A (en) Method for packaging a semiconductor die
US6300163B1 (en) Stacked leads-over-chip multi-chip module
JP3161128B2 (ja) リード・オン・チップ半導体素子およびその製造方法
US6919627B2 (en) Multichip module
TW516194B (en) Wiring substrate, semiconductor device and package stack semiconductor device
KR100583494B1 (ko) 반도체패키지
US6303981B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
US5894165A (en) Leads between chips assembly
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6727574B2 (en) Semiconductor device and method for manufacturing the same, circuit substrate and electronic apparatus
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6838754B2 (en) Multi-chip package
KR100361725B1 (ko) 멀티-다이반도체다이어셈블리및그제조방법
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
JP3798620B2 (ja) 半導体装置の製造方法
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
US5811879A (en) Stacked leads-over-chip multi-chip module
JP3118167B2 (ja) 電子パッケージおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees