JPH06252194A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06252194A JPH06252194A JP3811493A JP3811493A JPH06252194A JP H06252194 A JPH06252194 A JP H06252194A JP 3811493 A JP3811493 A JP 3811493A JP 3811493 A JP3811493 A JP 3811493A JP H06252194 A JPH06252194 A JP H06252194A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor chip
- bonding
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、パッケージ構造としてＬＯＣ（Ｌｅ
ａｄ Ｏｎ Ｃｈｉｐ）構造を採用する樹脂封止型半導
体装置において、生産の安定性や信頼性を向上できるよ
うにすることを最も主要な特徴とする。 【構成】たとえば、シリコーン変性ポリイミドなどの熱
可塑性樹脂からなる単一組成の接着剤を用い、４０μｍ
以上の厚さを有して接着テープ１３を構成する。そし
て、この接着テープ１３を介して、インナリード１４と
半導体チップ１０とを熱圧着により貼り合わせる。この
後、ボンディング工程〜モールド工程を経て、パッケー
ジ状に組み立てられる構成となっている。
ａｄ Ｏｎ Ｃｈｉｐ）構造を採用する樹脂封止型半導
体装置において、生産の安定性や信頼性を向上できるよ
うにすることを最も主要な特徴とする。 【構成】たとえば、シリコーン変性ポリイミドなどの熱
可塑性樹脂からなる単一組成の接着剤を用い、４０μｍ
以上の厚さを有して接着テープ１３を構成する。そし
て、この接着テープ１３を介して、インナリード１４と
半導体チップ１０とを熱圧着により貼り合わせる。この
後、ボンディング工程〜モールド工程を経て、パッケー
ジ状に組み立てられる構成となっている。
Description
【０００１】
【産業上の利用分野】この発明は、たとえば樹脂封止型
半導体装置、特にパッケージ構造としてＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）構造を採用する半導体装置に関す
る。
半導体装置、特にパッケージ構造としてＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）構造を採用する半導体装置に関す
る。
【０００２】
【従来の技術】従来、大型のペレット（半導体チップ）
を小さめの外囲器（パッケージ）内に収める技術とし
て、ＬＯＣ構造なるパッケージ構造を採用する樹脂封止
型半導体装置が提案されている（たとえば、特開昭６１
−２３６１３０号公報）。
を小さめの外囲器（パッケージ）内に収める技術とし
て、ＬＯＣ構造なるパッケージ構造を採用する樹脂封止
型半導体装置が提案されている（たとえば、特開昭６１
−２３６１３０号公報）。
【０００３】この種の半導体装置は、たとえば図６に示
すように、半導体チップ１００の素子形成面に絶縁性の
接着部材１０１を介してリードフレーム（外囲器端子）
のインナリード１０３が接着され、この後、インナリー
ド１０３と前記半導体チップ１００の素子上に設けられ
たボンディングパッドとがボンディングワイヤ１０４を
用いて電気的に接続される。
すように、半導体チップ１００の素子形成面に絶縁性の
接着部材１０１を介してリードフレーム（外囲器端子）
のインナリード１０３が接着され、この後、インナリー
ド１０３と前記半導体チップ１００の素子上に設けられ
たボンディングパッドとがボンディングワイヤ１０４を
用いて電気的に接続される。
【０００４】そして、モールド法により前記半導体チッ
プ１００、インナリード１０３およびボンディングワイ
ヤ１０４の周囲を樹脂で封止することにより、図示して
いないパッケージが形成される構成となっている。
プ１００、インナリード１０３およびボンディングワイ
ヤ１０４の周囲を樹脂で封止することにより、図示して
いないパッケージが形成される構成となっている。
【０００５】この場合、前記絶縁性の接着部材１０１と
しては、一般に、ユーピレックスなどのポリイミド系の
ベースフィルム１０１ａの両面に、それぞれ接着剤１０
１ｂ，１０１ｂが設けられた三層構造を持つものが用い
られている。
しては、一般に、ユーピレックスなどのポリイミド系の
ベースフィルム１０１ａの両面に、それぞれ接着剤１０
１ｂ，１０１ｂが設けられた三層構造を持つものが用い
られている。
【０００６】しかしながら、上記した従来の方法では、
たとえば図７に示すように、半導体チップ１００とリー
ドフレームのインナリード１０３とを接着部材１０１を
介して接着する際に、接着部に異物１１０が存在する
と、その異物１１０によりチップ１００の素子形成面が
傷付けられてダメージ１１１を受け、特性不良を引き起
こすという問題があった。
たとえば図７に示すように、半導体チップ１００とリー
ドフレームのインナリード１０３とを接着部材１０１を
介して接着する際に、接着部に異物１１０が存在する
と、その異物１１０によりチップ１００の素子形成面が
傷付けられてダメージ１１１を受け、特性不良を引き起
こすという問題があった。
【０００７】すなわち、ウェハをペレット状に分割する
ダイシング工程においては、切断時に出るシリコン（Ｓ
ｉ）の切り屑がチップ上に付着してしまう。この切り屑
は、後の洗浄工程によっても完全には除去できない（検
査によれば、１チップ当たり２０μｍ〜５０μｍサイズ
の切り屑が数個ないし２０個程度存在する）。このた
め、こうした切り屑などが異物１１０となり、半導体チ
ップ１００の素子形成面を傷付ける結果となっている。
ダイシング工程においては、切断時に出るシリコン（Ｓ
ｉ）の切り屑がチップ上に付着してしまう。この切り屑
は、後の洗浄工程によっても完全には除去できない（検
査によれば、１チップ当たり２０μｍ〜５０μｍサイズ
の切り屑が数個ないし２０個程度存在する）。このた
め、こうした切り屑などが異物１１０となり、半導体チ
ップ１００の素子形成面を傷付ける結果となっている。
【０００８】また、接着剤１０１ｂに熱硬化性の接着剤
（たとえば、エポキシやフェノール系）を用いた場合、
ワイヤ接合の安定性を欠いたり、パッケージの信頼性の
評価項目である、パッケージ吸湿後のＩＲリフローパッ
ケージ性が著しく低下する、つまり半田付け工程におけ
る赤外リフロー時のパッケージクラック発生率が高くな
るという問題があった。
（たとえば、エポキシやフェノール系）を用いた場合、
ワイヤ接合の安定性を欠いたり、パッケージの信頼性の
評価項目である、パッケージ吸湿後のＩＲリフローパッ
ケージ性が著しく低下する、つまり半田付け工程におけ
る赤外リフロー時のパッケージクラック発生率が高くな
るという問題があった。
【０００９】すなわち、熱硬化性の接着剤を接着剤１０
１ｂとして用いた場合、接着のために、２００℃程度の
温度で１〜２時間キュアする必要があり、その際に、炭
素Ｃ，酸素Ｏ，水素Ｈ，窒素Ｎなどの有機溶剤や揮発性
成分が溶け出してアウトガスが発生する。
１ｂとして用いた場合、接着のために、２００℃程度の
温度で１〜２時間キュアする必要があり、その際に、炭
素Ｃ，酸素Ｏ，水素Ｈ，窒素Ｎなどの有機溶剤や揮発性
成分が溶け出してアウトガスが発生する。
【００１０】このガスが、半導体チップ１００の素子上
に設けられたボンディングパッドを汚染し、ワイヤ１０
４をボンディングできなくしたり、接合の強度を低下さ
せるとともに、半導体チップ１００の裏面に付着して封
止樹脂との密着性を悪くし、パッケージクラックを引き
起こす原因となっていた。
に設けられたボンディングパッドを汚染し、ワイヤ１０
４をボンディングできなくしたり、接合の強度を低下さ
せるとともに、半導体チップ１００の裏面に付着して封
止樹脂との密着性を悪くし、パッケージクラックを引き
起こす原因となっていた。
【００１１】
【発明が解決しようとする課題】上記したように、従来
においては、接着部に存在する異物により半導体チップ
の素子形成面が傷付けられて特性不良を起こしたり、接
着時に発生するガスによりボンディング性の低下やＩＲ
リフロー時のパッケージ性の悪化を招くなどの問題があ
った。
においては、接着部に存在する異物により半導体チップ
の素子形成面が傷付けられて特性不良を起こしたり、接
着時に発生するガスによりボンディング性の低下やＩＲ
リフロー時のパッケージ性の悪化を招くなどの問題があ
った。
【００１２】そこで、この発明は、特性不良の発生を低
減できるとともに、ボンディング性の低下やＩＲリフロ
ー時のパッケージ性の悪化を回避することが可能な半導
体装置を提供することを目的としている。
減できるとともに、ボンディング性の低下やＩＲリフロ
ー時のパッケージ性の悪化を回避することが可能な半導
体装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、表面に素子が
形成された半導体チップと、この半導体チップと電気的
に接続されるリードと、このリードと前記半導体チップ
の素子形成面とを接着するための、４０μｍ以上の厚さ
を有する単一組成の熱可塑性接着剤からなる接着層と、
この接着層を介して接着された、前記リードと前記半導
体チップとを電気的に接続するワイヤとから構成されて
いる。
めに、この発明の半導体装置にあっては、表面に素子が
形成された半導体チップと、この半導体チップと電気的
に接続されるリードと、このリードと前記半導体チップ
の素子形成面とを接着するための、４０μｍ以上の厚さ
を有する単一組成の熱可塑性接着剤からなる接着層と、
この接着層を介して接着された、前記リードと前記半導
体チップとを電気的に接続するワイヤとから構成されて
いる。
【００１４】また、この発明の半導体装置にあっては、
半導体チップの素子形成面に接着層を介してリードが接
着され、このリードと前記素子のボンディングパッドと
がワイヤボンディングにより接続され、さらに周囲にモ
ールド法で樹脂が封止されてパッケージが形成されてな
るものにおいて、前記接着層を、単一組成の熱可塑性接
着剤により、４０μｍ以上の厚さを有して形成した構成
とされている。
半導体チップの素子形成面に接着層を介してリードが接
着され、このリードと前記素子のボンディングパッドと
がワイヤボンディングにより接続され、さらに周囲にモ
ールド法で樹脂が封止されてパッケージが形成されてな
るものにおいて、前記接着層を、単一組成の熱可塑性接
着剤により、４０μｍ以上の厚さを有して形成した構成
とされている。
【００１５】
【作用】この発明は、上記した手段により、接着部に存
在する異物を接着層で取り込みできるようになるため、
素子に与えるダメージを吸収することが可能となるとと
もに、接着のためのキュア工程を省略できるようになる
ため、ガスの発生を低減することが可能となるものであ
る。
在する異物を接着層で取り込みできるようになるため、
素子に与えるダメージを吸収することが可能となるとと
もに、接着のためのキュア工程を省略できるようになる
ため、ガスの発生を低減することが可能となるものであ
る。
【００１６】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体装置の
断面構造を概略的に示すものである。
照して説明する。図１は、本発明にかかる半導体装置の
断面構造を概略的に示すものである。
【００１７】すなわち、この半導体装置は、表面に配線
層１１およびパッシベーション膜１２などからなる素子
が形成された半導体チップ（ペレット）１０の、その素
子形成面に接着層としての接着テープ１３を介してリー
ドフレーム（外囲器端子）のインナリード１４が接着さ
れた、いわゆるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構
造とされている。
層１１およびパッシベーション膜１２などからなる素子
が形成された半導体チップ（ペレット）１０の、その素
子形成面に接着層としての接着テープ１３を介してリー
ドフレーム（外囲器端子）のインナリード１４が接着さ
れた、いわゆるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構
造とされている。
【００１８】そして、インナリード１４と前記半導体チ
ップ１０の素子上に設けられたボンディングパッド１５
とがボンディングワイヤ１６を用いて電気的に接続され
た後、モールド法により前記半導体チップ１０、インナ
リード１４およびボンディングワイヤ１６の周囲を樹脂
で封止することにより、図示していないパッケージが形
成される構成となっている。
ップ１０の素子上に設けられたボンディングパッド１５
とがボンディングワイヤ１６を用いて電気的に接続され
た後、モールド法により前記半導体チップ１０、インナ
リード１４およびボンディングワイヤ１６の周囲を樹脂
で封止することにより、図示していないパッケージが形
成される構成となっている。
【００１９】この実施例の場合、あらかじめ接着テープ
１３を所定のサイズに切断後、インナリード１４に熱圧
着にて貼り付けておき、その後、所定の位置に半導体チ
ップ１０の素子を熱圧着することにより、半導体チップ
１０とインナリード１４との貼り合わせが行われるよう
になっている。この後、ボンディング工程〜モールド工
程を経て、半導体装置としてパッケージ状に組み立てら
れる。
１３を所定のサイズに切断後、インナリード１４に熱圧
着にて貼り付けておき、その後、所定の位置に半導体チ
ップ１０の素子を熱圧着することにより、半導体チップ
１０とインナリード１４との貼り合わせが行われるよう
になっている。この後、ボンディング工程〜モールド工
程を経て、半導体装置としてパッケージ状に組み立てら
れる。
【００２０】前記接着テープ１３の材料としては、シリ
コーン変性ポリイミドなどの熱可塑性樹脂からなる単一
組成の接着剤を用いており、接着テープ１３の厚みとし
ては、たとえば４０μｍ〜１５０μｍの範囲で使用され
る。
コーン変性ポリイミドなどの熱可塑性樹脂からなる単一
組成の接着剤を用いており、接着テープ１３の厚みとし
ては、たとえば４０μｍ〜１５０μｍの範囲で使用され
る。
【００２１】この場合、４０μｍ以上の厚みを有する熱
可塑性単層接着層からなる接着テープ１３を用いること
により、図２に示すように、たとえインナリード１４の
真下（接着部）に異物２１が存在したとしても、あるサ
イズ、詳しくは接着テープ１３の厚さ以下のサイズの異
物２１はテープ１３内に取り込むことが可能となるた
め、接着時の異物２１による素子へのダメージを回避で
きる。ここで、接着テープ１３の構成について説明す
る。図３は、接着テープ１３の厚さと装置における特性
不良の発生率との関係を示すものである。
可塑性単層接着層からなる接着テープ１３を用いること
により、図２に示すように、たとえインナリード１４の
真下（接着部）に異物２１が存在したとしても、あるサ
イズ、詳しくは接着テープ１３の厚さ以下のサイズの異
物２１はテープ１３内に取り込むことが可能となるた
め、接着時の異物２１による素子へのダメージを回避で
きる。ここで、接着テープ１３の構成について説明す
る。図３は、接着テープ１３の厚さと装置における特性
不良の発生率との関係を示すものである。
【００２２】実験により、接着テープ１３の厚さが４０
μｍ以下では、たとえばダイシング工程で出るシリコン
（Ｓｉ）の切り屑により、マウント時に素子にダメージ
を与えてしまい、組み立ての歩留まりの低下が起こり、
一方、接着テープ１３の厚さを４０μｍ以上とした場合
には、まったく歩留まりの低下が生じないことが判明し
た。
μｍ以下では、たとえばダイシング工程で出るシリコン
（Ｓｉ）の切り屑により、マウント時に素子にダメージ
を与えてしまい、組み立ての歩留まりの低下が起こり、
一方、接着テープ１３の厚さを４０μｍ以上とした場合
には、まったく歩留まりの低下が生じないことが判明し
た。
【００２３】図４は、半導体チップの素子形成面上に強
制的に各種サイズの異なる異物をおいて組み立てを行っ
た際の歩留まりを、本発明の半導体装置（本発明品）と
従来の半導体装置（従来品）とを比較して示すものであ
る。
制的に各種サイズの異なる異物をおいて組み立てを行っ
た際の歩留まりを、本発明の半導体装置（本発明品）と
従来の半導体装置（従来品）とを比較して示すものであ
る。
【００２４】ただし、従来品は絶縁層の両面に接着剤層
が設けられた三層構造を持つ絶縁性の接着部材（図６参
照）を使用し、マウント後にその総厚が９０μｍ（接着
剤層／絶縁層／接着剤層のそれぞれの厚さが２０μｍ／
５０μｍ／２０μｍ）となったもので、本発明品は単層
の接着テープ１３の厚さを９０μｍとした場合の例であ
る。
が設けられた三層構造を持つ絶縁性の接着部材（図６参
照）を使用し、マウント後にその総厚が９０μｍ（接着
剤層／絶縁層／接着剤層のそれぞれの厚さが２０μｍ／
５０μｍ／２０μｍ）となったもので、本発明品は単層
の接着テープ１３の厚さを９０μｍとした場合の例であ
る。
【００２５】樹脂封止型の半導体装置は、一般に、パッ
ケージの厚みに制約がある。このため、従来品の三層構
造の接着部材の場合には、その総厚に限りがあり、接着
剤層の厚さも本発明品の約１／３以下と薄くなる。
ケージの厚みに制約がある。このため、従来品の三層構
造の接着部材の場合には、その総厚に限りがあり、接着
剤層の厚さも本発明品の約１／３以下と薄くなる。
【００２６】したがって、従来品においては、異物のサ
イズが接着剤層の厚さ（２０μｍ）よりも大きい場合、
図に示すように、高い発生率で特性不良が引き起こされ
ることになる。
イズが接着剤層の厚さ（２０μｍ）よりも大きい場合、
図に示すように、高い発生率で特性不良が引き起こされ
ることになる。
【００２７】これに対し、本発明品の単層テープで接着
層を構成したものにおいては、マウント後の接着層の全
体で異物を取り込めることにより、その接着層の厚さま
での大きさの異物による歩留まりの低下を抑えることが
可能となる。
層を構成したものにおいては、マウント後の接着層の全
体で異物を取り込めることにより、その接着層の厚さま
での大きさの異物による歩留まりの低下を抑えることが
可能となる。
【００２８】しかも、熱可塑性樹脂からなる接着剤を用
いた場合、熱硬化性の接着剤に比べ、接着時のヤング率
が高く、接着力も高いため、熱圧着時の加重が小さくて
済む。したがって、熱硬化性の接着剤ほど高い加重を必
要とすることなしに接着できるため、マウント時に接着
層の厚さを損うこともない。
いた場合、熱硬化性の接着剤に比べ、接着時のヤング率
が高く、接着力も高いため、熱圧着時の加重が小さくて
済む。したがって、熱硬化性の接着剤ほど高い加重を必
要とすることなしに接着できるため、マウント時に接着
層の厚さを損うこともない。
【００２９】このように、接着テープ１３の厚さを少な
くとも４０μｍ以上とすることにより、たとえ接着部に
異物２１が存在したとしても、接着時に異物２１が半導
体チップ１０の素子形成面を傷付けて特性不良を引き起
こすのをかなりの確率で防止できる。
くとも４０μｍ以上とすることにより、たとえ接着部に
異物２１が存在したとしても、接着時に異物２１が半導
体チップ１０の素子形成面を傷付けて特性不良を引き起
こすのをかなりの確率で防止できる。
【００３０】また、接着テープ１３の厚さを最低で４０
μｍとすることで、図５に示すように、インナリード１
４と半導体チップ１０の素子形成面との距離ａを大きく
できる、つまりインナリード１４と半導体チップ１０の
素子形成面間における封止樹脂３２の厚さを増加でき
る。
μｍとすることで、図５に示すように、インナリード１
４と半導体チップ１０の素子形成面との距離ａを大きく
できる、つまりインナリード１４と半導体チップ１０の
素子形成面間における封止樹脂３２の厚さを増加でき
る。
【００３１】これにより、インナリード１４からパッケ
ージ３１内に侵入してくる水分が封止樹脂３２を通って
チップ１０の表面に達するまでの時間を稼ぐことが可能
となるため、パッケージ３１の耐湿信頼性をも確保でき
る。
ージ３１内に侵入してくる水分が封止樹脂３２を通って
チップ１０の表面に達するまでの時間を稼ぐことが可能
となるため、パッケージ３１の耐湿信頼性をも確保でき
る。
【００３２】さらに、接着剤に熱可塑性樹脂を用いるこ
とにより、従来の熱硬化性樹脂のように硬化プロセス
（キュア工程）を行うことなしにマウントできるように
なるため、硬化中に発生するガスで素子上の外部電極や
チップ表面が汚染されるのを防止できる。
とにより、従来の熱硬化性樹脂のように硬化プロセス
（キュア工程）を行うことなしにマウントできるように
なるため、硬化中に発生するガスで素子上の外部電極や
チップ表面が汚染されるのを防止できる。
【００３３】したがって、マウント後の各工程におい
て、たとえばボンディング工程の接合性の低下や、強制
吸湿後のリフロー時におけるパッケージ性の悪化（パッ
ケージクラックの発生）を招くこともない。
て、たとえばボンディング工程の接合性の低下や、強制
吸湿後のリフロー時におけるパッケージ性の悪化（パッ
ケージクラックの発生）を招くこともない。
【００３４】しかも、従来の接着層のように、たとえば
ユーピレックスを絶縁層として使用する三層構造の接着
部材の場合、絶縁性は高いが、吸水率も高く、高温接着
する際、接着剤層との接着面にボイドが発生し接着性が
低下するため、あらかじめ絶縁層を乾燥させなければな
らないといった面倒もない。上記したように、接着部に
存在する異物を接着層で取り込みできるようにしてい
る。
ユーピレックスを絶縁層として使用する三層構造の接着
部材の場合、絶縁性は高いが、吸水率も高く、高温接着
する際、接着剤層との接着面にボイドが発生し接着性が
低下するため、あらかじめ絶縁層を乾燥させなければな
らないといった面倒もない。上記したように、接着部に
存在する異物を接着層で取り込みできるようにしてい
る。
【００３５】すなわち、接着層を、単一組成の接着剤に
より、所定以上の厚みを有して構成するようにしてい
る。これにより、接着部に異物が存在したとしても、接
着層の厚さ以下の異物は接着層内に取り込むことができ
るようになるため、接着時に異物により与えられる素子
へのダメージを吸収することが可能となる。したがっ
て、接着部に存在する異物により半導体チップの素子形
成面が傷付けられて特性不良を起こすといった不具合を
低減できるものである。また、接着のためのキュア工程
を省略できるようにしている。
より、所定以上の厚みを有して構成するようにしてい
る。これにより、接着部に異物が存在したとしても、接
着層の厚さ以下の異物は接着層内に取り込むことができ
るようになるため、接着時に異物により与えられる素子
へのダメージを吸収することが可能となる。したがっ
て、接着部に存在する異物により半導体チップの素子形
成面が傷付けられて特性不良を起こすといった不具合を
低減できるものである。また、接着のためのキュア工程
を省略できるようにしている。
【００３６】すなわち、接着層を、熱可塑性樹脂からな
る単一組成の接着剤により構成するようにしている。こ
れにより、キュア工程を必要とすることなく、接着でき
るようになるため、ガスの発生を低減することが可能と
なる。したがって、接着時に発生するガスによるボンデ
ィング性の低下やＩＲリフロー時のパッケージ性の悪化
を回避し得るものである。なお、この発明は上記した実
施例に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
る単一組成の接着剤により構成するようにしている。こ
れにより、キュア工程を必要とすることなく、接着でき
るようになるため、ガスの発生を低減することが可能と
なる。したがって、接着時に発生するガスによるボンデ
ィング性の低下やＩＲリフロー時のパッケージ性の悪化
を回避し得るものである。なお、この発明は上記した実
施例に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
【００３７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、特性不良の発生を低減できるとともに、ボンディン
グ性の低下やＩＲリフロー時のパッケージ性の悪化を回
避することが可能な半導体装置を提供できる。
ば、特性不良の発生を低減できるとともに、ボンディン
グ性の低下やＩＲリフロー時のパッケージ性の悪化を回
避することが可能な半導体装置を提供できる。
【図１】この発明の一実施例にかかる半導体装置の構造
を概略的に示す断面図。
を概略的に示す断面図。
【図２】同じく、半導体装置の要部を示す断面図。
【図３】同じく、接着テープの厚さと特性不良の発生率
との関係を説明するために示す図。
との関係を説明するために示す図。
【図４】同じく、組み立てを行った際の歩留まりを、異
なるサイズの異物について本発明品と従来品とを比較し
て説明するために示す図。
なるサイズの異物について本発明品と従来品とを比較し
て説明するために示す図。
【図５】同じく、耐湿信頼性について説明するために示
す半導体装置の要部断面図。
す半導体装置の要部断面図。
【図６】従来技術とその問題点を説明するために示す半
導体装置の断面図。
導体装置の断面図。
【図７】同じく、要部を示す半導体装置の断面図。
１０…半導体チップ、１１…配線層、１２…パッシベー
ション膜、１３…接着テープ、１４…インナリード、１
５…ボンディングパッド、１６…ボンディングワイヤ、
２１…異物、３１…パッケージ、３２…封止樹脂。
ション膜、１３…接着テープ、１４…インナリード、１
５…ボンディングパッド、１６…ボンディングワイヤ、
２１…異物、３１…パッケージ、３２…封止樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 寿光 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 大倉 寛之 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (2)
- 【請求項１】 表面に素子が形成された半導体チップ
と、 この半導体チップと電気的に接続されるリードと、 このリードと前記半導体チップの素子形成面とを接着す
るための、４０μｍ以上の厚さを有する単一組成の熱可
塑性接着剤からなる接着層と、 この接着層を介して接着された、前記リードと前記半導
体チップとを電気的に接続するワイヤとを具備したこと
を特徴とする半導体装置。 - 【請求項２】 半導体チップの素子形成面に接着層を介
してリードが接着され、このリードと前記素子のボンデ
ィングパッドとがワイヤボンディングにより接続され、
さらに周囲にモールド法で樹脂が封止されてパッケージ
が形成されてなる半導体装置において、 前記接着層を、単一組成の熱可塑性接着剤により、４０
μｍ以上の厚さを有して形成したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3811493A JPH06252194A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3811493A JPH06252194A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252194A true JPH06252194A (ja) | 1994-09-09 |
Family
ID=12516453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3811493A Pending JPH06252194A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252194A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836008B2 (en) | 2002-04-16 | 2004-12-28 | Micron Technology, Inc. | Semiconductor packages with leadframe grid arrays and components |
| US6903449B2 (en) | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
| WO2008069018A1 (ja) * | 2006-12-01 | 2008-06-12 | Creative Technology Corporation | 凹凸パターン形成方法 |
| JP2017518640A (ja) * | 2014-05-23 | 2017-07-06 | マテリオン コーポレイション | エアキャビティパッケージ |
-
1993
- 1993-02-26 JP JP3811493A patent/JPH06252194A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836008B2 (en) | 2002-04-16 | 2004-12-28 | Micron Technology, Inc. | Semiconductor packages with leadframe grid arrays and components |
| US6967127B2 (en) | 2002-04-16 | 2005-11-22 | Micron Technology, Inc. | Methods for making semiconductor packages with leadframe grid arrays |
| US7170161B2 (en) | 2002-04-16 | 2007-01-30 | Micron Technology, Inc. | In-process semiconductor packages with leadframe grid arrays |
| US6903449B2 (en) | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
| US7049173B2 (en) | 2003-08-01 | 2006-05-23 | Micron Technology, Inc. | Method for fabricating semiconductor component with chip on board leadframe |
| US7459778B2 (en) | 2003-08-01 | 2008-12-02 | Micron Technology, Inc. | Chip on board leadframe for semiconductor components having area array |
| WO2008069018A1 (ja) * | 2006-12-01 | 2008-06-12 | Creative Technology Corporation | 凹凸パターン形成方法 |
| JPWO2008069018A1 (ja) * | 2006-12-01 | 2010-03-18 | 株式会社クリエイティブ テクノロジー | 凹凸パターン形成方法 |
| JP4977715B2 (ja) * | 2006-12-01 | 2012-07-18 | 株式会社クリエイティブ テクノロジー | 凹凸パターン形成方法 |
| JP2017518640A (ja) * | 2014-05-23 | 2017-07-06 | マテリオン コーポレイション | エアキャビティパッケージ |
| EP3146560A4 (en) * | 2014-05-23 | 2018-04-18 | Materion Corporation | Air cavity package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553658B2 (en) | Assembling a stacked die package | |
| US6661089B2 (en) | Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10303352A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20070080435A1 (en) | Semiconductor packaging process and carrier for semiconductor package | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JPH06252194A (ja) | 半導体装置 | |
| US6524891B1 (en) | Method of pressure curing for reducing voids in a die attach bondline and applications thereof | |
| US5849607A (en) | Process for attaching a lead frame to a semiconductor chip | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JPH06216282A (ja) | 樹脂封止型半導体装置 | |
| JPH01169934A (ja) | 半導体装置の製造方法 | |
| JPH07176557A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| KR960012635B1 (ko) | 반도체 패키지 제조방법 | |
| JP3004798B2 (ja) | 半導体装置 | |
| JP3555790B2 (ja) | 半導体装置 | |
| JPH05152495A (ja) | 半導体装置 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| US20020105095A1 (en) | Semiconductor package having a substrate including a die-attach aperture and method for packaging a semiconductor die | |
| JPH0650749B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05235206A (ja) | 樹脂封止型半導体装置 | |
| JPH06188281A (ja) | 半導体パッケージの製造方法 | |
| KR19980034803A (ko) | 분리형 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |