JPH01169934A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01169934A
JPH01169934A JP2629587A JP2629587A JPH01169934A JP H01169934 A JPH01169934 A JP H01169934A JP 2629587 A JP2629587 A JP 2629587A JP 2629587 A JP2629587 A JP 2629587A JP H01169934 A JPH01169934 A JP H01169934A
Authority
JP
Japan
Prior art keywords
adhesive
insulating layer
semiconductor chip
lead frame
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2629587A
Other languages
English (en)
Other versions
JP2754534B2 (ja
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Hajime Murakami
元 村上
Masahiro Ichitani
昌弘 一谷
Kazunari Suzuki
一成 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP62026295A priority Critical patent/JP2754534B2/ja
Publication of JPH01169934A publication Critical patent/JPH01169934A/ja
Application granted granted Critical
Publication of JP2754534B2 publication Critical patent/JP2754534B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に適用して有効なもの
であり、特に、樹脂で封止する半導体装置の製造方法に
適用して有効な技術に関するものである。
〔従来の技術〕
樹脂封止の半導体装置において、タブを用いずにリード
をL字状に曲げ、この曲げた部分を半導体チップの下に
通して支持するようにした半導体装置が、特開昭61−
218139号公報に記載されている。半導体チップは
、絶縁シートの下面に形成した接着剤層によってその絶
縁シートをリードフレームに接着し、次に前記絶縁シー
トの上面に接着剤を塗布し、この上に半導体チップを載
置した後加熱硬化することにより固着する。
〔発明が解決しようとする問題点〕
本発明者は前記半導体チップを固着する技術を検討した
結果、次の問題点を見出した。
絶縁シートをリードフレームに接着した後に、その上に
半導体チップを接着するための接着剤を塗布しなければ
ならないため1作業性が悪いという問題点を見出した。
本発明の目的は、作業性を向上することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
【問題点を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップを両面に接着力を有する接着絶
縁層でリードフレームに接着するものである。
〔作用〕
上記した手段によれば、絶縁シート上に半導体チップを
接着するための接着剤層を塗布する工程が不要になるの
で、作業性を向上することができる。
以下、本発明を実施例とともに説明する。
〔実施例■〕
第1図は、リードフレーム及びその上に接着される接着
絶縁層、半導体チップの平面図であり。
第2図は、第1図のA−A切断線における断面図である
第1図及び第2図において、■はリードフレームであり
、4270イ、コバール等がらなっている。1がリード
フレーム■の外枠であり、IA〜ITがリードである。
リードIA〜ITの一端は外枠lと一体に形成されて支
持されている。り一ドIA−ITのうち、リードIA、
IB、IC1IH,Il、IJ、IK、IL、LM、l
R1l5.ITでは外枠1と一体になっている端部と反
対側の端部が、またその他のリードID−IG、IN〜
IQではほぼ中間部がL字状に曲げである。
このリードフレームIでは、リードIC−IH。
1M〜IRのL字状に曲げられている部分を半導体チッ
プ3の下に置くことによってその半導体チップ3を支持
するようにしている。
半導体チップ3は接着絶縁層2によってリードIC〜I
H,IM〜IRの上面(半導体チップ3に対向した面)
に接着される。
接着絶縁層2は、絶縁シート2Bとそれの半導体チップ
3に対向した面に被着して形成しである接着剤層2A、
絶縁シー)−2Bの1リ一ド1c〜IH1IM−IRに
対向した面に被着して形成しである接着剤層2Cとの三
層構造がらなっている。
絶縁シート2Bは、主として接着絶縁層2の変形及び絶
縁劣化を防止するためのものであり、接着剤層2Aは半
導体チップ3を絶縁シート2Bに接着するためのもの、
接着剤層2Cは絶縁シート2BをリードIC〜IH1I
M〜IRに接着するためのものであり、またモールドレ
ジンとの接着機能を有する。なお、絶縁シート2B、接
着剤層2A、2Cの具体的な材質は後述する。半導体チ
ップ3の塔載時における接着絶縁層2の大きさ及び平面
パターンは、半導体チップ3のそれと同様である。接着
絶縁層2の膜厚は20〜150μm程度である。接着絶
縁層2は、第3図に示すように。
テープ状に長く形成してあり、これを半導体チップ3を
リードフレーム■に塔載するときに半導体チップ3の大
きさに切って使用する。接着絶縁層2を半導体チップ3
の大きさに切断する以前では接着剤層2A、2Cの露出
する表面が粘着性を有して取扱いが難しい場合には、ポ
リエチレン等からなる保護膜4で保護されている。保護
膜4は、接着絶縁層2を半導体チップ3の大きさに切断
する前に剥がすようにする。
組み立て工程において、半導体チップ3をリードフレー
ム■に塔載するには、まず接着絶縁層2から保護膜4を
剥がし、この後半導体チップ3の大きさに切断する。次
に、接着絶縁層2の接着剤層2CをリードIC〜IH,
IM〜IRの所定の位置に仮り止めあるいは加熱圧着す
る。ここで、仮り止めとは、150℃程度の熱を5秒間
程度加えて接着絶縁層2をリードIC〜IH,LM〜I
Rに軽く付けることをいう。また、加熱圧着時の加熱温
度は200〜400℃程度である。以下の説明において
も同様である。前記仮り止め又は加熱圧着の後、接着絶
縁層2の接着剤層2Aの露出している面へ半導体チップ
3を位置合せして仮り止め又は加熱圧着する。次に、リ
ードフレームIに接着絶縁層2が仮り止めされ、また半
導体装置プ3が接着絶縁層2上に仮り止めされているも
のでは、キュアすなわち150〜200℃程度の熱を1
時間程度加えて接着絶縁層2を硬化させることによって
半導体チップ3をリードフレームIに固着する。後述す
る接着剤層2A、2Cが熱可塑性樹脂からなる場合には
加熱圧着を用い、シリコーン樹脂、Bステージのエポキ
シ樹脂、Bステージのポリイミドからなる場合には仮り
止め及びキュアを用いる。
このように1両面に接着剤層2A、2Cを有する接着絶
縁層2を用いることにより、リードフレームIに接着絶
縁層2を接着した後、その上面に半導体チップ3を接着
するための接着剤の塗布工程をなくすことができる。し
たがって1作業性の向上を図ることができる。
また、1回のキュアによって接着絶縁層2をリードフレ
ーム1に固着することができ、半導体チップ3を接着絶
縁層2に固着することができる。
前記半導体チップ3をリードフレーム■に固着させた後
に、半導体チップ3とリードIA〜ITの先端の間をボ
ンディングワイヤによって接続し。
この後第4図に示すように樹脂からなるパッケージ5で
封止し、さらにリードIA〜ITの加工整形、半田コー
トを行う。ここで、接着剤層2A、2C,絶縁シート2
Bの具体的な材料の例を挙げる。
(a)絶縁シート2Bの材料 絶縁シート2Bの材料には、熱可塑性樹脂、ポリイミド
、ガラスクロス等を用いる。熱可塑性樹脂としては1例
えば、脂環式ポリイミド、ポリエステル、ポリスルホン
、芳香族ポリエーテルアミド、芳香族ポリエステルイミ
ド、ポリフェニレンサルファイド、ポリケトンイミド、
ポリエーテルエーテルケトン、ポリエーテルサルホン、
ポリエーテルイミド、ポリサルホン等がある。
(b)接着剤層2A、2Cの材料 接着剤層2A、2Cの材料には、熱可塑性樹脂、シリコ
ーン樹脂、Bステージのエポキシ系樹脂、Bステージの
ポリイミド等がある。
次に、接着剤層2A、2Cをそれぞれの材料側に説明す
る。
(b−1) 熱可塑性樹脂は、先に挙げたものの中から選択する。
また、絶縁シート2Bに熱可塑性樹脂以外のもの例えば
ポリイミド、ガラスクロス等を用いると加熱圧着工程中
に軟化しないので変形が少なく、接着絶縁層2が絶縁劣
化を起すことがなく、接着絶縁層2を信頼性の高いもの
にすることができる。
また、接着剤層2Aと20とで異る熱可塑性樹脂を用い
ることによって、接着絶縁層2をリードフレームIに接
着するときの圧着条件と半導体チップ3を接着絶縁層2
に接着するときの圧着条件を変えることができる。例え
ば、接着絶縁層2をリードフレームIに接着するときに
は高温高圧で行い、半導体チップ3を接着絶縁層2に接
着するときには低温低圧で行うようにできる。これによ
り、半導体チップ3を接着するときに、リードフレーム
■が動くのを防ぐと共に、半導体チップのクラックを防
止することができる。前記条件を満すためには、例えば
接着剤層2Aをポリフェニレンサルファイドで形成し、
接着剤層2Cをポリケンイミド、ポリエーテルエーテル
ケトンで形成する。
(b−2)シリコーン樹脂を用いた場合シリコーン樹脂
としては、リードIA−IT及びレジンパッケージ5と
接着性の良好なシリコーンゴム、シリコーンワニス等を
選択する。シリコーン樹脂はヤング率が小さいので、半
導体チップ3、IJ −ト1 p、〜IT、パッケージ
5の間に発生する熱歪を吸収することができる。
また、シリコーン樹脂は熱可塑性樹脂より吸湿率が小さ
く、またレジンとの接着性の良し)材料を選定すること
により、リードIA〜IT間を流れるリーク電流を防止
することができる。
(b−3)Bステージのエポキシ又はポリイミドを用い
た場合 パッケージ5がエポキシ系のレジンからなる場合には、
Bステージのエポキシ樹脂、ポリイミド樹脂がレジンパ
ッケージとの接着性が良好であるので、リードI A 
−I 7間にリーク電流が流れるのを防止することがで
きる。
また、中間層として絶縁シート2Bを設けることによっ
て、接着絶縁層2の寸法及び形状の安定性を図ることが
できる。
〔実施例■〕
第5図は実施例■における半導体装置を説明するための
断面図である。
第5図において、接着絶縁層2は一層膜からなり、20
〜150μm程度の膜厚を有している。
接着絶縁層2はその両面に接着力を有しており、所定の
温度、圧力(加熱圧着)を加えることによって、接着絶
縁層2をリードフレーム■に接着し、さらに接着絶縁層
2上に接着剤を塗布することなく半導体チップ3を接着
することができる6また、接着絶縁層2が塗布するもの
ではなく。
シート状のものからなっているため、極めて容易にリー
ドフレームI状に形成することができる。
また、シート状になっている接着絶縁層2では、半導体
チップ3をリードフレーム■に接着する際に接着剤が容
易にリードフレームI上から流れ出すことがないので、
半導体チップ3とリードフレームIの間の絶縁の信頼性
を高めることができる。
また、シート状の接着絶1jl’yj!J2は、リード
フレーム■のワイヤボンディングがなされる部分に接着
剤が容易に流れ出すことがないので、半導体チップ3と
リードフレームIの間の接続の信頼性を高めることがで
きる。
接着絶縁層2の具体的な材料としては、実施例1で挙げ
た熱可塑性樹脂、シリコーン樹脂、Bステージのエポキ
シ樹脂、Bステージのポリイミド等を用いている。
(a)熱可塑性樹脂を用いた場合 200〜400℃程度で加熱圧着することにより、接着
絶縁層2をリードフレームIに接着し。
また半導体チップ3を接着絶縁層2に接着する。
キュア工程は不要である。
(b)シリコーン樹脂を用いた場合 モールドレジンからなるパッケージ5との接着性の良好
なシリコーンゴム又はシリコンワニスが好ましい。吸湿
性が小さいため絶縁性が良好である。
ヤング率が小さいので、半導体チップ3.リードフレー
ムI、パッケージ5の間の熱歪を吸収することができる
組み立て工程は、まず接着絶縁層(シリコーン樹脂)2
を所定の温度及び圧力によってリードフレーム■上に仮
り止めし、次に同様に半導体チップ3を接着絶縁層2上
に仮り止めした後、キュアを施して硬化する。このよう
に、キュア工程が1回で済む。           
        1(c)Bステージのエポキシ樹脂又
はポリイミド樹脂を用いた場合 キュア工程が1回で済むのは、シリコーン樹脂を用いた
場合と同様である。
また、エポキシ系のモールドレジンと接着性が良好であ
るので、リード10−18.1間のリーク電流を防止す
ることができる。
以上1本発明を実施例にもとすき具体的に説明したが、
本発明は前記実施例に限定されるものではなく,その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。
〔発明の効果〕
本願によって開示された発明のうち代表的なものの効果
を簡単に説明すれば、次のとおりである。
接着絶縁層が両面に接着力を有するものからなるため、
その接着絶縁層をリードフレーム上に接着した後に半導
体チップを接着するための接着剤の塗布工程が不要にな
るので、作業性の向上を図ることができる。
【図面の簡単な説明】
第1図は,リードフレームの平面図、 第2図は、第1図のA−A切断線における断面図、 第3図は、テープ状になっている接着絶縁層の斜視図。 第4図は,半導体装置の断面図、 第5図は,半導体チップ、接着絶縁層、リードフレーム
のそれぞれの断面を示した断面図である。 l・・・リードフレーム、IA〜IT・・・リード、2
・・・接着絶縁層、2A、2C・・・接着剤層、2B・
・・絶縁シート、3・・・半導体チップ、4・・・保護
膜、S・・・パッケージ。 代理人 弁理士 小川勝男、・″ 第  1  図 (5−−ハーバ)γ−〕シバ 第  2  図 第  3  図 第  4  図 第  5  図

Claims (1)

  1. 【特許請求の範囲】 1、リードフレームに半導体チップを接続する半導体装
    置の製造方法であって、前記半導体チップとリードフレ
    ームの間を両面に接着力を有する接着絶縁層で接着する
    ことを特徴とする半導体装置の製造方法。 2、前記接着絶縁層は三層構造からなり、その中間層が
    接着絶縁層の変形及び絶縁劣化を防止するための絶縁シ
    ート、その両面に接着剤層が形成してあることを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
    。 3、前記接着絶縁層はシート状をした一層膜からなるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    の製造方法。
JP62026295A 1987-02-09 1987-02-09 半導体装置及びその製造方法 Expired - Lifetime JP2754534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62026295A JP2754534B2 (ja) 1987-02-09 1987-02-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62026295A JP2754534B2 (ja) 1987-02-09 1987-02-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01169934A true JPH01169934A (ja) 1989-07-05
JP2754534B2 JP2754534B2 (ja) 1998-05-20

Family

ID=12189333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62026295A Expired - Lifetime JP2754534B2 (ja) 1987-02-09 1987-02-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2754534B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126233A (ja) * 1989-10-02 1991-05-29 Advanced Micro Devices Inc プラスチックでカプセル封じされた集積回路のパッケージおよびそれをつくる方法
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
WO2000033379A1 (en) * 1998-12-02 2000-06-08 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, and electronic device
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
KR100405771B1 (ko) * 1999-06-29 2003-11-15 엔이씨 일렉트로닉스 코포레이션 반도체장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60102751A (ja) * 1983-11-09 1985-06-06 Nitto Electric Ind Co Ltd 半導体素子固定用接着フイルム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60102751A (ja) * 1983-11-09 1985-06-06 Nitto Electric Ind Co Ltd 半導体素子固定用接着フイルム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126233A (ja) * 1989-10-02 1991-05-29 Advanced Micro Devices Inc プラスチックでカプセル封じされた集積回路のパッケージおよびそれをつくる方法
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
WO2000033379A1 (en) * 1998-12-02 2000-06-08 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, and electronic device
KR100405771B1 (ko) * 1999-06-29 2003-11-15 엔이씨 일렉트로닉스 코포레이션 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2754534B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US5304842A (en) Dissimilar adhesive die attach for semiconductor devices
US8278751B2 (en) Methods of adhering microfeature workpieces, including a chip, to a support member
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JP3344372B2 (ja) 半導体装置の製造方法
US20080308914A1 (en) Chip package
JPH01169934A (ja) 半導体装置の製造方法
JP2501953B2 (ja) 半導体装置
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
WO1998057370A1 (fr) Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier
US20080308915A1 (en) Chip package
JPH09293823A (ja) 半導体チップへのリード取付方法
JP3918303B2 (ja) 半導体パッケージ
JP3295987B2 (ja) 半導体装置の製造方法
US7638880B2 (en) Chip package
JPH1081857A (ja) 両面接着テープ、リードフレーム及び集積回路装置
JPH06252194A (ja) 半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP3482837B2 (ja) 半導体装置
JPH0526760Y2 (ja)
JP3555790B2 (ja) 半導体装置
JPH02210843A (ja) 樹脂封止型半導体装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JP3215851B2 (ja) 樹脂封止型半導体装置およびその製造法
JP2911409B2 (ja) 半導体装置
JPH07176557A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term