JP2911409B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2911409B2 JP2911409B2 JP8191868A JP19186896A JP2911409B2 JP 2911409 B2 JP2911409 B2 JP 2911409B2 JP 8191868 A JP8191868 A JP 8191868A JP 19186896 A JP19186896 A JP 19186896A JP 2911409 B2 JP2911409 B2 JP 2911409B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- lead
- lsi chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にサイズの大きい長方形のＬＳＩチップを小型の
パッケージに搭載するのに好適なチップ構造およびパッ
ケージの構造を有する樹脂封止形の半導体装置に関す
る。 【０００２】 【従来の技術】従来、ＬＳＩチップをプラスチックパッ
ケージに搭載する方法としては、パッケージの中央部に
チップを搭載するためのタブが配置され、４辺にボンデ
ィングパッド部が配置されたチップをこのタブ上に導電
性ペーストで接着・搭載し、リードフレームのリード先
端部をチップの４辺方向に配置して、パッド部とリード
先端部とを金線で相互結線し、レジンモールドする構造
をとってきた。 【０００３】しかし、この構造では、チップとリード先
端部との距離を、金線が結線できる距離にまでとる必要
があり、チップの外端とパッケージの外端部までの距離
が大きくなり、大きなチップを小さなパッケージに収納
するには幾何学的な制約があった。さらに、リードとパ
ッケージへの埋込み長さが小さくなり、外部リード成形
時の機械的ストレスによる内部リードとレジンとの界面
の剥離が経験され、特にチップの短辺長さに対し、パッ
ケージの短辺長さを大きく設計する必要があった。 【０００４】また、さらに、チップ寸法大のタブがパッ
ケージの中央部に配置されているために、熱応力による
タブ下のレジンの界面剥離と、それにともなう、タブ下
にむかうレジンのクラックがしばしば経験され、温度サ
イクルや耐リフロー試験の結果を満足させるための好適
な構造とは云えなくなってきた。 【０００５】上記、問題点に対処するために、例えば特
開昭60−167454号公報に提案されているように、リード
フレームのリード先端をすべてチップの短辺側に配置
し、タブをなくして、そのリード上に有機絶縁フィルム
を接着剤で張りつけ、そのフィルム上にチップをダイボ
ンディングして、チップのボンディングパッド部とリー
ド先端部とを金線で相互結線するワイヤボンディング構
造、いわゆるタブレスパッケージが提案されている。 【０００６】しかし、この構造では、剛性のない絶縁フ
ィルムを剛性の小さいリード上に精度よく張りつける工
程での難しさと歩留り確保上の不都合点があると共に、
工数が従来より増えるという問題があった。さらに、上
記、提案技術では、絶縁フィルム上のチップのボンディ
ングパッド部と内部リード先端部とをワイヤボンディン
グする方式のため、リード先端部はチップ長辺よりもワ
イヤボンディングする距離分だけ長く設計する必要があ
り、レジンモールド時にボンディングワイヤが変形しチ
ップ端部と接触しないように、チップ長辺の端部とパッ
ケージ長辺の端部との距離を大きく設計する必要があ
り、真に大きなチップを小さなパッケージに搭載するの
に適した構造とは云えなかった。 【０００７】さらに重要なことは、上記した従来技術と
提案技術と共に、ＬＳＩチップ上のボンディングパッド
がチップの外端部に４辺あるいは２辺配置されており、
チップとレジンとの線膨脹係数の違いによる熱応力が最
も大きくかかる位置にあり、温度サイクル時にボンディ
ングワイヤとの接続部に剪断応力がかかり、疲労破断し
易いという心配があった。 【０００８】 【発明が解決しようとする課題】上記した従来技術は、
チップ端とパッケージ端との距離は少なくとも1.0mm以
上必要な構造であり、大きなＬＳＩチップを小さなパッ
ケージに収納するには幾何学的な制約があった。さら
に、大きなタブを使っていたために、熱応力に弱く、耐
温度サイクルや耐リフロー性に弱い構造であった。 【０００９】一方、上記したタブレスパッケージの提案
技術は、絶縁フィルム張りつけ工程での精度確保および
工程の増加などの不都合点があるとともに、長辺側の寸
法の大きなチップに対して、さらにパッケージの長辺の
寸法を大きく設計する必要があった。 【００１０】さらにまた、従来技術と提案技術ともに、
ボンディングパッドの位置は、チップ外端部にあり、温
度サイクル時に最も剪断応力の大きくかかる領域であ
り、ボンディングワイヤとの接続部の疲労破断に対して
の配慮がなされていなかった。 【００１１】したがって本発明の目的は、チップ端とパ
ッケージ端との距離を長辺・短辺にかかわらず、1.0mm
以下にして、大きなチップを小さなパッケージに収納す
ると共に、ワイヤボンディング部および各構造部の熱応
力を低減し、リード埋込み長さを確保してリード成形時
の機械的ストレスの影響をも少なくできる構造を有する
樹脂封止形の半導体装置を提供することにあり、特にチ
ップの長手方向の小型化を図ることにある。 【００１２】 【課題を解決するための手段】上記目的は、ＬＳＩチッ
プ長辺から延出する両最外側のリードの延出位置よりも
ＬＳＩチップの長辺方向において内側にあるチップ中央
部のみに直線状にボンディングパッドを配置したＬＳＩ
チップと、前記ＬＳＩチップ上に絶縁材料層を介して配
置して前記ボンディングパッドとボンディングワイヤを
介して電気的に接続されたリードとを樹脂封止した半導
体装置であって、前記リードの樹脂封止された内部領域
は、前記ＬＳＩチップ上で傾斜し、かつ前記傾斜の度合
いが前記ＬＳＩチップ長辺の中央部から端部に離れるに
したがい大きく傾斜して前記ＬＳＩチップの長辺にほぼ
収まり、前記リードの樹脂封止されない外部領域は、前
記ＬＳＩチップの長辺から樹脂封止部外に延出している
ことを特徴とする半導体装置によって達成される。 【００１３】そして、前記半導体装置の好ましい実施態
様となる特徴事項は以下の（１）〜（４）に示す通りで
ある。すなわち、（１）前記リードが前記ボンディング
パッドと電気的に接続する一端から第一の方向に延出さ
せた第一の部分と、前記第一 の部分の一端から第一の方
向とは異なる第２の方向に延出させた第二の部分とを有
することで、前記リードをＬＳＩチップ上で傾斜させた
ことを特徴とする。 【００１４】（２）前記リードの幅は、前記ＬＳＩチッ
プ上で前記ボンディングパッドに向かう方向に狭めた部
分を有することを特徴とする。（３）前記ボンディング
パッドを一列に配置したことを特徴とする。（４）前記
ＬＳＩチップの長手方向における前記樹脂封止した樹脂
の厚さが１ｍｍ以下であることを特徴とする。（５）前
記樹脂封止した半導体装置から延出するリードの一端が
前記半導体装置の下面側に位置するように前記リードを
曲げて形成したことを特徴とする。 【００１５】さらに具体的に述べれば、長方形のＬＳＩ
チップ上のボンディングパッド部をチップ中央の長辺方
向に一直線に配列し、パッド部およびスクライブ領域以
外の能動素子領域を耐熱性有機絶縁膜で被覆した構造の
ＬＳＩチップを提供するとともに、このＬＳＩチップの
パッドの形成された表面とリードフレームのリード裏面
とを絶縁性接着剤で接着固定したのち、チップ表面側に
配置された内部リードの先端部表面とボンディングパッ
ド部とをワイヤボンディングして、モールドレジンで封
止した構造を有する半導体装置を提供することによって
達成される。 【００１６】ボンディングパッド部は一般的には能動素
子領域とオーバラップしないように形成するがワイヤボ
ンディング時の負荷圧力によるチップ表面の損傷を避け
るために、特に多層膜プロセスを採用して、チップ表面
に絶縁膜を設ければ能動素子領域上に形成してもよい。 【００１７】ボンディングパッド部およびスクラブ領域
以外の耐熱性有機絶縁膜の被覆は、例えばウェハ上にポ
リイミド樹脂をスピンコーティングして硬化させた後に
通常のレジスト処理、ヒドラジン等でのエッチング工程
を経て形成することができる。ワイヤボンディング時の
パッシベーション膜の損傷を避けるために、25μｍ膜厚
以上のポリビフェニル系イミドフィルムに、弾性率１〜
100kgf／mm2のエポキシ樹脂系接着剤をラミネートした
フィルムをウェハに張りつけ、上記したエッチング工程
を経て被覆してもよい。 【００１８】リードフレームのレイアウトは各種考えら
れるが、チップの中央の長辺方向に一直線に、例えば一
列に配列されたボンディングパッド部と内部リード先端
部とをワイヤボンディングにより結線できるように、内
部リードの先端を各パッドの近辺に一定の傾斜角を持た
せて放射状に配置する。このリードフレームのリード裏
面と上記したＬＳＩチップとの表面を、弾性率が0.5〜4
00kgf／mm2の変性エポキシ樹脂系あるいはシリコーン樹
脂系の液状熱硬化型接着剤で、ＬＳＩチップをフェイス
アップの状態で接着固定する。 【００１９】上記工程を経て、リードフレームのリード
裏面に搭載されたＬＳＩチップのボンディングパッド部
と、チップ表面上に接着された内部リードの先端部表面
とをワイヤボンディングし、通常のトランスファモール
ド法、望ましくは、マルチポット方式のモールド法で成
形する。モールドレジンとしては、球状の石英フィラー
を配合して、フィラー含有量を70〜80Vol.％充填し、線
膨脹係数が0.7×10-5〜1.2×10-5／℃のエポキシ樹脂系
のモールディングコンパウンドであることが望ましい。 【００２０】内部リードの好ましい構造例について述べ
ると、図２に具体的に示したように、それぞれのリード
先端部７には一定方向に傾斜した傾斜部分が形成されて
おり、そしてこの傾斜角はＬＳＩチップ５の端部側（長
手方向）に配置されるほど大きくなるように構成されて
いる。また、内部リードの幅は、ボンディングパッド１
に向かう方向にしたがって狭くなるように形成すること
が望ましい。 【００２１】 【発明の実施の形態】本発明によれば、チップのボンデ
ィングパッド部をチップの中央部の長手方向に一直線に
配列するので、従来のチップ外端部の４辺に配置する方
式に比べてチップ短辺の長さを短く設計できる。 【００２２】さらに、チップ表面に耐熱性絶縁膜、例え
ばポリイミドのごとき有機絶縁膜を被覆し、その上面に
リードを接着固定して、チップの中央の長手方向に一列
に配列されたボンディングパッド部とリードとのワイヤ
ボンディングがチップ上面でできるため、チップの長辺
の長さが大きいチップでも提案技術のタブレスパッケー
ジに比べてパッケージ長辺の長さの短いパッケージに搭
載できる。 【００２３】また、さらに、ワイヤボンディングした接
続部の位置は、レジンとチップの線膨脹係数差による剪
断応力が最も少ないチップ中央部にもってきているため
に、製品の温度サイクルによる接続部の疲労破断の心配
はなく、ボンディングパッド部とレジンとの界面で接着
剥離することもないので、製品の耐湿信頼性が向上す
る。 【００２４】さらに本発明によれば、耐熱性有機絶縁膜
をウェハプロセスで形成するので、タブレスパッケージ
の提案技術のように、リードフレーム上に絶縁膜を張り
つける工程がなく、α線対策を兼ねることができ、高信
頼性・生産性効率向上に優れる。リードフレームはチッ
プの絶縁膜上に接着固定されるので、リード先端をすべ
てチップ中央部に配置できて、リードのパッケージ内部
への埋込み長さを長く設計できる。 【００２５】その結果、リード曲げ時の機械的ストレス
によるリード／レジンの界面剥離が低減でき、レジンク
ラックの起点をタブレスパッケージの提案技術に比べて
も作りにくく、温度サイクル時のレジンクラック不良が
低減する。従来技術のようなチップ寸法大のタブをなく
すことができるので、耐温度サイクル性を大幅に向上で
きる。 【００２６】 【実施例】以下、本発明の一実施例を図１〜図５により
説明する。 〈実施例１〉 図１に示したように、通常のアルミ（Ａｌ）２層配線技
術を用いて、ボンディングパッド部１をチップ中央の長
辺方向に一列の直線状に配列し、中央部にパッド領域２
を設置した。能動素子領域３は、チップ中央部で４分割
し、それぞれパッド領域２にオーバーラップしないよう
にレイアウトした。 【００２７】このパッド部１およびスクライブ領域４を
除く、チップ表面全域に耐熱有機絶縁膜10（図３、図４
を参照）を被覆するために、無機パッシベーション膜11
の形成を終えたウェハに、ポリイミド樹脂（日立化成
（株）製、登録商標ＰＩＱ）をスピンコーティングし、
通常のレジスト塗布、露光、ヒドラジンエッチング工
程、ダイシング工程を経て、図１の上面図で示すＬＳＩ
チップ５を得た。 【００２８】図２に示したように、リードフレーム６の
レイアウトは、ＬＳＩチップ５の中央部に設置されたボ
ンディングパッド部１にすべての内部リード先端部７が
向かうようにリードの先端部を傾斜させ、ほぼ放射状に
設計した。すなわち、図示のように、これら内部リード
先端部７の傾斜角度はＬＳＩチップ５の端部に配置され
るほど大きくなるように形成した。 【００２９】ＬＳＩチップ５の表面に、液状熱硬化性エ
ポキシ樹脂（油化シェル（株）、商品名エピュート807
／エピキュアＴ、弾性率350kgf／mm2）12（図４を参
照）をマルチマイクロシュリンジで滴下し、リードフレ
ーム６を精密に位置整合したのち、ＬＳＩチップ５をフ
ェイスアップの状態で、ヒートブロックで押圧、接着、
硬化させた（製造装置図省略)。 【００３０】図３、図４に示すように、リードフレーム
６の裏面６aと、耐熱有機絶縁膜10が被覆されたＬＳＩ
チップ５の表面10aとが、接着固定される。上記プロセ
スを経て組み立てられたリードフレーム６のリード先端
部７を、通常の金線ワイヤボンディングによりＬＳＩチ
ップ５上のパッド１と相互結線した。図中の８は、金線
からなるボンディングワイヤを示している。 【００３１】図４に、チップ中央部の詳細断面図を示
す。１次側のボールボンディング部は、ＬＳＩチップ５
上のパッド部１に設け、２次側のボンディング部は、Ｌ
ＳＩチップ５の無機パッシベーション膜11を保護するた
めに被覆された有機絶縁膜10上に接着剤12で固定された
リード先端部７の表面上に設けた。図２の上面図で示し
たように、ボンディングの方向は各ボンディングパッド
１とすべて一定方向（この場合はパッケージ長辺方向に
直角）に設定した。 【００３２】上記した各プロセスを経てリードフレーム
６の下面に、組み立てられたＬＳＩチップ５を、通常の
トランスファモールド法により樹脂封止、成形した。モ
ールドレジン９としては、球状の石英フィラーを75Vol.
％配合した線膨脹係数が1.0×10-5／℃のフェノール樹
脂硬化型クレゾールノボラックエポキシ樹脂（エラスト
マー分散系、日立化成（株）、試作品）を用いた。 【００３３】その後、図５の断面図に示したように、リ
ード切断・曲げ工程を経て、外部リード６bがパッケー
ジの下側、すなわち、チップ搭載方向に曲げられた製品
を得た。 【００３４】〈実施例２〉 ボンディングパッド部１をチップ中央の長手方向に一列
に配列して無機パッシベーション膜11の形成工程を終え
たウェハに、25μｍ膜厚のポリビフェニル系イミドフィ
ルム（宇部興産（株）製、商品名ユーピレックスＳ）の
裏面に弾性率50kgf／mm2のシリコーン樹脂系接着剤（東
レシリコーン（株）製、試作品）をラミネートしたフィ
ルムをロールコーターにより、張りつけ接着し、以下、
実施例１と同じレジスト塗布〜エッチング〜スクライブ
工程を経て、ＬＳＩチップ５を得た。このＬＳＩチップ
５を、実施例１と同じ、ワイヤボンディング、樹脂モー
ルディング、リード切断曲げ工程を経て、製品を得た。 【００３５】実施例１で得たワイヤボンディング後の組
立て品について、２次側のボンディング部に相当する部
分の無機パッシベーション膜の破損を調べたが、2.3μ
ｍ膜厚の絶縁膜10の存在および10μｍの接着剤層12の存
在で充分、ダメージがないことを確認した。しかし、量
産上の荷重負担のバラツキを考慮し、実施例２で25μｍ
膜厚の有機絶縁膜被覆法を検討した。ポリビフェニル系
イミドフィルムは線膨脹係数が1.2×10-5／℃と小さ
く、ラミネート接着剤の弾性率が100kgf／mm2以下であ
れば、ウェハをそらせず、界面剥離がないことを確認し
た。 【００３６】上述した実施例１および実施例２で得たパ
ッケージについて、−55℃〜150℃の耐温度サイクル試
験（各30min保持）を実施した結果、1000サイクル後も
金線断線やレジンクラック不良が認められなかった。 【００３７】さらに65℃95％ＲＨの雰囲気に198hr吸湿
させたパッケージを、215℃のベーパーリフロー炉に90
ｓ放置してレジンクラックの発生状況を調べたが、クラ
ックの発生が認められなかった。さらに、65℃95％ＲＨ
高温高湿放置試験、高温動作試験、ソフトエラー試験の
各信頼性試験結果ともに、従来の大きなパッケージに実
装したものと比較して、遜色がないことが確認できた。 【００３８】 【発明の効果】本発明によれば、ボンディングパッド部
をチップ中央の長手方向に直線上に配列するので、従来
のチップ外端に４辺あるいは２辺配置するものに比べて
チップ自体の寸法を小さく設計できる。 【００３９】さらに、パッケージ内部のリードをチップ
表面の有機絶縁膜上に配置できるので、リード先端部７
とパッド部１とのワイヤボンディングはチップ上ででき
るため、従来技術のようにパッド部とリード先端部との
距離をとるためにチップ端とパッケージ端との距離を大
きくする必要がなく、大きなチップを小さなパッケージ
に収納できる効果があり、パッケージの小型化を図るこ
とができる。 【００４０】さらにまた、有機絶縁膜をウェハ工程で形
成し、ＬＳＩメモリのα線対策を兼ねることができるた
め、高信頼性と生産性効率向上に優れる。 【００４１】さらに、ボンディングパッド部をチップ中
央部に配したため、温度サイクル時のチップとレジンと
の線膨脹係数の差による熱応力が最も小さい位置にある
ため、ボンディング部の熱疲労がなく、耐温度サイクル
性に優れる効果がある。 【００４２】さらにまた、従来パッケージと違ってタブ
をなくし、リード埋込み長を長くし、しかも、リード曲
げをチップ搭載方向に曲げたので、リード曲げ時の機械
的ストレスの影響をタブレスパッケージの提案技術より
も受けにくく、温度サイクル時あるいは耐リフロー試験
時のレジンクラック不良発生を低減する効果がある。
り、特にサイズの大きい長方形のＬＳＩチップを小型の
パッケージに搭載するのに好適なチップ構造およびパッ
ケージの構造を有する樹脂封止形の半導体装置に関す
る。 【０００２】 【従来の技術】従来、ＬＳＩチップをプラスチックパッ
ケージに搭載する方法としては、パッケージの中央部に
チップを搭載するためのタブが配置され、４辺にボンデ
ィングパッド部が配置されたチップをこのタブ上に導電
性ペーストで接着・搭載し、リードフレームのリード先
端部をチップの４辺方向に配置して、パッド部とリード
先端部とを金線で相互結線し、レジンモールドする構造
をとってきた。 【０００３】しかし、この構造では、チップとリード先
端部との距離を、金線が結線できる距離にまでとる必要
があり、チップの外端とパッケージの外端部までの距離
が大きくなり、大きなチップを小さなパッケージに収納
するには幾何学的な制約があった。さらに、リードとパ
ッケージへの埋込み長さが小さくなり、外部リード成形
時の機械的ストレスによる内部リードとレジンとの界面
の剥離が経験され、特にチップの短辺長さに対し、パッ
ケージの短辺長さを大きく設計する必要があった。 【０００４】また、さらに、チップ寸法大のタブがパッ
ケージの中央部に配置されているために、熱応力による
タブ下のレジンの界面剥離と、それにともなう、タブ下
にむかうレジンのクラックがしばしば経験され、温度サ
イクルや耐リフロー試験の結果を満足させるための好適
な構造とは云えなくなってきた。 【０００５】上記、問題点に対処するために、例えば特
開昭60−167454号公報に提案されているように、リード
フレームのリード先端をすべてチップの短辺側に配置
し、タブをなくして、そのリード上に有機絶縁フィルム
を接着剤で張りつけ、そのフィルム上にチップをダイボ
ンディングして、チップのボンディングパッド部とリー
ド先端部とを金線で相互結線するワイヤボンディング構
造、いわゆるタブレスパッケージが提案されている。 【０００６】しかし、この構造では、剛性のない絶縁フ
ィルムを剛性の小さいリード上に精度よく張りつける工
程での難しさと歩留り確保上の不都合点があると共に、
工数が従来より増えるという問題があった。さらに、上
記、提案技術では、絶縁フィルム上のチップのボンディ
ングパッド部と内部リード先端部とをワイヤボンディン
グする方式のため、リード先端部はチップ長辺よりもワ
イヤボンディングする距離分だけ長く設計する必要があ
り、レジンモールド時にボンディングワイヤが変形しチ
ップ端部と接触しないように、チップ長辺の端部とパッ
ケージ長辺の端部との距離を大きく設計する必要があ
り、真に大きなチップを小さなパッケージに搭載するの
に適した構造とは云えなかった。 【０００７】さらに重要なことは、上記した従来技術と
提案技術と共に、ＬＳＩチップ上のボンディングパッド
がチップの外端部に４辺あるいは２辺配置されており、
チップとレジンとの線膨脹係数の違いによる熱応力が最
も大きくかかる位置にあり、温度サイクル時にボンディ
ングワイヤとの接続部に剪断応力がかかり、疲労破断し
易いという心配があった。 【０００８】 【発明が解決しようとする課題】上記した従来技術は、
チップ端とパッケージ端との距離は少なくとも1.0mm以
上必要な構造であり、大きなＬＳＩチップを小さなパッ
ケージに収納するには幾何学的な制約があった。さら
に、大きなタブを使っていたために、熱応力に弱く、耐
温度サイクルや耐リフロー性に弱い構造であった。 【０００９】一方、上記したタブレスパッケージの提案
技術は、絶縁フィルム張りつけ工程での精度確保および
工程の増加などの不都合点があるとともに、長辺側の寸
法の大きなチップに対して、さらにパッケージの長辺の
寸法を大きく設計する必要があった。 【００１０】さらにまた、従来技術と提案技術ともに、
ボンディングパッドの位置は、チップ外端部にあり、温
度サイクル時に最も剪断応力の大きくかかる領域であ
り、ボンディングワイヤとの接続部の疲労破断に対して
の配慮がなされていなかった。 【００１１】したがって本発明の目的は、チップ端とパ
ッケージ端との距離を長辺・短辺にかかわらず、1.0mm
以下にして、大きなチップを小さなパッケージに収納す
ると共に、ワイヤボンディング部および各構造部の熱応
力を低減し、リード埋込み長さを確保してリード成形時
の機械的ストレスの影響をも少なくできる構造を有する
樹脂封止形の半導体装置を提供することにあり、特にチ
ップの長手方向の小型化を図ることにある。 【００１２】 【課題を解決するための手段】上記目的は、ＬＳＩチッ
プ長辺から延出する両最外側のリードの延出位置よりも
ＬＳＩチップの長辺方向において内側にあるチップ中央
部のみに直線状にボンディングパッドを配置したＬＳＩ
チップと、前記ＬＳＩチップ上に絶縁材料層を介して配
置して前記ボンディングパッドとボンディングワイヤを
介して電気的に接続されたリードとを樹脂封止した半導
体装置であって、前記リードの樹脂封止された内部領域
は、前記ＬＳＩチップ上で傾斜し、かつ前記傾斜の度合
いが前記ＬＳＩチップ長辺の中央部から端部に離れるに
したがい大きく傾斜して前記ＬＳＩチップの長辺にほぼ
収まり、前記リードの樹脂封止されない外部領域は、前
記ＬＳＩチップの長辺から樹脂封止部外に延出している
ことを特徴とする半導体装置によって達成される。 【００１３】そして、前記半導体装置の好ましい実施態
様となる特徴事項は以下の（１）〜（４）に示す通りで
ある。すなわち、（１）前記リードが前記ボンディング
パッドと電気的に接続する一端から第一の方向に延出さ
せた第一の部分と、前記第一 の部分の一端から第一の方
向とは異なる第２の方向に延出させた第二の部分とを有
することで、前記リードをＬＳＩチップ上で傾斜させた
ことを特徴とする。 【００１４】（２）前記リードの幅は、前記ＬＳＩチッ
プ上で前記ボンディングパッドに向かう方向に狭めた部
分を有することを特徴とする。（３）前記ボンディング
パッドを一列に配置したことを特徴とする。（４）前記
ＬＳＩチップの長手方向における前記樹脂封止した樹脂
の厚さが１ｍｍ以下であることを特徴とする。（５）前
記樹脂封止した半導体装置から延出するリードの一端が
前記半導体装置の下面側に位置するように前記リードを
曲げて形成したことを特徴とする。 【００１５】さらに具体的に述べれば、長方形のＬＳＩ
チップ上のボンディングパッド部をチップ中央の長辺方
向に一直線に配列し、パッド部およびスクライブ領域以
外の能動素子領域を耐熱性有機絶縁膜で被覆した構造の
ＬＳＩチップを提供するとともに、このＬＳＩチップの
パッドの形成された表面とリードフレームのリード裏面
とを絶縁性接着剤で接着固定したのち、チップ表面側に
配置された内部リードの先端部表面とボンディングパッ
ド部とをワイヤボンディングして、モールドレジンで封
止した構造を有する半導体装置を提供することによって
達成される。 【００１６】ボンディングパッド部は一般的には能動素
子領域とオーバラップしないように形成するがワイヤボ
ンディング時の負荷圧力によるチップ表面の損傷を避け
るために、特に多層膜プロセスを採用して、チップ表面
に絶縁膜を設ければ能動素子領域上に形成してもよい。 【００１７】ボンディングパッド部およびスクラブ領域
以外の耐熱性有機絶縁膜の被覆は、例えばウェハ上にポ
リイミド樹脂をスピンコーティングして硬化させた後に
通常のレジスト処理、ヒドラジン等でのエッチング工程
を経て形成することができる。ワイヤボンディング時の
パッシベーション膜の損傷を避けるために、25μｍ膜厚
以上のポリビフェニル系イミドフィルムに、弾性率１〜
100kgf／mm2のエポキシ樹脂系接着剤をラミネートした
フィルムをウェハに張りつけ、上記したエッチング工程
を経て被覆してもよい。 【００１８】リードフレームのレイアウトは各種考えら
れるが、チップの中央の長辺方向に一直線に、例えば一
列に配列されたボンディングパッド部と内部リード先端
部とをワイヤボンディングにより結線できるように、内
部リードの先端を各パッドの近辺に一定の傾斜角を持た
せて放射状に配置する。このリードフレームのリード裏
面と上記したＬＳＩチップとの表面を、弾性率が0.5〜4
00kgf／mm2の変性エポキシ樹脂系あるいはシリコーン樹
脂系の液状熱硬化型接着剤で、ＬＳＩチップをフェイス
アップの状態で接着固定する。 【００１９】上記工程を経て、リードフレームのリード
裏面に搭載されたＬＳＩチップのボンディングパッド部
と、チップ表面上に接着された内部リードの先端部表面
とをワイヤボンディングし、通常のトランスファモール
ド法、望ましくは、マルチポット方式のモールド法で成
形する。モールドレジンとしては、球状の石英フィラー
を配合して、フィラー含有量を70〜80Vol.％充填し、線
膨脹係数が0.7×10-5〜1.2×10-5／℃のエポキシ樹脂系
のモールディングコンパウンドであることが望ましい。 【００２０】内部リードの好ましい構造例について述べ
ると、図２に具体的に示したように、それぞれのリード
先端部７には一定方向に傾斜した傾斜部分が形成されて
おり、そしてこの傾斜角はＬＳＩチップ５の端部側（長
手方向）に配置されるほど大きくなるように構成されて
いる。また、内部リードの幅は、ボンディングパッド１
に向かう方向にしたがって狭くなるように形成すること
が望ましい。 【００２１】 【発明の実施の形態】本発明によれば、チップのボンデ
ィングパッド部をチップの中央部の長手方向に一直線に
配列するので、従来のチップ外端部の４辺に配置する方
式に比べてチップ短辺の長さを短く設計できる。 【００２２】さらに、チップ表面に耐熱性絶縁膜、例え
ばポリイミドのごとき有機絶縁膜を被覆し、その上面に
リードを接着固定して、チップの中央の長手方向に一列
に配列されたボンディングパッド部とリードとのワイヤ
ボンディングがチップ上面でできるため、チップの長辺
の長さが大きいチップでも提案技術のタブレスパッケー
ジに比べてパッケージ長辺の長さの短いパッケージに搭
載できる。 【００２３】また、さらに、ワイヤボンディングした接
続部の位置は、レジンとチップの線膨脹係数差による剪
断応力が最も少ないチップ中央部にもってきているため
に、製品の温度サイクルによる接続部の疲労破断の心配
はなく、ボンディングパッド部とレジンとの界面で接着
剥離することもないので、製品の耐湿信頼性が向上す
る。 【００２４】さらに本発明によれば、耐熱性有機絶縁膜
をウェハプロセスで形成するので、タブレスパッケージ
の提案技術のように、リードフレーム上に絶縁膜を張り
つける工程がなく、α線対策を兼ねることができ、高信
頼性・生産性効率向上に優れる。リードフレームはチッ
プの絶縁膜上に接着固定されるので、リード先端をすべ
てチップ中央部に配置できて、リードのパッケージ内部
への埋込み長さを長く設計できる。 【００２５】その結果、リード曲げ時の機械的ストレス
によるリード／レジンの界面剥離が低減でき、レジンク
ラックの起点をタブレスパッケージの提案技術に比べて
も作りにくく、温度サイクル時のレジンクラック不良が
低減する。従来技術のようなチップ寸法大のタブをなく
すことができるので、耐温度サイクル性を大幅に向上で
きる。 【００２６】 【実施例】以下、本発明の一実施例を図１〜図５により
説明する。 〈実施例１〉 図１に示したように、通常のアルミ（Ａｌ）２層配線技
術を用いて、ボンディングパッド部１をチップ中央の長
辺方向に一列の直線状に配列し、中央部にパッド領域２
を設置した。能動素子領域３は、チップ中央部で４分割
し、それぞれパッド領域２にオーバーラップしないよう
にレイアウトした。 【００２７】このパッド部１およびスクライブ領域４を
除く、チップ表面全域に耐熱有機絶縁膜10（図３、図４
を参照）を被覆するために、無機パッシベーション膜11
の形成を終えたウェハに、ポリイミド樹脂（日立化成
（株）製、登録商標ＰＩＱ）をスピンコーティングし、
通常のレジスト塗布、露光、ヒドラジンエッチング工
程、ダイシング工程を経て、図１の上面図で示すＬＳＩ
チップ５を得た。 【００２８】図２に示したように、リードフレーム６の
レイアウトは、ＬＳＩチップ５の中央部に設置されたボ
ンディングパッド部１にすべての内部リード先端部７が
向かうようにリードの先端部を傾斜させ、ほぼ放射状に
設計した。すなわち、図示のように、これら内部リード
先端部７の傾斜角度はＬＳＩチップ５の端部に配置され
るほど大きくなるように形成した。 【００２９】ＬＳＩチップ５の表面に、液状熱硬化性エ
ポキシ樹脂（油化シェル（株）、商品名エピュート807
／エピキュアＴ、弾性率350kgf／mm2）12（図４を参
照）をマルチマイクロシュリンジで滴下し、リードフレ
ーム６を精密に位置整合したのち、ＬＳＩチップ５をフ
ェイスアップの状態で、ヒートブロックで押圧、接着、
硬化させた（製造装置図省略)。 【００３０】図３、図４に示すように、リードフレーム
６の裏面６aと、耐熱有機絶縁膜10が被覆されたＬＳＩ
チップ５の表面10aとが、接着固定される。上記プロセ
スを経て組み立てられたリードフレーム６のリード先端
部７を、通常の金線ワイヤボンディングによりＬＳＩチ
ップ５上のパッド１と相互結線した。図中の８は、金線
からなるボンディングワイヤを示している。 【００３１】図４に、チップ中央部の詳細断面図を示
す。１次側のボールボンディング部は、ＬＳＩチップ５
上のパッド部１に設け、２次側のボンディング部は、Ｌ
ＳＩチップ５の無機パッシベーション膜11を保護するた
めに被覆された有機絶縁膜10上に接着剤12で固定された
リード先端部７の表面上に設けた。図２の上面図で示し
たように、ボンディングの方向は各ボンディングパッド
１とすべて一定方向（この場合はパッケージ長辺方向に
直角）に設定した。 【００３２】上記した各プロセスを経てリードフレーム
６の下面に、組み立てられたＬＳＩチップ５を、通常の
トランスファモールド法により樹脂封止、成形した。モ
ールドレジン９としては、球状の石英フィラーを75Vol.
％配合した線膨脹係数が1.0×10-5／℃のフェノール樹
脂硬化型クレゾールノボラックエポキシ樹脂（エラスト
マー分散系、日立化成（株）、試作品）を用いた。 【００３３】その後、図５の断面図に示したように、リ
ード切断・曲げ工程を経て、外部リード６bがパッケー
ジの下側、すなわち、チップ搭載方向に曲げられた製品
を得た。 【００３４】〈実施例２〉 ボンディングパッド部１をチップ中央の長手方向に一列
に配列して無機パッシベーション膜11の形成工程を終え
たウェハに、25μｍ膜厚のポリビフェニル系イミドフィ
ルム（宇部興産（株）製、商品名ユーピレックスＳ）の
裏面に弾性率50kgf／mm2のシリコーン樹脂系接着剤（東
レシリコーン（株）製、試作品）をラミネートしたフィ
ルムをロールコーターにより、張りつけ接着し、以下、
実施例１と同じレジスト塗布〜エッチング〜スクライブ
工程を経て、ＬＳＩチップ５を得た。このＬＳＩチップ
５を、実施例１と同じ、ワイヤボンディング、樹脂モー
ルディング、リード切断曲げ工程を経て、製品を得た。 【００３５】実施例１で得たワイヤボンディング後の組
立て品について、２次側のボンディング部に相当する部
分の無機パッシベーション膜の破損を調べたが、2.3μ
ｍ膜厚の絶縁膜10の存在および10μｍの接着剤層12の存
在で充分、ダメージがないことを確認した。しかし、量
産上の荷重負担のバラツキを考慮し、実施例２で25μｍ
膜厚の有機絶縁膜被覆法を検討した。ポリビフェニル系
イミドフィルムは線膨脹係数が1.2×10-5／℃と小さ
く、ラミネート接着剤の弾性率が100kgf／mm2以下であ
れば、ウェハをそらせず、界面剥離がないことを確認し
た。 【００３６】上述した実施例１および実施例２で得たパ
ッケージについて、−55℃〜150℃の耐温度サイクル試
験（各30min保持）を実施した結果、1000サイクル後も
金線断線やレジンクラック不良が認められなかった。 【００３７】さらに65℃95％ＲＨの雰囲気に198hr吸湿
させたパッケージを、215℃のベーパーリフロー炉に90
ｓ放置してレジンクラックの発生状況を調べたが、クラ
ックの発生が認められなかった。さらに、65℃95％ＲＨ
高温高湿放置試験、高温動作試験、ソフトエラー試験の
各信頼性試験結果ともに、従来の大きなパッケージに実
装したものと比較して、遜色がないことが確認できた。 【００３８】 【発明の効果】本発明によれば、ボンディングパッド部
をチップ中央の長手方向に直線上に配列するので、従来
のチップ外端に４辺あるいは２辺配置するものに比べて
チップ自体の寸法を小さく設計できる。 【００３９】さらに、パッケージ内部のリードをチップ
表面の有機絶縁膜上に配置できるので、リード先端部７
とパッド部１とのワイヤボンディングはチップ上ででき
るため、従来技術のようにパッド部とリード先端部との
距離をとるためにチップ端とパッケージ端との距離を大
きくする必要がなく、大きなチップを小さなパッケージ
に収納できる効果があり、パッケージの小型化を図るこ
とができる。 【００４０】さらにまた、有機絶縁膜をウェハ工程で形
成し、ＬＳＩメモリのα線対策を兼ねることができるた
め、高信頼性と生産性効率向上に優れる。 【００４１】さらに、ボンディングパッド部をチップ中
央部に配したため、温度サイクル時のチップとレジンと
の線膨脹係数の差による熱応力が最も小さい位置にある
ため、ボンディング部の熱疲労がなく、耐温度サイクル
性に優れる効果がある。 【００４２】さらにまた、従来パッケージと違ってタブ
をなくし、リード埋込み長を長くし、しかも、リード曲
げをチップ搭載方向に曲げたので、リード曲げ時の機械
的ストレスの影響をタブレスパッケージの提案技術より
も受けにくく、温度サイクル時あるいは耐リフロー試験
時のレジンクラック不良発生を低減する効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例となるＬＳＩチップの上面
図。 【図２】同じくパッケージのリード上面部を示した横断
面図。 【図３】同じくパッケージの長手方向の断面図。 【図４】同じくチップとリード先端部とのワイヤボンデ
ィング状態を詳細に示すためのチップ中央部の拡大断面
図。 【図５】同じくパッケージ短辺方向の断面図。 【符号の説明】 １…ボンディングパッド、３…能動素子領域、５…ＬＳ
Ｉチップ、６…リードフレーム７…内部リード先端部、
８…ボンディングワイヤ、９…モールドレジン、10…耐
熱有機絶縁膜、11…無機パッシベーション膜、12…接着
剤。
図。 【図２】同じくパッケージのリード上面部を示した横断
面図。 【図３】同じくパッケージの長手方向の断面図。 【図４】同じくチップとリード先端部とのワイヤボンデ
ィング状態を詳細に示すためのチップ中央部の拡大断面
図。 【図５】同じくパッケージ短辺方向の断面図。 【符号の説明】 １…ボンディングパッド、３…能動素子領域、５…ＬＳ
Ｉチップ、６…リードフレーム７…内部リード先端部、
８…ボンディングワイヤ、９…モールドレジン、10…耐
熱有機絶縁膜、11…無機パッシベーション膜、12…接着
剤。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 省三
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所生産技術研究所内
(72)発明者 西 邦彦
東京都小平市上水本町1450番地 株式会
社日立製作所武蔵工場内
(72)発明者 村上 元
東京都小平市上水本町1450番地 株式会
社日立製作所武蔵工場内
(56)参考文献 特開 昭61−241959（ＪＰ，Ａ)
特開 昭57−192042（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H01L 21/60 301 B
Claims (1)
- (57)【特許請求の範囲】 １．ＬＳＩチップ長辺から延出する両最外側のリードの
延出位置よりもＬＳＩチップの長辺方向において内側に
あるチップ中央部のみに直線状にボンディングパッドを
配置したＬＳＩチップと、前記ＬＳＩチップ上に絶縁材
料層を介して配置して前記ボンディングパッドとボンデ
ィングワイヤを介して電気的に接続されたリードとを樹
脂封止した半導体装置であって、前記リードの樹脂封止
された内部領域は、前記ＬＳＩチップ上で傾斜し、かつ
前記傾斜の度合いが前記ＬＳＩチップ長辺の中央部から
端部に離れるにしたがい大きく傾斜して前記ＬＳＩチッ
プの長辺にほぼ収まり、前記リードの樹脂封止されない
外部領域は、前記ＬＳＩチップの長辺から樹脂封止部外
に延出していることを特徴とする半導体装置。２ ．前記ＬＳＩチップの長手方向における前記樹脂封止
した樹脂の厚さが１ｍｍ以下であることを特徴とする特
許請求の範囲第１項記載の半導体装置。３ ．前記樹脂封止した半導体装置から延出するリードの
一端が前記半導体装置の下面側に位置するように前記リ
ードを曲げて形成したことを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191868A JP2911409B2 (ja) | 1996-07-22 | 1996-07-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191868A JP2911409B2 (ja) | 1996-07-22 | 1996-07-22 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62161333A Division JPH0777226B2 (ja) | 1987-06-30 | 1987-06-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9251049A Division JPH10116848A (ja) | 1997-09-16 | 1997-09-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330345A JPH08330345A (ja) | 1996-12-13 |
| JP2911409B2 true JP2911409B2 (ja) | 1999-06-23 |
Family
ID=16281826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8191868A Expired - Lifetime JP2911409B2 (ja) | 1996-07-22 | 1996-07-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911409B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192042A (en) * | 1981-05-21 | 1982-11-26 | Stanley Electric Co Ltd | Fixing method for semiconductor element |
| CA1238119A (en) * | 1985-04-18 | 1988-06-14 | Douglas W. Phelps, Jr. | Packaged semiconductor chip |
-
1996
- 1996-07-22 JP JP8191868A patent/JP2911409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330345A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461220B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| CN100380612C (zh) | 半导体装置及其制造方法 | |
| US6404051B1 (en) | Semiconductor device having a protruding bump electrode | |
| KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| JP2923236B2 (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
| US8445998B1 (en) | Leadframe structures for semiconductor packages | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0685132A (ja) | 半導体装置 | |
| KR970007840B1 (ko) | 반도체 장치 | |
| JPH06204285A (ja) | 半導体装置及びその製造方法 | |
| US5278101A (en) | Semiconductor device and method for manufacturing the same | |
| JP3906233B2 (ja) | 半導体装置 | |
| JP2911409B2 (ja) | 半導体装置 | |
| JPH0777226B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0724274B2 (ja) | 半導体装置及びその製造方法 | |
| JP3223449B2 (ja) | 半導体装置の製造方法 | |
| JP3305308B2 (ja) | 半導体素子の製造方法 | |
| JP2002270749A (ja) | 半導体素子の製造方法 | |
| EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
| JPH10116848A (ja) | 半導体装置 | |
| JP2585738B2 (ja) | 半導体記憶装置 | |
| JP2003124424A (ja) | 半導体装置の製造方法 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPH0345542B2 (ja) | ||
| US4974054A (en) | Resin molded semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |