JPH0724274B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0724274B2 JPH0724274B2 JP62099701A JP9970187A JPH0724274B2 JP H0724274 B2 JPH0724274 B2 JP H0724274B2 JP 62099701 A JP62099701 A JP 62099701A JP 9970187 A JP9970187 A JP 9970187A JP H0724274 B2 JPH0724274 B2 JP H0724274B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- insulating film
- package
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置とその製造方法に係り、特にサイズ
の大きいメモリ用途のチップを小型のパッケージに搭
載．実装するのに好適な半導体装置およびその製造方法
に関する。
の大きいメモリ用途のチップを小型のパッケージに搭
載．実装するのに好適な半導体装置およびその製造方法
に関する。
従来、LSIチップをプラスチックパッケージに搭載する
方法としては、パッケージの中央部にチップを搭載する
ためのチップ寸法大のタブが配置され、４辺にボンディ
ングパッド部が配置されたチップを該タブ上に導電性ペ
ーストで装着．搭載し、リードフレームの先端部を該チ
ップの４辺方向に配置して、該パッド部と該リード先端
部とを金線で相互結線する構造をとってきた。
方法としては、パッケージの中央部にチップを搭載する
ためのチップ寸法大のタブが配置され、４辺にボンディ
ングパッド部が配置されたチップを該タブ上に導電性ペ
ーストで装着．搭載し、リードフレームの先端部を該チ
ップの４辺方向に配置して、該パッド部と該リード先端
部とを金線で相互結線する構造をとってきた。
しかし、この構造では、チップとリード先端部との距離
を、金線が結線できる距離にまでとる必要があり、チッ
プの外端とパッケージの外端部までの距離が大きくな
り、大きなチップを小さなパッケージに収納するには不
適であった。
を、金線が結線できる距離にまでとる必要があり、チッ
プの外端とパッケージの外端部までの距離が大きくな
り、大きなチップを小さなパッケージに収納するには不
適であった。
さらに、リードのパッケージへの埋込み長さが小さくな
り、リード成形時の機械的ストレスによるリードとレジ
ンの界面の剥離が経験され、特にチップの短辺長さに対
し、パッケージの短辺長さを大きく設計する必要があっ
た。
り、リード成形時の機械的ストレスによるリードとレジ
ンの界面の剥離が経験され、特にチップの短辺長さに対
し、パッケージの短辺長さを大きく設計する必要があっ
た。
また、さらに、チップ寸法大のタブがパッケージの中央
部に配置されているために、熱応力によるタブ下のレジ
ンの界面剥離と、それにともなう、タブ下にむかうレジ
ンのクラックがしばしば経験され、温度サイクルや耐リ
フロークラック試験の結果を満足させるために好適な構
造とは云えなくなってきた。
部に配置されているために、熱応力によるタブ下のレジ
ンの界面剥離と、それにともなう、タブ下にむかうレジ
ンのクラックがしばしば経験され、温度サイクルや耐リ
フロークラック試験の結果を満足させるために好適な構
造とは云えなくなってきた。
上記、問題点に対処するために、特開昭60−167454号に
提案されているように、リードフレームの先端をすべて
チップの短辺側に配置し、タブをなくして、そのリード
上に有機絶縁フィルムを接着剤にて張りつけ、そのフィ
ルム上にチップをダイボンディングして、該チップのボ
ンディングパッド部とリード先端部とを金線で相互結線
する、いわゆるタブレスパッケージが提案されている。
しかし、この方法では、剛性のない絶縁フィルムを、剛
性の小さいリード上に精度よく張りつける工程での難か
しさと歩留り確保上の不都合点があった。さらに、その
張りつけはバッチ処理ではなく遂次処理のため、工程時
間が従来より増えるという問題があった。さらに、上
記、提案技術では絶縁フィルムがリード上に張りつけら
れており、その絶縁フィルム上のチップのボンディング
パッドとリード先端部とのワイヤボンディングする方式
のため、リード先端部はチップ長辺よりもワイヤボンデ
ィングする距離だけ長く設計する必要があり、モールド
時にボンディングワイヤが変形する際にワイヤがチップ
端部と接触しないように、チップ長辺端部とパッケージ
長辺端部との距離を大きく設計する必要があり、真に大
きなチップを小さなパッケージに搭載するのに適した構
造とは云えなかった。
提案されているように、リードフレームの先端をすべて
チップの短辺側に配置し、タブをなくして、そのリード
上に有機絶縁フィルムを接着剤にて張りつけ、そのフィ
ルム上にチップをダイボンディングして、該チップのボ
ンディングパッド部とリード先端部とを金線で相互結線
する、いわゆるタブレスパッケージが提案されている。
しかし、この方法では、剛性のない絶縁フィルムを、剛
性の小さいリード上に精度よく張りつける工程での難か
しさと歩留り確保上の不都合点があった。さらに、その
張りつけはバッチ処理ではなく遂次処理のため、工程時
間が従来より増えるという問題があった。さらに、上
記、提案技術では絶縁フィルムがリード上に張りつけら
れており、その絶縁フィルム上のチップのボンディング
パッドとリード先端部とのワイヤボンディングする方式
のため、リード先端部はチップ長辺よりもワイヤボンデ
ィングする距離だけ長く設計する必要があり、モールド
時にボンディングワイヤが変形する際にワイヤがチップ
端部と接触しないように、チップ長辺端部とパッケージ
長辺端部との距離を大きく設計する必要があり、真に大
きなチップを小さなパッケージに搭載するのに適した構
造とは云えなかった。
上記、従来技術は、チップ端とパッケージ端との距離は
少くとも1.0mm以上必要な構造であり、大きなLSIチップ
を小さなパッケージに収納するには幾何学的な制約があ
った。さらに、大きなタブを使っていたために、熱応力
に弱く耐温度サイクルや耐リフロー性に弱い構造であっ
た。
少くとも1.0mm以上必要な構造であり、大きなLSIチップ
を小さなパッケージに収納するには幾何学的な制約があ
った。さらに、大きなタブを使っていたために、熱応力
に弱く耐温度サイクルや耐リフロー性に弱い構造であっ
た。
一方、上記したタブレスパッケージの提案技術は、絶縁
フィルム張りつけ工程での精度の確保などプロセス上の
不都合点があるとともに、長辺側の寸法の大きなチップ
に対して、さらにパッケージの長辺の寸法を大きく設計
する必要があった。
フィルム張りつけ工程での精度の確保などプロセス上の
不都合点があるとともに、長辺側の寸法の大きなチップ
に対して、さらにパッケージの長辺の寸法を大きく設計
する必要があった。
本発明の目的は、チップ端とパッケージ端との距離を長
辺．短辺にかかわらず、1.0mm以下にして、大きなチッ
プを小さなパッケージに収納するとともに、リード埋込
み長さを確保してリード成形時の機械的ストレスの影響
を少なくできる構造を提供することにある。
辺．短辺にかかわらず、1.0mm以下にして、大きなチッ
プを小さなパッケージに収納するとともに、リード埋込
み長さを確保してリード成形時の機械的ストレスの影響
を少なくできる構造を提供することにある。
さらに、もう一つの目的は、上記した提案技術のリード
フレーム上への絶縁フィルム張りつけ工程にみられるよ
うなプロセス上の不都合点のない生産性にすぐれるパッ
ケージ構造とその製造方法を提供することにある。
フレーム上への絶縁フィルム張りつけ工程にみられるよ
うなプロセス上の不都合点のない生産性にすぐれるパッ
ケージ構造とその製造方法を提供することにある。
上記目的は、LSIチップのボンディングパッド部が該LSI
チップの短辺２辺側に配置され、該LSIチップのボンデ
ィングパッド部以外の表面がポリビフェニルイミド系の
ポリイミド樹脂の絶縁膜で被覆され、該絶縁膜上にリー
ド部がLSIチップの長辺側から短辺方向に同一方向に配
置され、該リード部と該ボンディングパッド部とがワイ
ヤボンディングされ、該LSIチップの周囲をレジンで封
止してなることを特徴とする半導体装置である。
チップの短辺２辺側に配置され、該LSIチップのボンデ
ィングパッド部以外の表面がポリビフェニルイミド系の
ポリイミド樹脂の絶縁膜で被覆され、該絶縁膜上にリー
ド部がLSIチップの長辺側から短辺方向に同一方向に配
置され、該リード部と該ボンディングパッド部とがワイ
ヤボンディングされ、該LSIチップの周囲をレジンで封
止してなることを特徴とする半導体装置である。
またウェーハ表面上に絶縁膜を張り付ける工程と、ボン
ディングパッド部及びスクライブ領域をエッチングして
露出させる工程と、該ウェーハをダイシングしてLSIチ
ップ化する工程と、該絶縁膜上にリードフレームを配置
して押圧する工程と、該リードフレームとボンディング
パッド部とをワイアボンディングする工程と、該LSIチ
ップの周囲をレジンで封止する工程と、該リードフレー
ムの切断と曲げ工程とを有することを特徴とする半導体
装置の製造方法により達成される。
ディングパッド部及びスクライブ領域をエッチングして
露出させる工程と、該ウェーハをダイシングしてLSIチ
ップ化する工程と、該絶縁膜上にリードフレームを配置
して押圧する工程と、該リードフレームとボンディング
パッド部とをワイアボンディングする工程と、該LSIチ
ップの周囲をレジンで封止する工程と、該リードフレー
ムの切断と曲げ工程とを有することを特徴とする半導体
装置の製造方法により達成される。
本発明によれば、チップ表面に絶縁膜を被覆し、その上
面にリードを配置するので、リード先端部をパッケージ
の内側からチップの短辺側にむけて配列することがで
き、チップの短辺の２辺に配置されたボンディングパッ
ドとリードとのワイヤボンディングがチップ上面ででき
るため、チップ外端部とパッケージ外端部との距離が、
チップの長辺．短辺にかかわらず、1mm以下と短かく設
計でき、大きなLSIチップを小さなパッケージに収納で
きる。さらに、リードのパッケージ内での埋込み長さは
長くなり、リード曲げ工程における機械的ストレスに対
して強い構造となる。また、ワイヤボンディングはレジ
ンの流れ方向に沿って張ることができ、かつ、変形した
場合でも、絶縁膜上にあるため、チップのスクライブ領
域に接触することがなく、高粘度レジンのモールドでも
歩留りは低下しない。さらにまた、本発明によれば、絶
縁膜をウェーハープロセスで、ドライフィルム張りつけ
工程、エッチング工程を経て形成するので厚膜で寸法精
度がよく、効率よく被覆できるとともに、α線対策を兼
ねることができて、生産効率に優れる。
面にリードを配置するので、リード先端部をパッケージ
の内側からチップの短辺側にむけて配列することがで
き、チップの短辺の２辺に配置されたボンディングパッ
ドとリードとのワイヤボンディングがチップ上面ででき
るため、チップ外端部とパッケージ外端部との距離が、
チップの長辺．短辺にかかわらず、1mm以下と短かく設
計でき、大きなLSIチップを小さなパッケージに収納で
きる。さらに、リードのパッケージ内での埋込み長さは
長くなり、リード曲げ工程における機械的ストレスに対
して強い構造となる。また、ワイヤボンディングはレジ
ンの流れ方向に沿って張ることができ、かつ、変形した
場合でも、絶縁膜上にあるため、チップのスクライブ領
域に接触することがなく、高粘度レジンのモールドでも
歩留りは低下しない。さらにまた、本発明によれば、絶
縁膜をウェーハープロセスで、ドライフィルム張りつけ
工程、エッチング工程を経て形成するので厚膜で寸法精
度がよく、効率よく被覆できるとともに、α線対策を兼
ねることができて、生産効率に優れる。
さらに、タブを用いた場合にはタブの幅を小さく設計
し、絶縁膜，リードフレーム材，レジンの線膨張係数が
それぞれ1.2×10-5℃-1以下の材質の組合せとし、絶縁
膜とチップとの接着部および、絶縁膜とタブとの接着部
の材質を弾性率400kgf/mm2以下の組み合せにしたので、
各異種材質の界面にかかる熱応力が低減でき、耐温度サ
イクルや耐リフロー性に優れたパッケージとなる。さら
にタブの幅を小さくすると、タブの端部にかかる引張り
応力の方向がタブの大きい場合と違い、タブの幅が大き
い場合はクラックがパッケージの下面にむかうのに対
し、タブの幅を小さくするとパッケージの長手方向にむ
かうことを応力解析で確認した。
し、絶縁膜，リードフレーム材，レジンの線膨張係数が
それぞれ1.2×10-5℃-1以下の材質の組合せとし、絶縁
膜とチップとの接着部および、絶縁膜とタブとの接着部
の材質を弾性率400kgf/mm2以下の組み合せにしたので、
各異種材質の界面にかかる熱応力が低減でき、耐温度サ
イクルや耐リフロー性に優れたパッケージとなる。さら
にタブの幅を小さくすると、タブの端部にかかる引張り
応力の方向がタブの大きい場合と違い、タブの幅が大き
い場合はクラックがパッケージの下面にむかうのに対
し、タブの幅を小さくするとパッケージの長手方向にむ
かうことを応力解析で確認した。
次に本発明に係る実施例の具体的構成について説明す
る。
る。
チップとリードとの間に設ける絶縁膜を、ワイヤボンデ
ィング時のストレスによってリード裏面がチップ表面を
損傷させないために被覆するのであり、25μｍ膜厚以上
のポリイミド膜が望ましい、リードフレームの裏面に有
機絶縁膜を接着剤で張りつけてもよいが、以下に述べる
手段が生産効率および寸法精度にすぐれる。すなわち、
ポリイミドフィルムに弾性率100kgf/mm2以下の軟質接着
剤をラミネートしたドライフィルムをウェーハーに接
着．張りつけた後、レジスト塗布，露光し、ヒドラジン
でエッチングしてボンディングパッド部およびスクライ
ブ領域を露出させ、ダイシングして各チップに切離する
ことにより、寸法精度に優れた絶縁膜被覆ができる。従
来、メモリ用途のLSIには、耐α線対策のためにポリイ
ミド膜をウェット、スピンコートして形成していた。こ
の工程を残してもよいが、この工程を廃し、上記したド
ライフィルム張りつけの工程をとることにより、厚膜で
かつ寸法精度に優れた表面保護とα線対策とを兼ねた絶
縁膜被覆が従来の生産工数とかわらない工数でできる。
ドライフィルムの絶縁膜としては、ポリビフェニル系イ
ミドが望ましく、線膨張係数が1.2×10-5℃-1と小さ
く、ラミネートする接着剤の弾性率が100kg/mm2以下で
あれば、ウェーハーに接着した後にウェーハーをそらし
たりせず、接着剥離しない。
ィング時のストレスによってリード裏面がチップ表面を
損傷させないために被覆するのであり、25μｍ膜厚以上
のポリイミド膜が望ましい、リードフレームの裏面に有
機絶縁膜を接着剤で張りつけてもよいが、以下に述べる
手段が生産効率および寸法精度にすぐれる。すなわち、
ポリイミドフィルムに弾性率100kgf/mm2以下の軟質接着
剤をラミネートしたドライフィルムをウェーハーに接
着．張りつけた後、レジスト塗布，露光し、ヒドラジン
でエッチングしてボンディングパッド部およびスクライ
ブ領域を露出させ、ダイシングして各チップに切離する
ことにより、寸法精度に優れた絶縁膜被覆ができる。従
来、メモリ用途のLSIには、耐α線対策のためにポリイ
ミド膜をウェット、スピンコートして形成していた。こ
の工程を残してもよいが、この工程を廃し、上記したド
ライフィルム張りつけの工程をとることにより、厚膜で
かつ寸法精度に優れた表面保護とα線対策とを兼ねた絶
縁膜被覆が従来の生産工数とかわらない工数でできる。
ドライフィルムの絶縁膜としては、ポリビフェニル系イ
ミドが望ましく、線膨張係数が1.2×10-5℃-1と小さ
く、ラミネートする接着剤の弾性率が100kg/mm2以下で
あれば、ウェーハーに接着した後にウェーハーをそらし
たりせず、接着剥離しない。
リードフレームの中央部にチップを支持するのに必要最
小限の幅を持つタブを設けてもよい。タブを設ける場合
には、タブと上記の絶縁膜被覆したLSIチップをフェイ
スアップの状態で接着するが、接着剤11としては弾性率
が400kgf/mm2以下の軟質の変性エポキシ系あるいはシリ
コーン樹脂系液状熱硬化型接着剤が望ましい。リード先
端はチップの短辺側に配し、チップの絶縁膜上を通すの
で、リードの埋込み長さは長く設計できる。このリード
先端とチップのボンディングパッド部とをワイヤボンデ
ィングするので、レジンモールド時のワイヤ変形がたと
え生じても、ワイヤはレジンの流れ方向に沿って張って
おり有機絶縁膜の上なので、チップのスクライブ領域や
隣接ワイヤと接触する可能性はほとんどない。ワイヤボ
ンディング後、レジンモールドを経て、タブをつってい
るタブフリリードはリード切断工程でパッケージの外端
部で切り離す。タブは、パッケージの４方向からつるの
が望ましい。
小限の幅を持つタブを設けてもよい。タブを設ける場合
には、タブと上記の絶縁膜被覆したLSIチップをフェイ
スアップの状態で接着するが、接着剤11としては弾性率
が400kgf/mm2以下の軟質の変性エポキシ系あるいはシリ
コーン樹脂系液状熱硬化型接着剤が望ましい。リード先
端はチップの短辺側に配し、チップの絶縁膜上を通すの
で、リードの埋込み長さは長く設計できる。このリード
先端とチップのボンディングパッド部とをワイヤボンデ
ィングするので、レジンモールド時のワイヤ変形がたと
え生じても、ワイヤはレジンの流れ方向に沿って張って
おり有機絶縁膜の上なので、チップのスクライブ領域や
隣接ワイヤと接触する可能性はほとんどない。ワイヤボ
ンディング後、レジンモールドを経て、タブをつってい
るタブフリリードはリード切断工程でパッケージの外端
部で切り離す。タブは、パッケージの４方向からつるの
が望ましい。
リードフレームの材質としては、チップの線膨張係数
（3.6×10-6℃-1）にできるだけ近い4.5×10-6〜5.8×1
0-6℃-1の範囲の鉄．ニッケル合金系を選ぶのが望まし
い。さらに、モールドレジンとしては、少くとも球状の
石英フィラーを配合してフィラー含有量を70vol％以上
高充填しても流動性が確保でき、線膨張係数が1.2×10
-5℃-1以下であることが必要である。すなわち、熱粘弾
性解析した結果、チップ／ラミネート接着剤／絶縁フィ
ルム／ダイボンディング用接着剤／リードフレーム／モ
ールドレジンのそれぞれの界面に生ずる熱応力は、上記
した材質の組み合せが最も少ないことが判明した。
（3.6×10-6℃-1）にできるだけ近い4.5×10-6〜5.8×1
0-6℃-1の範囲の鉄．ニッケル合金系を選ぶのが望まし
い。さらに、モールドレジンとしては、少くとも球状の
石英フィラーを配合してフィラー含有量を70vol％以上
高充填しても流動性が確保でき、線膨張係数が1.2×10
-5℃-1以下であることが必要である。すなわち、熱粘弾
性解析した結果、チップ／ラミネート接着剤／絶縁フィ
ルム／ダイボンディング用接着剤／リードフレーム／モ
ールドレジンのそれぞれの界面に生ずる熱応力は、上記
した材質の組み合せが最も少ないことが判明した。
タブ裏面にチップ表面を接着する方法としては、接着箇
所に対応する位置に整列したマルチヘッドのマイクロシ
ュリンジで上記液状の熱硬化性接着剤をチップ上面に多
点，精密塗布し、リードフレームとリップとを精密位置
整合した後、リードフレーム上面からヒータブロックヘ
ッドで押圧し、接着，硬化させる。必要な接着力を確保
できるだけの硬化時間でよく、その後、バッチで２次キ
ュアをして完全硬化することにより、従来のダイボンデ
ィング工程と変らないタクトタイムが得られる。
所に対応する位置に整列したマルチヘッドのマイクロシ
ュリンジで上記液状の熱硬化性接着剤をチップ上面に多
点，精密塗布し、リードフレームとリップとを精密位置
整合した後、リードフレーム上面からヒータブロックヘ
ッドで押圧し、接着，硬化させる。必要な接着力を確保
できるだけの硬化時間でよく、その後、バッチで２次キ
ュアをして完全硬化することにより、従来のダイボンデ
ィング工程と変らないタクトタイムが得られる。
接着箇所としてはタブ裏面のみでよいが、リード先端部
を除き、各リードの裏面を接着してもよい。
を除き、各リードの裏面を接着してもよい。
次に、本発明の第１の実施例を図面に基づいて説明す
る。
る。
第１図に示すごとく、パッケージ内部にむかうリード１
の先端をすべてチップの短辺側にむけて屈曲させたフレ
ームのパターンを設計した。フレーム材質としては、
鉄．ニッケル合金である42アロイフレームを選定した。
の先端をすべてチップの短辺側にむけて屈曲させたフレ
ームのパターンを設計した。フレーム材質としては、
鉄．ニッケル合金である42アロイフレームを選定した。
LSIチップ４のボンディングパッド部５はチップの短辺
側の２辺にすべて配置するとともに、チップの能動素子
領域に有機絶縁膜９を、後述する方法で形成した。この
チップ４の表面に、軟質変性エポキシ系接着剤（油化シ
ェル（株）、商品名エピコート807/エピロキュアナ）
（弾性率350kgf/mm2）をマルチマイクロシュリンジで塗
布し、チップ４とリード１との位置を精密に整合させた
のち、リードフレームの上面からヒータブロックヘッド
で押圧し、リード１の裏面とチップ４とを接着．硬化さ
せた。所定の２次キュアを施こした後、ボンディングパ
ッド部５とリード１の先端部をボンディングワイヤ6,
（金線）にて相互結線し、球状の石英フィラー70vol％
配合されてなる、シリコーン系エラストマーを分散した
海島構造のフェノール硬化型クレゾールノボラックエポ
キシ樹脂７（日立化成製，試作品，線膨張係数1.2×10
-5℃-1）でトランスファーモールド法により成形した。
その後，通常のリード切断，曲げ工程を経て、半導体装
置を得た。
側の２辺にすべて配置するとともに、チップの能動素子
領域に有機絶縁膜９を、後述する方法で形成した。この
チップ４の表面に、軟質変性エポキシ系接着剤（油化シ
ェル（株）、商品名エピコート807/エピロキュアナ）
（弾性率350kgf/mm2）をマルチマイクロシュリンジで塗
布し、チップ４とリード１との位置を精密に整合させた
のち、リードフレームの上面からヒータブロックヘッド
で押圧し、リード１の裏面とチップ４とを接着．硬化さ
せた。所定の２次キュアを施こした後、ボンディングパ
ッド部５とリード１の先端部をボンディングワイヤ6,
（金線）にて相互結線し、球状の石英フィラー70vol％
配合されてなる、シリコーン系エラストマーを分散した
海島構造のフェノール硬化型クレゾールノボラックエポ
キシ樹脂７（日立化成製，試作品，線膨張係数1.2×10
-5℃-1）でトランスファーモールド法により成形した。
その後，通常のリード切断，曲げ工程を経て、半導体装
置を得た。
本実施例に係る半導体装置を透視したときの側面図を第
２図に示す。チップ４は有機絶縁膜９を介してリード１
の下面にフェイスアップの状態で搭載されており、ボン
ディングワイヤ６は有機絶縁膜９上のリード１とパッド
５と結線されてすべてチップの長手方向に沿っている。
２図に示す。チップ４は有機絶縁膜９を介してリード１
の下面にフェイスアップの状態で搭載されており、ボン
ディングワイヤ６は有機絶縁膜９上のリード１とパッド
５と結線されてすべてチップの長手方向に沿っている。
ボンディング部の詳細を第３図に示す。
チップ４にはAl膜のボンディングパッド５が形成され、
パッド部以外にはプラズマシリコンナイトライド（Ｐ−
SiN）の無機パッシベーション膜８が施こされているも
のを用いた。チップの能動素子領域には、ポリビフェニ
ルイミド膜（宇部興産（株）製，ユーピレックスＳ商品
名）25μｍ膜厚のフィルムに軟質のシリコーン系接着剤
10（東レシリコーン（株）製，試作品，弾性率50kgf/mm
2）をラミネートしたものを用いた。該ポリビフェニル
イミド膜９上には軟質変性エポキシ系接着剤を介してリ
ード１が接続されている。
パッド部以外にはプラズマシリコンナイトライド（Ｐ−
SiN）の無機パッシベーション膜８が施こされているも
のを用いた。チップの能動素子領域には、ポリビフェニ
ルイミド膜（宇部興産（株）製，ユーピレックスＳ商品
名）25μｍ膜厚のフィルムに軟質のシリコーン系接着剤
10（東レシリコーン（株）製，試作品，弾性率50kgf/mm
2）をラミネートしたものを用いた。該ポリビフェニル
イミド膜９上には軟質変性エポキシ系接着剤を介してリ
ード１が接続されている。
本実施例においては、タブを設けておらず、リード１が
タブの代わりにチップ４を支持している。第３図に示し
たように、有機絶縁膜９の上に配置されたリード先端と
ボンディングパッド部５とがボンディングワイヤ６で結
線されるので、チップの長手方向にレジンが流れ、ボン
ディングワイヤ６が変形して倒れても、隣接するワイヤ
やチップ４のスクライブエリヤと接触しない。
タブの代わりにチップ４を支持している。第３図に示し
たように、有機絶縁膜９の上に配置されたリード先端と
ボンディングパッド部５とがボンディングワイヤ６で結
線されるので、チップの長手方向にレジンが流れ、ボン
ディングワイヤ６が変形して倒れても、隣接するワイヤ
やチップ４のスクライブエリヤと接触しない。
第３図に示したチップ４は以下のプロセスを経て得られ
た。すなわち、無機パッシベーション８のプロセスまで
経たウェーハー全面に、上記したポリビフェニルイミド
膜にシリコーン系接着剤を約10μｍ膜厚ラミネートした
ドライフィルムをロールコーターにより押圧し接着し
た。
た。すなわち、無機パッシベーション８のプロセスまで
経たウェーハー全面に、上記したポリビフェニルイミド
膜にシリコーン系接着剤を約10μｍ膜厚ラミネートした
ドライフィルムをロールコーターにより押圧し接着し
た。
ポリイミド用のネガレジストを塗布し、通常のUV露光．
現象工程をへて、ボンディングパッド部５およびスクラ
イブエリヤのみをヒドラジンでエッチングして露出さ
せ、レジスト除去およびダイシング工程をへて個々のチ
ップ４を得た。
現象工程をへて、ボンディングパッド部５およびスクラ
イブエリヤのみをヒドラジンでエッチングして露出さ
せ、レジスト除去およびダイシング工程をへて個々のチ
ップ４を得た。
上述した各プロセスを経て得たパッケージについて、−
55℃〜150℃の耐温度サイクル（各30min.保持）試験を
実施した結果、1000サイクル後も金線断線やレジンクラ
ックの不良が認められなかった。さらに、65℃95％RHに
放置し198hr吸湿させたパッケージを、215℃のベーパー
リフロー炉に90S放置してレジンクラックの発生状況を
調べたが、クラックの発生が認められなかった。さらに
65℃95％RH高温高湿放置試験，高温動作試験，ソフトエ
ラー試験の各信頼性試験結果ともに、従来の大きなパッ
ケージに実装したものと比較して損色がないことがわか
った。
55℃〜150℃の耐温度サイクル（各30min.保持）試験を
実施した結果、1000サイクル後も金線断線やレジンクラ
ックの不良が認められなかった。さらに、65℃95％RHに
放置し198hr吸湿させたパッケージを、215℃のベーパー
リフロー炉に90S放置してレジンクラックの発生状況を
調べたが、クラックの発生が認められなかった。さらに
65℃95％RH高温高湿放置試験，高温動作試験，ソフトエ
ラー試験の各信頼性試験結果ともに、従来の大きなパッ
ケージに実装したものと比較して損色がないことがわか
った。
次に、本発明の第２の実施例を図面を用いて説明する。
第２の実施例は、基本的には、タブを有している点で第
１の実施例と相異する。
１の実施例と相異する。
第４図に示すごとく、パッケージ内部にむかうリード１
の先端をすべてチップの短辺側にむけて屈曲させ、中央
部にリード幅の２倍以下の幅をもつタブ２をタブフリリ
ード３で支持するフレームのパターンを設計した。フレ
ーム材質としては、鉄．ニッケル合金である42アロイフ
レームを選定した。
の先端をすべてチップの短辺側にむけて屈曲させ、中央
部にリード幅の２倍以下の幅をもつタブ２をタブフリリ
ード３で支持するフレームのパターンを設計した。フレ
ーム材質としては、鉄．ニッケル合金である42アロイフ
レームを選定した。
LSIチップ４のボンディングパッド部５はチップの短辺
側の２辺にすべて配置するとともに、チップの能動素子
領域に有機絶縁膜９を第１の実施例と同様に形成した。
このチップ４の表面に、軟質変性エポキシ系接着剤（油
化シェル（株）商品名エピコート807/エピロキュアナ）
（弾性率350kgf/mm2）をマルチマイクロシュリンジで塗
布し、チップ４とリード１との位置を精密に整合させた
後、リードフレームの上面からヒータブロックヘッドで
押圧し、タブ２の裏面とチップ４とを接着．硬化させ
た。所定の２次キュアを施こした後、ボンディングパッ
ド部５とリード１の先端部をボンディングワイヤ6,（金
線）にて相互結線し、球状の石英フィラー70vol％配合
されてなるシリコーン系エラストマーを分散した海島構
造のフェノール硬化型クレゾールノボラックエポキシ樹
脂７（日立化成製，試作品，線膨張係数1.2×10
-5℃-1）でトランスファーモールド法により成形した。
その後、通常のリード切断．曲げ工程を経て、タブフリ
リード３をパッケージの外端部で切断して、パッケージ
を得た。
側の２辺にすべて配置するとともに、チップの能動素子
領域に有機絶縁膜９を第１の実施例と同様に形成した。
このチップ４の表面に、軟質変性エポキシ系接着剤（油
化シェル（株）商品名エピコート807/エピロキュアナ）
（弾性率350kgf/mm2）をマルチマイクロシュリンジで塗
布し、チップ４とリード１との位置を精密に整合させた
後、リードフレームの上面からヒータブロックヘッドで
押圧し、タブ２の裏面とチップ４とを接着．硬化させ
た。所定の２次キュアを施こした後、ボンディングパッ
ド部５とリード１の先端部をボンディングワイヤ6,（金
線）にて相互結線し、球状の石英フィラー70vol％配合
されてなるシリコーン系エラストマーを分散した海島構
造のフェノール硬化型クレゾールノボラックエポキシ樹
脂７（日立化成製，試作品，線膨張係数1.2×10
-5℃-1）でトランスファーモールド法により成形した。
その後、通常のリード切断．曲げ工程を経て、タブフリ
リード３をパッケージの外端部で切断して、パッケージ
を得た。
半導体装置を透視した側面図を第５図に示す。チップ４
は有機絶縁膜９を介してリード１の下面にフェイスマッ
プの状態で搭載されており、ボンディングワイヤ６は有
機絶縁膜９上のリード１とパッド５と結線すべてチップ
の長手方向に沿っている。
は有機絶縁膜９を介してリード１の下面にフェイスマッ
プの状態で搭載されており、ボンディングワイヤ６は有
機絶縁膜９上のリード１とパッド５と結線すべてチップ
の長手方向に沿っている。
ボンディング部の詳細を第６図に示す。
チップ４にはAl膜のボンディングパッド５が形成され、
パッド部以外にはプラズマシリコンナイトライド（Ｐ−
SiN）の無機パッシベーション膜８が施されているもの
を用いた。チップの能動素子領域には、ポリビフェニル
イミド膜（宇部興産（株）製，ユーピレックスＳ商品
名）25μｍ膜厚のフィルムに軟質のシリコーン系接着剤
10（東レシリコーン（株）製，試作品，弾性率50kgf/mm
2）をラミネートしたものを用いた。第６図に示したよ
うに、有機絶縁膜９の上に配置されたリード先端とボン
ディングパッド部５とが、ボンディングワイヤ６で結線
されるので、チップの長手方向にレジンが流れ、ボンデ
ィングワイヤ６が変形して倒れても、隣接するワイヤや
チップ４のスクライブエリヤと接触しない。
パッド部以外にはプラズマシリコンナイトライド（Ｐ−
SiN）の無機パッシベーション膜８が施されているもの
を用いた。チップの能動素子領域には、ポリビフェニル
イミド膜（宇部興産（株）製，ユーピレックスＳ商品
名）25μｍ膜厚のフィルムに軟質のシリコーン系接着剤
10（東レシリコーン（株）製，試作品，弾性率50kgf/mm
2）をラミネートしたものを用いた。第６図に示したよ
うに、有機絶縁膜９の上に配置されたリード先端とボン
ディングパッド部５とが、ボンディングワイヤ６で結線
されるので、チップの長手方向にレジンが流れ、ボンデ
ィングワイヤ６が変形して倒れても、隣接するワイヤや
チップ４のスクライブエリヤと接触しない。
第６図に示したチップ４は以下のプロセスを経て得られ
た。すなわち、無機パッシベーション８のプロセスまで
経たウェーハー全面に、上記したポリビフェニルイミド
膜にシリコーン系接着剤を約10μｍ膜厚ラミネートした
ドライフィルムをロールコーターにより押圧し接着し
た。
た。すなわち、無機パッシベーション８のプロセスまで
経たウェーハー全面に、上記したポリビフェニルイミド
膜にシリコーン系接着剤を約10μｍ膜厚ラミネートした
ドライフィルムをロールコーターにより押圧し接着し
た。
ポリイミド用のネガレジストを塗布し、通常のUV露光．
現像工程をへて、ボンディングパッド部５およびスクラ
イブエリヤのみをヒドラジンでエッチングして露出さ
せ、レジスト除去およびダイシング工程をへて、個々の
チップ４を得た。
現像工程をへて、ボンディングパッド部５およびスクラ
イブエリヤのみをヒドラジンでエッチングして露出さ
せ、レジスト除去およびダイシング工程をへて、個々の
チップ４を得た。
上述した各プロセスを経て得たパッケージについて、−
55℃〜150℃の耐温度サイクル（各30min保持）試験を実
施した結果、1000サイクル後も金線断線やレジンクラッ
クの不良が認められなかった。さらに、65℃95％RHに放
置し198hr吸湿させたパッケージを、215℃のペーパーリ
フロー炉に90S放置してレジンクラックの発生状況を調
べたが、クラックの発生が認められなかった。さらに、
65℃95％RH高温高湿放置試験，高温動作試験、ソフトエ
ラー試験の各信頼性試験結果ともに従来の大きなパッケ
ージに実装したものと比較して、損色がないことがわか
った。第７図は、チップとタブとの接続部の詳細を示す
図である。タブの裏面と有機絶縁膜９とは、軟質の変性
エポキシ系あるいはシリコーン樹脂系液状熱硬化型接着
剤11で接着されている。
55℃〜150℃の耐温度サイクル（各30min保持）試験を実
施した結果、1000サイクル後も金線断線やレジンクラッ
クの不良が認められなかった。さらに、65℃95％RHに放
置し198hr吸湿させたパッケージを、215℃のペーパーリ
フロー炉に90S放置してレジンクラックの発生状況を調
べたが、クラックの発生が認められなかった。さらに、
65℃95％RH高温高湿放置試験，高温動作試験、ソフトエ
ラー試験の各信頼性試験結果ともに従来の大きなパッケ
ージに実装したものと比較して、損色がないことがわか
った。第７図は、チップとタブとの接続部の詳細を示す
図である。タブの裏面と有機絶縁膜９とは、軟質の変性
エポキシ系あるいはシリコーン樹脂系液状熱硬化型接着
剤11で接着されている。
本発明によれば、パッケージ内部のリードをチップ表面
の有機絶縁膜上に配置できるので、チップの長辺．短辺
にかかわらずチップ端とパッケージ端との距離を1mm以
下と短かく設計でき、大きなチップを小さなパッケージ
に収納できる効果がある。さらに、リードのパッケージ
内部の埋込み長さが長く、リード曲げ工程における機械
的ストレスの影響に対して強く、界面剥離に対する信頼
性が向上する効果がある。
の有機絶縁膜上に配置できるので、チップの長辺．短辺
にかかわらずチップ端とパッケージ端との距離を1mm以
下と短かく設計でき、大きなチップを小さなパッケージ
に収納できる効果がある。さらに、リードのパッケージ
内部の埋込み長さが長く、リード曲げ工程における機械
的ストレスの影響に対して強く、界面剥離に対する信頼
性が向上する効果がある。
第１図は本発明の第１の実施例に係る半導体装置を透視
したときの上面図、第２図は第１の実施例に係る半導体
装置を透視したときの側面図である。第３図は第１の実
施例に係る半導体装置におけるチップとリードとの接続
部の詳細を示す、ワイヤボンディング部の側面図、第４
図は、本発明の第２の実施例に係る半導体装置を透視し
たときの上面図、第５図は、第２の実施例に係る半導体
装置を透視したときの側面図、第６図は、第２の実施例
に係る半導体装置におけるチップとリードとの接続部の
詳細を示す、ワイヤボンディング部の側面図、第７図
は、第２の実施例に係る半導体装置におけるタブとチッ
プとの接続部の詳細を示す側面図である。 １……リード ２……タブ ３……タブフリリード ４……LSIチップ ５……ボンディングパッド ６……ボンディングワイヤ ７……モールドレジン ８……無機パッシベーション膜 ９……有機絶縁膜 10……接着剤
したときの上面図、第２図は第１の実施例に係る半導体
装置を透視したときの側面図である。第３図は第１の実
施例に係る半導体装置におけるチップとリードとの接続
部の詳細を示す、ワイヤボンディング部の側面図、第４
図は、本発明の第２の実施例に係る半導体装置を透視し
たときの上面図、第５図は、第２の実施例に係る半導体
装置を透視したときの側面図、第６図は、第２の実施例
に係る半導体装置におけるチップとリードとの接続部の
詳細を示す、ワイヤボンディング部の側面図、第７図
は、第２の実施例に係る半導体装置におけるタブとチッ
プとの接続部の詳細を示す側面図である。 １……リード ２……タブ ３……タブフリリード ４……LSIチップ ５……ボンディングパッド ６……ボンディングワイヤ ７……モールドレジン ８……無機パッシベーション膜 ９……有機絶縁膜 10……接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 邦彦 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 村上 元 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭61−218139（ＪＰ，Ａ)
Claims (2)
- 【請求項１】LSIチップのボンディングパッド部が該LSI
チップの短辺２辺側に配置され、 該LSIチップのボンディングパッド部以外の表面がポリ
ビフェニルイミド系のポリイミド樹脂の絶縁膜で被覆さ
れ、 該絶縁膜上にリード部がLSIチップの長辺側から短辺方
向に同一方向に配置され、 該リード部と該ボンディングパッド部とがワイヤボンデ
ィングされ、 該LSIチップの周囲をレジンで封止してなることを特徴
とする半導体装置。 - 【請求項２】ウェーハ表面上に絶縁膜を張り付ける工程
と、 ボンディングパッド部及びスクライブ領域をエッチング
して露出させる工程と、 該ウェーハをダイシングしてLSIチップ化する工程と、 該絶縁膜上にリードフレームを配置して押圧する工程
と、 該リードフレームとボンディングパッド部とをワイアボ
ンディングする工程と、 該LSIチップの周囲をレジンで封止する工程と、 該リードフレームの切断と曲げ工程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099701A JPH0724274B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099701A JPH0724274B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266842A JPS63266842A (ja) | 1988-11-02 |
| JPH0724274B2 true JPH0724274B2 (ja) | 1995-03-15 |
Family
ID=14254359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099701A Expired - Lifetime JPH0724274B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724274B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2796343B2 (ja) * | 1989-04-07 | 1998-09-10 | 株式会社日立製作所 | 半導体装置又は半導体集積回路装置及びその製造方法 |
| JPH0334335A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 樹脂封止型半導体装置 |
| JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
| US5313102A (en) * | 1989-12-22 | 1994-05-17 | Texas Instruments Incorporated | Integrated circuit device having a polyimide moisture barrier coating |
| FR2664097A1 (fr) * | 1990-06-28 | 1992-01-03 | Sgs Thomson Microelectronics | Boitier de circuit integre et son procede de fabrication. |
| KR100234824B1 (ko) * | 1991-03-20 | 1999-12-15 | 윌리엄 비. 켐플러 | 반도체 장치 |
| JP2009283663A (ja) * | 2008-05-22 | 2009-12-03 | Powertech Technology Inc | 半導体パッケージ及びリードフレーム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105721B2 (ja) * | 1985-03-25 | 1994-12-21 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体装置 |
-
1987
- 1987-04-24 JP JP62099701A patent/JPH0724274B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266842A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101031394B1 (ko) | 광 센서 패키지 | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0724274B2 (ja) | 半導体装置及びその製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH0777226B2 (ja) | 半導体装置およびその製造方法 | |
| JP3906233B2 (ja) | 半導体装置 | |
| JPH0345542B2 (ja) | ||
| JP2585738B2 (ja) | 半導体記憶装置 | |
| JPH0775253B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP3223449B2 (ja) | 半導体装置の製造方法 | |
| JP2911409B2 (ja) | 半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP3305308B2 (ja) | 半導体素子の製造方法 | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP3930949B2 (ja) | 半導体装置の製造方法 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム | |
| JP2002270749A (ja) | 半導体素子の製造方法 |