JP2009283663A - 半導体パッケージ及びリードフレーム - Google Patents

半導体パッケージ及びリードフレーム Download PDF

Info

Publication number
JP2009283663A
JP2009283663A JP2008134067A JP2008134067A JP2009283663A JP 2009283663 A JP2009283663 A JP 2009283663A JP 2008134067 A JP2008134067 A JP 2008134067A JP 2008134067 A JP2008134067 A JP 2008134067A JP 2009283663 A JP2009283663 A JP 2009283663A
Authority
JP
Japan
Prior art keywords
lead
finger
sealing body
tie bar
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008134067A
Other languages
English (en)
Inventor
Chin-Fa Wang
進發 王
Wan Jung Hsieh
宛融 謝
Yu-Mei Hsu
玉梅 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2008134067A priority Critical patent/JP2009283663A/ja
Publication of JP2009283663A publication Critical patent/JP2009283663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】チップ搭載力を増強し、チップの傾きや位置ズレ、ボンディングワイヤの断裂、リードの露出を避ける半導体パッケージを提供する。
【解決手段】第一フィンガー211、第二フィンガー221を有する第一リード210、第二リード220と、第一リード210と第二リード220との間に設置されるタイバー230と、第一リード210、第二リード220及びタイバー230の上に貼着され複数のボンディングパッド241を有するチップ240と、ボンディングパッド241群を第一フィンガー211、第二フィンガー221にそれぞれ接続する複数のボンディングワイヤ251、252と、第一リード210、第二リード220の一部、タイバー230、チップ240及びボンディングワイヤ251、252群を密封する封止体260とを備え、タイバー230は封止体260の側辺と連結する延伸部を有し、円弧状屈曲部を形成する。
【選択図】図3

Description

本発明は半導体装置に関し、特にリードフレームをベースに用いた半導体パッケージ及びそれに用いるリードフレームに関する。
半導体実装分野において印刷基板若しくは他の基板はチップ搭載体としてもはやリードフレームの代わりに応用されつつあるにもかかわらず、リードフレームをベースに用いた半導体パッケージは今もなお低コストと高耐用性の利点を持っている。例えば、COL(Chip-On-Lead)型半導体パッケージは、半導体チップをリードフレームの多数本のリード上に設置しワイヤボンディングで形成したボンディングワイヤを利用してチップとリードとの内部電気接続をし、そして、モールド樹脂でチップとボンディングワイヤを覆い、外部電気接続用とするリードを封止体の側辺に露出させる形態となる。今日のCOL型半導体パッケージは製品としてかなり成熟しているが、モールディング過程ではまだ幾つかの欠陥がある。
図1及び図2に示すように、従来のCOL型半導体パッケージ100は複数の第一リード110、複数の第二リード120、一つのチップ140、複数の第一ボンディングワイヤ151、複数の第二ボンディングワイヤ152及び一つの封止体160を備える。各第一リード110は一つの第一アウターリード部111を有し、各第二リード120は一つの第二アウターリード部121を有し、第一アウターリード部111群と第二アウターリード部121群とは外部と接合するため封止体160の両反対側辺を通過し外部へ伸びて折り曲げられている。第一リード110群と第二リード120群とはそれぞれ封止体160の両反対側辺から内部へ伸び、封止体160の内部において第一リード110群はチップ140の搭載用として第二リード120群より長さが長くなる。チップ140の背面を第一リード110群(即ち長リードである)の上に貼着し、ワイヤボンディングで形成した第一ボンディングワイヤ151群と第二ボンディングワイヤ152群とを利用してチップ140の主面上にある複数のボンディングパッド141を第一リード110群と第二リード120群とのフィンガーにそれぞれ電気接続している。封止体160はチップ140、第一ボンディングワイヤ151群、第二ボンディングワイヤ152群、第一リード110群の一部及び第二リード120群の一部を覆っている。
しかしながら、図1に示すように、半導体パッケージ100は一つのリードフレームの単一側辺に位置する第一リード110群のみを搭載に用い、かつ第一リード110群の長さも短くすることができないため、チップ140の搭載に十分な構造的な強度を確保することができない。そのため、封止体160形成時の樹脂注入過程において、モールド流れによる圧力作用に起因する傾きや位置ズレが容易に発生し、更に第一リード110群、チップ140または第一ボンディングワイヤ151群の露出によって半導体パッケージ製品に不具合が生じるおそれがある。
本発明の主な目的は、リードフレームをベースに用いた半導体パッケージを提供することである。この半導体パッケージは、両リードの間に設置した一つのタイバーを利用してチップ搭載力を増強するとともに、モールディング作業時にモールド流れによる圧力作用に起因して起きるチップの傾きや位置ズレ、ボンディングワイヤの断裂及びリード内端の露出などの問題を避けることができる。
本発明の別の目的は、タイバーに応力の伝達中止点を有し、封止体の側辺に沿いタイバーを仕上げる時に生じる引っ張り応力が直接ダイアタッチング領域内に伝達することによるタイバークラックの形成を避け、タイバーのクラックに沿う蒸気侵入に起因して起きるタイバー剥離現象を防止する半導体パッケージを提供することである。
本発明の別の目的は、チップの搭載力を増強可能で、かつリードの延在設置に影響しない半導体パッケージを提供することである。
本発明のさらに別の目的は、封止体の内部にあるタイバーの連結力を増強する半導体パッケージを提供することである。
本発明に係る半導体パッケージは、少なくとも一つの第一リード、少なくとも一つの第二リード、一つのタイバー、一つのチップ、複数のボンディングワイヤ及び一つの封止体を備える。第一リードと第二リードとはそれぞれ一つの第一フィンガーと一つの第二フィンガーとを有する。タイバーは第一リードと第二リードとの間に設置されている。チップは第一リード、第二リード及びタイバーに貼着されて、複数のボンディングパッドを有する。ボンディングワイヤ群を用いチップのボンディングパッド群を第一フィンガー群と第二フィンガー群とに接続する。封止体は第一フィンガーを有する第一リードの一部、第二フィンガーを有する第二リードの一部、タイバー、チップ及びボンディングワイヤ群を密封する。また、タイバーは一つの延伸部を有し、この延伸部は第一フィンガーと第二フィンガーとを越えて封止体の一つの側辺と連結し、更に一つの円弧状屈曲部を形成する。
上記半導体パッケージにおいて、封止体を円弧状屈曲部の内側の空所に十分充填してもよい。
上記半導体パッケージにおいて、円弧状屈曲部の幅は、第一フィンガーと第二フィンガーとの間に位置するタイバーの幅以上に設定されている。
上記半導体パッケージにおいて、封止体は一つの第一リード側と一つの第二リード側とを有してもよく、第一リード側と第二リード側とは略相互平行となって該側辺の両端に連結する。第一リードは更に第一リード側から伸び露出する一つの第一アウターリード部を有し、第二リードは更に第二リード側から伸び露出する一つの第二アウターリード部を有する。
上記半導体パッケージにおいて、第一リード、第二リード及びタイバーを同一平面上に配置してチップを平坦貼着することができ、円弧状屈曲部はその平面に突起している。
上記半導体パッケージにおいて、チップは一つの主面及び主面と反対する一つの背面を有し、ボンディングパッド群は主面に位置し、背面は第一リード、第二リード及びタイバーに貼着され、かつ第一フィンガー、第二フィンガー及び円弧状屈曲部を封止体の該側辺とチップとの間に位置させる。
上記半導体パッケージにおいて、第一フィンガーと第二フィンガーとはそれぞれ一つの自由端部を有し、両自由端部は封止体の該側辺に向かっているが、該側辺とは連結しない。
(一実施形態)
以下、本発明の一実施形態による半導体パッケージ及びリードフレームについて説明する。図3及び図4に示すように、半導体パッケージ200は、主に少なくとも一つの第一リード210、少なくとも一つの第二リード220、一つのタイバー230、一つのチップ240、複数のボンディングワイヤ251、252及び一つの封止体260を備える。半導体パッケージ200はCOL型パッケージである。
図5及び図6に示すように、第一リード210、第二リード220及びタイバー230は同一のリードフレームから出来たものであり、同様な金属材質を含み、一般に銅や鉄の金属で構成され、適当な厚み(約0.2mm)を有する。各第一リード210は一つの第一フィンガー211を有し、各第二リード220は一つの第二フィンガー221を有する。タイバー230は、第一リード210と第二リード220との間に設置され、チップ搭載力を増強する。ここで、図3に示すように、リードフレームのリード群のアウターリード部において封止体260の同一側に排列するのを第一リードと称し、その反対側に排列するのを第二リードと称する。本実施形態において、第一リード210と第二リード220とはそれぞれ複数本のリードを有し数量としては等しい。また、隣接する第一リード210群もしくは第二リード220群の長さは異なっている。第一リード210群の第一フィンガー211群と第二リード220群の第二フィンガー221群とを集合して一直線に並べることができる。よって、第一リード210群と第二リード220群とは吊り自由端部211A、221A(即ち、第一リード210群と第二リード220群とに互いに連結しない第一フィンガー211群および第二フィンガー221群の端部)を有する。図6及び図7に示すように、第一フィンガー211群の自由端部211Aと第二フィンガー221群の自由端部221Aとは封止体260の一つの側辺261に向かっているが、側辺261と連結しないのでフィンガー群が露出して汚染されたり電気短絡するのを防止できる。
他に、図5及び図6に示すように、タイバー230は一つの延伸部231を有し、この延伸部231は、第一フィンガー211と第二フィンガー221を越え封止体260の側辺261と連結し(図8参照)、一つの円弧状屈曲部232を形成している。よって、タイバー230は第一リード210群と第二リード220群とのチップ支持力を増強することができ、チップの搭載構造が補強され、第一リード210群と第二リード220群との上に設置されるチップ240は後続の製造過程において位置ズレや傾きの発生がないように改善される。
図3に示すように、第一リード210群、第二リード220群及びタイバー230の上に貼着したチップ240は複数のボンディングパッド241を有し、かつ一つの主面242及び主面242とは反対側に位置する一つの背面243を有し、ボンディングパッド241群と集積回路素子は主面242上に設置されている。本実施形態において、チップ240の背面243を第一リード210群、第二リード220群及びタイバー230の上に貼着し、かつ第一フィンガー211群、第二フィンガー221群及び円弧状屈曲部232を封止体260の側辺261とチップ240との間に位置させる(図4、図7及び図8参照)。また、良好なダイアタッチング平面を得るため、第一リード210群、第二リード220群及びタイバー230を同一平面上に配置しチップ240に平坦貼着している。なお、円弧状屈曲部232はその平面から突起しているが(図6参照)、第一フィンガー211群と第二フィンガー221群との配置スペースに影響することはない。
図3に示すように、第一ボンディングワイヤ251群はボンディングパッド241群と第一フィンガー211群とを接続し、かつ第二ボンディングワイヤ252群はボンディングパッド241群と第二フィンガー221群とを接続することにより、チップ240の電気信号、接地及び電源は封止体260の両反対側にある第一リード210群と第二リード220群に伝達することが可能となる。また、図3、図7及び図8に示すように、封止体260は第一フィンガー211を有する第一リード210群の一部、第二フィンガー221を有する第二リード220群の一部、タイバー230、チップ240、第一ボンディングワイヤ251群及び第二ボンディングワイヤ252群を密封する。本実施形態において、封止体260はトランスファモールディング方式で形成され、電気絶縁であって通常複合材料、例えば樹脂、シリコン充填物、硬化剤、顔料などを含む材料を用いて形成されている。
再び図3に示すように、本実施形態において、半導体パッケージ200は更にTSOP(Thin Small Outline Package)型パッケージであってもよい。この場合、封止体260は一つの第一リード側262と一つの第二リード側263とを有し、第一リード側262と第二リード側263とは略相互平行になって側辺261の両端に連結している。また、各第一リード210は更に第一リード210側から伸び露出する一つの第一アウターリード部212を有し、各第二リード220は更に第二リード220側から伸び露出する一つの第二アウターリード部222を有する。外部の印刷回路基板(図示せず)と接続するため、第一アウターリード部212と第二アウターリード部222をガルリード(gull lead)のようにもしくは他の形状、例えばI字状またはJ字状のように折り曲げてもよい。それにより、アウターリード部群は、封止体260の両反対側にあるリード210、220群とタイバー230と共にチップ240を搭載し、優れたチップ支持力を得ることができる。また、図5及び図6に示すように、第一リード210群と第二リード220群とはモールド流れを誘導する平面湾曲を有し、かつ封止体260の注入口を第一フィンガー211群、第二フィンガー221群及びタイバー230の円弧状屈曲部232から遠い一つの側辺(上述側辺261とは反対側の側辺)に設置することにより、封止時にリード群の上に設置したチップ240に位置ズレや傾きの発生がないよう徹底的に改善している。
図8に示すように、封止体260を更に円弧状屈曲部232の内側の空所に十分に充填することより、タイバー230を仕上げる時に起きる引っ張り応力の伝達中止点を形成している。本実施形態において、円弧状屈曲部232が封止体260に完全密封されて固定性に優れるタイバー230を得ることにより、脱落や揺れが容易に起きず、構造も一層強くなり、封止体260の内部にあるタイバー230の連結力を更に増強することができる。さらに、第一フィンガー211群及び/もしくは第二フィンガー221群の排列間隙の変化を低減することができる。一方、封止体260を形成した後、リードフレームに対する切り離し切断作業時において、第一工程でダムバーカット(dam bar cut)を行って隣接する第一リード210と第二リード220との間を横方向に連結するオーバーフローダム(図示せず)を除去する。次に、第二工程でリード長さカット(lead length cut)を行って隣接する第一リード210と第二リード220とを相互独立させる。第一工程でのダムバーカットもしくは第二工程でのリード長さカット時、タイバー230は押し切り工具10により切断される。円弧状屈曲部232は引っ張り応力を弾性吸収して応力伝達中止の効用があり、封止体260の側辺261に沿いタイバー230を仕上げる時に生じる引っ張り応力が直接チップ240の下方にあるダイアタッチング領域内に伝達することによりタイバークラックが形成されるのを避け、タイバー230のクラックに沿う蒸気侵入に起因して起きるタイバー230の剥離現象を防止している。
具体的に言えば、図6に示すように、応力に遭ったタイバー230が位置ズレや傾きを起こさないように比較的大きな引っ張り弾性を提供できるため、円弧状屈曲部232の幅(第一幅W1と称する)を第一フィンガー211と第二フィンガー221との間にあるタイバー230の幅(第二幅W2と称する)より小さくしなければよい。すなわち、W1は、W2以上に設定されている。また、円弧状屈曲部232は第一リード210と第二リード220とが設置される平面に突起して第一リード210と第二リード220との延伸配置に影響することがない。
上述したように本発明によれば、第一リード210と第二リード220との間に形成し、かつ封止体260に密封された円弧状屈曲部232を有するタイバー230を利用して、モールド樹脂の注入過程においてモールド流れの衝撃を受けるチップ240が傾いたり位置ズレすることを避けることができ、かつ引っ張り応力の伝達中止点が提供できるためタイバー230のクラックに沿う蒸気侵入に起因して起きるタイバー230の剥離現象を防止することができる。なお、引っ張り応力の伝達中止点の位置はフィンガーの配置スペースとワイヤボンディング作業に影響することがない。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定され、この保護範囲に基づき、本発明の思想の範囲に含まれる如何なる変更や修正も本発明の保護範囲に属する。
従来の半導体パッケージのアウターリードに沿った断面図である。 従来の半導体パッケージにおいてチップとリードとを示す平面図である。 本発明の一実施形態による半導体パッケージのアウターリードに沿った断面図である。 本発明の一実施形態による半導体パッケージにおいてチップとリードとを示す平面図である。 本発明の一実施形態による半導体パッケージに適用するリードフレームの一部を示す平面図である。 本発明の一実施形態による半導体パッケージに適用するリードフレームの一部を示す斜視図である。 本発明の一実施形態による半導体パッケージのインナーリードに沿った断面図である。 本発明の一実施形態による半導体パッケージのタイバーに沿った断面図である。
符号の説明
10:押し切り工具、W1:第一幅、W2:第二幅、200:半導体パッケージ、210:第一リード、211:第一フィンガー、211A:自由端部、212:第一アウターリード部、220:第二リード、221:第二フィンガー、221A:自由端部、222:第二アウターリード部、230:タイバー、231:延伸部、232:円弧状屈曲部、240:チップ、241:ボンディングパッド、242:主面、243:背面、251:第一ボンディングワイヤ、252:第二ボンディングワイヤ、260:封止体、261:側辺、262:第一リード側、263:第二リード側

Claims (13)

  1. 一つの第一フィンガーを有する少なくとも一つの第一リードと、
    一つの第二フィンガーを有する少なくとも一つの第二リードと、
    前記第一リードと前記第二リードとの間に設置される一つのタイバーと、
    前記第一リード、前記第二リード及び前記タイバーの上に貼着され、複数のボンディングパッドを有する一つのチップと、
    前記ボンディングパッド群を前記第一フィンガーと前記第二フィンガーとにそれぞれ接続する複数のボンディングワイヤと、
    前記第一フィンガーを有する前記第一リードの一部、前記第二フィンガーを有する前記第二リードの一部、前記タイバー、前記チップ及び前記ボンディングワイヤ群を密封する一つの封止体と、
    を備え、
    前記タイバーは一つの延伸部を有し、前記延伸部は前記第一フィンガーと前記第二フィンガーとを越えて前記封止体の一つの側辺と連結し、更に一つの円弧状屈曲部を形成していることを特徴とする半導体パッケージ。
  2. 前記封止体は、前記円弧状屈曲部の内側の空所に十分に充填されていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記円弧状屈曲部の幅は、前記第一フィンガーと前記第二フィンガーとの間に位置する前記タイバーの幅より小さくならないことを特徴とする請求項1に記載の半導体パッケージ。
  4. 前記封止体は、一つの第一リード側と一つの第二リード側とを有し、前記第一リード側と前記第二リード側とは略相互平行になって前記側辺の両端と連結し、前記第一リードは更に前記第一リード側から伸び露出する一つの第一アウターリード部を有し、前記第二リードは更に前記第二リード側から伸び露出する一つの第二アウターリード部を有することを特徴とする請求項1に記載の半導体パッケージ。
  5. 前記第一リード、前記第二リード及び前記タイバーは同一平面上に配置されチップに平坦貼着され、円弧状屈曲部はその平面に突起していることを特徴とする請求項1に記載の半導体パッケージ。
  6. 前記チップは、一つの主面及び前記主面とは反対側に位置する一つの背面を有し、前記ボンディングパッド群は前記主面に位置し、前記背面は前記第一リード、前記第二リード及び前記タイバーに貼着され、かつ前記第一フィンガー、前記第二フィンガー及び前記円弧状屈曲部を前記封止体の前記側辺と前記チップとの間に位置させることを特徴とする請求項1に記載の半導体パッケージ。
  7. 前記第一フィンガーと前記第二フィンガーとはそれぞれ一つの自由端部を有し、両前記自由端部は前記封止体の前記側辺に向かい、前記側辺と連結しないことを特徴とする請求項1に記載の半導体パッケージ。
  8. 一つの第一フィンガーを有する少なくとも一つの第一リードと、
    一つの第二フィンガーを有する少なくとも一つの第二リードと、
    前記第一リードと前記第二リードとの間に設置される一つのタイバーと、
    を備え、
    前記タイバーは一つの延伸部を有し、前記延伸部は前記第一フィンガーと前記第二フィンガーを越えて封止体の一つの側辺と連結し、更に一つの円弧状屈曲部を形成していることを特徴とするリードフレーム。
  9. 前記円弧状屈曲部の幅は、前記第一フィンガーと前記第二フィンガーとの間に位置する前記タイバーの幅以上であることを特徴とする請求項8に記載のリードフレーム。
  10. 前記封止体は一つの第一リード側と一つの第二リード側とを有し、前記第一リード側と前記第二リード側とは略相互平行になって前記側辺の両端と連結し、前記第一リードは更に前記第一リード側から伸び露出する一つの第一アウターリード部を有し、前記第二リードは更に前記第二リード側から伸び露出する一つの第二アウターリード部を有することを特徴とする請求項8に記載のリードフレーム。
  11. 前記第一リード、前記第二リード及び前記タイバーは、一つの共面ダイアタッチング領域を構成して、前記円弧状屈曲部は前記共面ダイアタッチング領域に突起していることを特徴とする請求項8に記載のリードフレーム。
  12. 前記第一フィンガー、前記第二フィンガー及び前記円弧状屈曲部は前記封止体の前記側辺に隣接して前記共面ダイアタッチング領域の外部に位置することを特徴とする請求項11に記載のリードフレーム。
  13. 前記第一フィンガーと前記第二フィンガーとはそれぞれ一つの自由端部を有し、両前記自由端部は前記封止体の前記側辺に向かい、前記側辺と連結しないことを特徴とする請求項8に記載のリードフレーム。
JP2008134067A 2008-05-22 2008-05-22 半導体パッケージ及びリードフレーム Pending JP2009283663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008134067A JP2009283663A (ja) 2008-05-22 2008-05-22 半導体パッケージ及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134067A JP2009283663A (ja) 2008-05-22 2008-05-22 半導体パッケージ及びリードフレーム

Publications (1)

Publication Number Publication Date
JP2009283663A true JP2009283663A (ja) 2009-12-03

Family

ID=41453817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134067A Pending JP2009283663A (ja) 2008-05-22 2008-05-22 半導体パッケージ及びリードフレーム

Country Status (1)

Country Link
JP (1) JP2009283663A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911067A (ja) * 1972-05-26 1974-01-31
JPS6112095A (ja) * 1984-06-27 1986-01-20 日本電気株式会社 混成集積回路装置
JPS63165846A (ja) * 1986-12-27 1988-07-09 Terumo Corp レジスト材料の露光方法
JPS63266842A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体装置及びその製造方法
JPH01129849A (ja) * 1987-11-16 1989-05-23 Toray Ind Inc 人工血管の製造方法
JPH01132149A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 樹脂封止型半導体装置
JPH03228358A (ja) * 1990-02-02 1991-10-09 Hitachi Ltd 樹脂封止型半導体装置
JPH07297344A (ja) * 1994-04-25 1995-11-10 Toshiba Corp リードフレーム
JPH08227966A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911067A (ja) * 1972-05-26 1974-01-31
JPS6112095A (ja) * 1984-06-27 1986-01-20 日本電気株式会社 混成集積回路装置
JPS63165846A (ja) * 1986-12-27 1988-07-09 Terumo Corp レジスト材料の露光方法
JPS63266842A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体装置及びその製造方法
JPH01129849A (ja) * 1987-11-16 1989-05-23 Toray Ind Inc 人工血管の製造方法
JPH01132149A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 樹脂封止型半導体装置
JPH03228358A (ja) * 1990-02-02 1991-10-09 Hitachi Ltd 樹脂封止型半導体装置
JPH07297344A (ja) * 1994-04-25 1995-11-10 Toshiba Corp リードフレーム
JPH08227966A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
JP5214911B2 (ja) モールドパッケージの製造方法
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
JP2010186831A (ja) 半導体装置
JP5034670B2 (ja) モールドパッケージ
JP2008016469A (ja) 半導体装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
US20130049180A1 (en) Qfn device and lead frame therefor
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
US20050139972A1 (en) System and method for improving solder joint reliability in an integrated circuit package
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2009283663A (ja) 半導体パッケージ及びリードフレーム
JP5117691B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JP2008294132A (ja) モールドパッケージおよびその製造方法
JP2009123873A (ja) 発光ダイオード封止構造およびその製造方法
US9299645B2 (en) Semiconductor device having lead frame with notched inner leads
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2008311390A (ja) 半導体装置
KR101209471B1 (ko) 더블 다운셋 리드프레임
JP2007294637A (ja) 半導体装置の製造方法
JP3798303B2 (ja) 半導体装置及びその製造方法
JPH02202042A (ja) 樹脂封止型半導体装置
KR200141125Y1 (ko) 리드프레임의 구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018