JP2010186831A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010186831A
JP2010186831A JP2009028942A JP2009028942A JP2010186831A JP 2010186831 A JP2010186831 A JP 2010186831A JP 2009028942 A JP2009028942 A JP 2009028942A JP 2009028942 A JP2009028942 A JP 2009028942A JP 2010186831 A JP2010186831 A JP 2010186831A
Authority
JP
Japan
Prior art keywords
bus bar
disposed
semiconductor device
lead
bed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009028942A
Other languages
English (en)
Other versions
JP5404083B2 (ja
Inventor
Taku Tsumori
拓 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009028942A priority Critical patent/JP5404083B2/ja
Priority to KR1020100005598A priority patent/KR101121842B1/ko
Priority to TW099102262A priority patent/TWI427749B/zh
Priority to US12/700,144 priority patent/US8288858B2/en
Priority to CN2010101160989A priority patent/CN101800211B/zh
Publication of JP2010186831A publication Critical patent/JP2010186831A/ja
Application granted granted Critical
Publication of JP5404083B2 publication Critical patent/JP5404083B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】樹脂封止体の成形の際のワイヤの変形や損傷が防止された半導体装置を提供する。
【解決手段】この半導体装置は、半導体チップが搭載されたベッド部と外周部に配置されたリード群との間に、第１のバスバーと第２のバスバーがそれぞれ配設され、第２のバスバーが配置されていない領域に、整流バスバーが配設されたフレームを有する。整流バスバーにはワイヤボンディングがなされない。整流バスバーとして、少なくとも一端がリードまたは吊りピンに連結された第３のバスバー、および／または第１のバスバーをリードが配置された外周方向に延出して成る第４のバスバーが配設される。
【選択図】図２

Description

本発明は、半導体装置に係り、特にリードフレームタイプの半導体装置に関する。
従来から、ＬＳＩの高機能化による信号の増加に対応するため、ＱＦＰ（Quad Flat Package）タイプの半導体装置が開発されている。ＱＦＰタイプの半導体装置では、リードフレームのインナーリードと半導体チップの電極とが１対１に対応してワイヤボンディングされているため、半導体チップからパッケージ外部に引き出せる端子数は、インナーリードの数、すなわちパッケージの外部端子（ピン）の数にほぼ等しくなっていた。そのため、電源用の電極やグランド用の電極を数多く必要とする半導体チップを搭載した半導体装置では、外部端子数を増やすことで半導体チップの電極数の増大に対応しているが、パッケージサイズの拡大に繋がるという問題があった。
また、半導体チップの電極にワイヤボンディングされた共通リード（第１共通リード）をチップ搭載部の周りに配設するとともに、両端に支持リードを有しワイヤボンディングがなされた第２共通リードを配置し、樹脂封止を行なった構造のＱＦＰが提案されている（例えば、特許文献１参照）。
しかしながら、このような構造の半導体装置においては、樹脂封止体の成形（モールド）工程で、共通リードの配置の不均一によるワイヤ（ボンディングワイヤ）の変形や損傷が生じやすかった。また、リードの配置が最適になされていないため、インダクタンスを低減することが難しいという問題があった。
特開２００７−１８００７７公報
本発明は、このような問題を解決するためになされたものであり、樹脂封止体の成形の際のワイヤの変形や損傷が防止された半導体装置を提供することを目的としている。また、半導体チップの電極数の増大に対応することができ、装置サイズが小型化され、かつインダクタンスが低減された半導体装置を提供することを目的としている。
本発明の半導体装置は、複数の電極を有する半導体チップと、前記半導体チップを搭載するベッド部と、前記ベッド部の周囲に配置された複数のリードと、前記ベッド部に連結された吊りピンと、外部端子と接続された第１のバスバーと、端部が前記リードの少なくとも１本に連結され、前記リードと前記第１のバスバーとの間に配設された第２のバスバーと、前記ベッド部の周囲の前記第２のバスバーが配設されていない領域に配設された整流バスバーと、前記半導体チップの複数の電極と、前記複数のリード、前記第１のバスバーおよび前記第２のバスバーをそれぞれ電気的に接続する複数のワイヤと、前記半導体チップと前記ベッド部と前記第１のバスバーと前記第２のバスバーと前記整流バスバー、および前記ワイヤを封止する樹脂封止体とを備えることを特徴とする。
本発明によれば、封止用樹脂の成形工程でのワイヤの変形や損傷が生じにくいので、ワイヤ同士の干渉を抑制することができる。また、外部との接続端子数を増やすことなく半導体チップの電極数の増大に対応することができ、装置サイズを小型に抑えることができる。
本発明に係る半導体装置の第１の実施形態の構造を示す縦断面図である。 第１の実施形態の半導体装置に用いられるフレームの形状を示す平面図である。 第１の実施形態の半導体装置のフレームにおいて、第３のバスバーの別の形状を示す部分平面図である。 第１の実施形態の半導体装置のフレームにおいて、第４のバスバーの別の形状を示す部分平面図である。 第１の実施形態の半導体装置において、半導体チップを搭載しワイヤボンディングを行なった状態を示す部分平面図である。 第２の実施形態の半導体装置において、半導体チップを搭載しワイヤボンディングを行なった状態を示す部分平面図である。 第３の実施形態の半導体装置において、半導体チップを搭載しワイヤボンディングを行なった状態を示す部分平面図である。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は、本発明に係る半導体装置の第１の実施形態を示す縦断面図であり、図２は、第１の実施形態の半導体装置に用いられるフレーム（リードフレーム）の形状を示す平面図である。なお、第１の実施形態の半導体装置として、ＱＦＰを例に挙げて説明するが、本発明の半導体装置はＱＦＰに限定されるものではない。
第１の実施形態の半導体装置（ＱＦＰ）１０は、以下に示す形状を有するフレーム（リードフレーム）１と、このフレーム１のベッド部（ステージ部）１１に搭載された半導体チップ２と、この半導体チップ２の電極２ａとフレーム１の各部とを電気的に接続するワイヤ３、およびフレーム１の各部と半導体チップ２およびワイヤ３を封止する樹脂封止体４をそれぞれ備えている。
フレーム１は、半導体チップ２の主面より若干大きい矩形のベッド部１１と、このベッド部１１の４隅にそれぞれ連結された４本の吊りピン１２と、ベッド部１１の４辺の外周にスリット５を介してそれぞれ隣接して設けられた第１のバスバー１３と、ベッド部１１の４辺において、第１のバスバー１３の外側に配置された複数本のリード１４（リード群）と、ベッド部１１の少なくとも１辺（例えば３辺）において、前記リード群と第１のバスバー１３との間に配置された第２のバスバー１５をそれぞれ有している。また、このフレーム１は、ベッド部１１の周囲の第２のバスバー１５が配置されていない領域に、整流バスバーを有している。整流バスバーは、成形工程での封止用樹脂の流れを整える機能を有するバスバーであり、後述する第３のバスバー１６と第４のバスバー１７が含まれる。
整流バスバーである第３のバスバー１６と第４のバスバー１７は、第２のバスバー１５が配置されていない領域の幅（長さ）が０．８ｍｍ以上のとき、その領域に配設することができる。すなわち、ベッド部１１の周囲の同じ辺側に２つ以上の第２のバスバー１５が配置されている場合でも、第２のバスバー１５の間に０．８ｍｍ以上の隙間がある場合には、その隙間領域に第３のバスバー１６または第４のバスバー１７を配設することができる。
吊りピン１２は、半導体チップ２の搭載部であるベッド部１１を吊り上げ支持する部材である。吊りピン１２には近傍のリードが結合され、吊りピン１２と連結された第１のバスバー１３に電位が供給されるようになっている。なお、近傍のリードとの結合部は図示を省略する。
複数本のリード１４から成るリード群は、樹脂封止体４の側周部から突出して配置される。これらのリード１４は、樹脂封止体４に埋め込まれたインナーリード部１４１と、樹脂封止体４から露出し外部への接続端子として機能するアウターリード部１４２とから構成される。
第１のバスバー１３は、例えばベッド部１１と同じ高さで配置されており、両端がそれぞれ吊りピン１２に連結されている。吊りピン１２には、近傍のリードが結合されているので、そのリードを介して第１のバスバー１３に電位が供給される。第１のバスバー１３にはグランド電位が供給されることが好ましい。なお、第１のバスバー１３は、ベッド部１１の４辺にそれぞれ配設されていることが好ましいが、少なくとも１辺に配設されていればよい。
第１のバスバー１３とベッド部１１とを離隔するスリット５は、ベッド部１１に半導体チップ２を接合する接着剤（ダイボンディング材）６の流動によるワイヤ３の接合不良を防止する働きをする。すなわち、第１のバスバー１３とベッド部１１との間にスリット５が形成されているので、接着剤６がベッド部１１の外側に流出しても、第１のバスバー１３に付着することがない。したがって、接着剤６の付着に起因する第１のバスバー１３へのワイヤボンディングの不良が防止される。また、樹脂同士の食い付きがよくなるため、第１のバスバー１３に対する樹脂の密着性が向上し、樹脂封止体４が剥離しにくくなる。
スリット５の長さ方向（ベッド部１１の外周に沿った方向）の中央部には、ベッド部１１と第１のバスバー１３とを連結するタイバー５ａを設けられている。このタイバー５ａは、第１のバスバー１３にワイヤ３を接続する際の、第１のバスバー１３の動きを抑える働きをする。そのため、第１のバスバー１３のずれや捩れが防止され、ワイヤ３の接続不良が防止される。
第２のバスバー１５は、ベッド部１１の同じ辺側に配置されたリード１４群と第１のバスバー１３との間に配置され、端部が前記リード１４群のうちの少なくとも１本に結合（例えば、両端部が吊りピン１２に隣接するリード１４と中央部に配置されたリード１４にそれぞれ結合）されている。第２のバスバー１５には電源電位を供給することが好ましい。
第２のバスバー１５は、ベッド部１１の周囲の少なくとも１辺に配置することができ、同じ辺側には１つあるいは２つ以上の第２のバスバー１５を配置することができる。また、２つの第２のバスバー１５を、ベッド部１１の同じ辺側で複数のリード１４ｂを間に挟んで配置することができる。そして、このような配置では、第２のバスバー１５間に挟まれたリード１４ｂのうちの少なくとも１本にグランド電位を接続することが好ましい。このように、電源電位が供給される２つの第２のバスバー１５の間にグランド電位のリード１４ｂを配置することで、第２のバスバー１５のインダクタンスを低減することができる。
さらに、２つの第２のバスバー１５の間に複数本（例えば３本）のリード１４ｂが挟み込まれたリード配置では、間に配置された複数本のリード１４ｂのうちの少なくとも第２のバスバー１５に隣接するリードをグランド電位にすることで、第２のバスバー１５のインダクタンスを低減することができる。
第１の実施形態において、整流バスバーの一つである第３のバスバー１６は、第２のバスバー１５が配置されていないベッド部１１の辺全体に、例えば第２のバスバー１５と同じ高さで配置されており、両端が、辺領域の両端部に配置された２本のリード１４にそれぞれ結合されている。この第３のバスバー１６は、第２のバスバー１５のダミーとして、成形工程での封止用樹脂の流れを整えるために配置されるバスバーである。そのため、第３のバスバー１６には後述するワイヤボンディングがなされず、電位が供給されない。
第２のバスバー１５が配置されていないベッド部１１の辺全体に配設される第３のバスバー１６は、図３に示すように、両端が吊りピン１２に連結され、吊りピン１２を支持体として形成されたものでもよい。
このような第３のバスバー１６を配設することにより、樹脂封止体４の成形工程での封止用樹脂の流れが整えられるので、ワイヤ３の変形や損傷が防止される。すなわち、第２のバスバー１５が配置されていない領域に第３のバスバー１６を配設することにより、ベッド部１１の周囲のフレーム１のパターン（形状）が均等化されるので、成形工程での封止用樹脂の流れがベッド部１１の周囲の各部で均等になるように整えられる。そのため、ワイヤ３が樹脂流動の不均一等により変形や損傷を受けることがなくなる。
第４のバスバー１７は、第１のバスバー１３を例えば同じ高さでリード１４側（外周側）に延出して形成され、第２のバスバー１５が配置されていない領域に配設されている。この第４のバスバー１７は、第２のバスバー１５が配置されていない領域がベッド部１１の辺の一部である場合に、配設することができるだけでなく、ベッド部１１の辺全体が第２のバスバー１５が配置されていない領域である場合でも、その辺全体の領域に第４のバスバー１７を配設することができる。また、図４に示すように、ベッド部１１の周囲の同じ辺側に２つの第２のバスバー１５が配置されている場合でも、第２のバスバー１５の間に所定の大きさ（０．８ｍｍ）以上の隙間がある場合には、その隙間領域に第４のバスバー１７を配設することができる。この第４のバスバー１７も、第２のバスバー１５のダミーとして、成形工程での封止用樹脂の流れを整えるために配置されるバスバーであり、第４のバスバー１７にはワイヤの接続はなされない。
このような第４のバスバー１７を配設することにより、樹脂封止体４の成形工程での封止用樹脂の流れが整えられるので、ワイヤ３の変形や損傷が防止される。すなわち、第２のバスバー１５が配置されていない領域に第４のバスバー１７を配設することにより、ベッド部１１の周囲のフレーム１のパターン（形状）が均等化されるので、成形工程での封止用樹脂の流れがベッド部１１の周囲の各部で均等になるように整えられる。そのため、ワイヤ３が樹脂流動の不均一等により変形や損傷を受けることがなくなる。
第１の実施形態の半導体装置１０においては、このような形状および構造を有するフレーム１のベッド部１１に、複数の電極（パッド）２ａを有する半導体チップ２が搭載されている。この半導体チップ２はフレーム１のベッド部１１にダイボンディング材などの接着剤６により接着されている。なお、２個以上の半導体チップ２（例えば、演算処理機能を有する半導体チップとメモリ機能を有する半導体チップ）を重ねて搭載してもよい。また、２個以上の半導体チップ２をベッド部１１に並べて配置することもできる。
図５に示すように、半導体チップ２の多数の電極２ａのうちの所定の電極とフレーム１の複数本のリード１４とは、それぞれ第１のボンディングワイヤ３１により電気的に接続されている。また、半導体チップ２のグランド用の電極２ａの一部は、グランド電位が供給される第１のバスバー１３にそれぞれ第２のボンディングワイヤ３２を介して電気的に接続されており、電源用の電極２ａの一部は、電源電位が供給される第２のバスバー１５にそれぞれ第３のボンディングワイヤ３３を介して電気的に接続されている。これら第１、第２、および第３のボンディングワイヤ３１，３２，３３としては、金線やその他の導電性金属線が使用される。
フレーム１の各部と半導体チップ２、および前記第１、第２、および第３のボンディングワイヤ３１，３２，３３は、樹脂封止体４により封止されている。樹脂封止体４は、熱硬化性のエポキシ樹脂などから構成されている。
次に、このように構成される第１の実施形態の半導体装置（ＱＦＰ）１０を製造する方法について説明する。まず、図２に示す形状を有するフレーム１を準備する。このフレーム１は、矩形のベッド部１１と、このベッド部１１の４隅にそれぞれ連結された４本の吊りピン１２と、ベッド部１１の４辺の外周にスリット５を介してそれぞれ隣接して設けられた第１のバスバー１３と、ベッド部１１の４辺において、第１のバスバー１３の周囲に配置された複数本のリード１４（リード群）と、ベッド部１１の３辺において、リード１４群と第１のバスバー１３との間に配置された第２のバスバー１５と、ベッド部１１の周囲の第２のバスバー１５が配置されていない辺全体に配設された第３のバスバー１６と、第２のバスバー１５が辺全体の一部に配設された辺において、第２のバスバー１５が配置されていない領域に配設された第４のバスバー１７をそれぞれ有している。
また、主面（半導体素子形成面）に複数の電極２ａが形成された半導体チップ２を準備する。
次いで、フレーム１のベッド部１１に半導体チップ２をダイボンディング材などの接着剤６を介して接着する。
次いで、ワイヤボンディングを行なう。すなわち、半導体チップ２の複数の電極２ａと複数のリード１４（インナーリード部１４１）とを、それぞれ第１のボンディングワイヤ３１により接続する。さらに、半導体チップ２の所定のグランド用電極２ａを、グランド電位が供給される第１のバスバー１３に第２のボンディングワイヤ３２により接続し、所定の電源用電極２ａを電源電位が供給される第２のバスバー１５に第３のボンディングワイヤ３３により接続する。
次に、半導体チップ２と、電極２ａとリード１４や第１のバスバー１３、第２のバスバー１５とのワイヤボンディング部を、熱硬化性のエポキシ樹脂等を金型を用いてモールドするなどの方法により封止し、樹脂封止体４を形成する。最後に、樹脂封止体４の外周面から突出したリード１４を、切断してガルウィング状に成形し、製造工程を終了する。
このように構成される第１の実施形態の半導体装置（ＱＦＰ）１０においては、半導体チップ２が搭載されたベッド部１１と外周部に配置されたリード１４群との間に、第１のバスバー１３と第２のバスバー１５がそれぞれ配設されるとともに、ベッド部１１の周囲の第２のバスバー１５が配置されていない領域に、成形工程での封止用樹脂の流れを整える整流バスバーである第３のバスバー１６と第４のバスバー１７が配設されているので、樹脂封止体４を成形する際のワイヤ３の変形や損傷を防止することができ、ワイヤ同士の干渉を抑制することができる。
具体的には、樹脂封止体４を成形（モールド）する際のワイヤ流れ率（ワイヤ長さ３ｍｍ）を比較すると、整流バスバーがないフレームを有する半導体装置のワイヤ流れ率が６．５％であるのに対して、フレームに整流バスバー（第３のバスバー１６と第４のバスバー１７）が配設された第１の実施形態の半導体装置のワイヤ流れ率は３．４％であった。整流バスバーを配置することにより、樹脂封止体の成形工程でのワイヤの変形（流れ）が大幅に抑えられ、ワイヤ３の変形や損傷が抑制されることが確かめられた。
また、第１の実施形態の半導体装置（ＱＦＰ）１０においては、第１のバスバー１３と第２のバスバー１５に、半導体チップ２の複数の電極２ａがワイヤ３（第２のボンディングワイヤ３２および第３のボンディングワイヤ３３）によりそれぞれ接続されており、第１および第２のバスバー１３，１５に多数のワイヤ３をボンディングすることができるので、外部端子であるリード１４の本数を増やすことなく、半導体チップ２の電極数の増大に対応して十分な電位を供給することができる。したがって、装置サイズを小型に抑えることができる。
なお、第１の実施形態では、第３のバスバー１６と第４のバスバー１７の両方を備えている例について記載したが、第３のバスバー１６と第４のバスバー１７のどちらか一方を配置するだけでも、十分に効果を上げることができる。また、第３のバスバー１７は、第２のバスバー１５が配置されていないベッド部１１の辺全体に配設することができるだけでなく、辺の一部に配設することもできる。第３のバスバー１７を、ベッド部１１の辺の一部に配設した実施形態を、図６および図７に示す。
図６および図７に示す第２および第３の実施形態においては、いずれも、フレーム１の第２のバスバー１５がベッド部１１の辺の一部に配置されており、第２のバスバー１５が配置されていない辺の一部の領域に、第３のバスバー１６が配設されている。そして、図６に示す第２の実施形態の半導体装置では、第３のバスバー１６の両端が、第２のバスバー１５が配置されていない領域に配置された２本のリード１４にそれぞれ結合されている。また、図７に示す第３の実施形態の半導体装置では、第３のバスバー１６の一方の端部のみが、第２のバスバー１５が配置されていない領域に配置された１本のリード１４に結合されており、もう一方の端部は、リード１４あるいは吊りピン１２に結合されることがなく、閉塞されている。第３のバスバー１６には、ワイヤボンディングがなされないため、片側端部のみがリード１４に連結・支持された構造でも、強度的な問題が生じることがない。なお、図６および図７において、図５と同一の部分には同一の符号を付して説明を省略する。
第２および第３の実施形態の半導体装置においても、樹脂封止体を成形する際のワイヤの変形や損傷を防止することができ、ワイヤ同士の干渉を抑制することができる。
１…フレーム、２…半導体チップ、３…ワイヤ、４…樹脂封止体、５…スリット、６…接着剤、１０…半導体装置、１１…ベッド部、１２…吊りピン、１３…第１のバスバー、１４…リード、１５…第２のバスバー、１６…第３のバスバー、１７…第４のバスバー。

Claims (5)

  1. 複数の電極を有する半導体チップと、
    前記半導体チップを搭載するベッド部と、
    前記ベッド部の周囲に配置された複数のリードと、
    前記ベッド部に連結された吊りピンと、
    外部端子と接続された第１のバスバーと、
    端部が前記リードの少なくとも１本に連結され、前記リードと前記第１のバスバーとの間に配設された第２のバスバーと、
    前記ベッド部の周囲の前記第２のバスバーが配設されていない領域に配設された整流バスバーと、
    前記半導体チップの複数の電極と、前記複数のリード、前記第１のバスバーおよび前記第２のバスバーをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップと前記ベッド部と前記第１のバスバーと前記第２のバスバーと前記整流バスバー、および前記ワイヤを封止する樹脂封止体と
    を備えることを特徴とする半導体装置。
  2. 前記整流バスバーは、少なくとも一方の端部が前記リードまたは前記吊りピンに連結された第３のバスバーであることを特徴とする請求項１記載の半導体装置。
  3. 前記整流バスバーは、前記第１のバスバーを前記リードが配置された外周方向に延出して成る第４のバスバーであることを特徴とする請求項１記載の半導体装置。
  4. 前記整流バスバーとして、少なくとも一方の端部が前記リードまたは前記吊りピンに連結された第３のバスバーと、前記第１のバスバーを前記リードが配置された外周方向に延出して成る第４のバスバーをそれぞれ有することを特徴とする請求項１記載の半導体装置。
  5. 前記ベッド部の周囲に２つ以上の前記第２のバスバーが配設されるとともに、これらの第２のバスバーの間に１本あるいは複数本の前記リードが配置されており、かつこのリードのうちの少なくとも１本がグランド電位に保持されることを特徴とする請求項１乃至４のいずれか１項記載の半導体装置。
JP2009028942A 2009-02-10 2009-02-10 半導体装置 Expired - Fee Related JP5404083B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009028942A JP5404083B2 (ja) 2009-02-10 2009-02-10 半導体装置
KR1020100005598A KR101121842B1 (ko) 2009-02-10 2010-01-21 반도체 장치
TW099102262A TWI427749B (zh) 2009-02-10 2010-01-27 Semiconductor device
US12/700,144 US8288858B2 (en) 2009-02-10 2010-02-04 Semiconductor device
CN2010101160989A CN101800211B (zh) 2009-02-10 2010-02-09 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028942A JP5404083B2 (ja) 2009-02-10 2009-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2010186831A true JP2010186831A (ja) 2010-08-26
JP5404083B2 JP5404083B2 (ja) 2014-01-29

Family

ID=42539743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028942A Expired - Fee Related JP5404083B2 (ja) 2009-02-10 2009-02-10 半導体装置

Country Status (5)

Country Link
US (1) US8288858B2 (ja)
JP (1) JP5404083B2 (ja)
KR (1) KR101121842B1 (ja)
CN (1) CN101800211B (ja)
TW (1) TWI427749B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203879A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
US20110012240A1 (en) * 2009-07-15 2011-01-20 Chenglin Liu Multi-Connect Lead
CN102157485B (zh) * 2011-03-23 2012-10-03 南通富士通微电子股份有限公司 一种半导体封装框架
CN102522391B (zh) * 2011-12-31 2014-11-05 天水华天科技股份有限公司 一种具有接地环的e/LQFP堆叠封装件及其生产方法
TWI621221B (zh) * 2013-11-15 2018-04-11 矽品精密工業股份有限公司 半導體封裝件及導線架
CN104103620B (zh) * 2014-07-29 2017-02-15 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN112435979B (zh) * 2020-09-30 2022-07-12 日月光半导体制造股份有限公司 引线单元及引线框架

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244149A (ja) * 1990-02-21 1991-10-30 Mitsubishi Electric Corp リードフレーム
JPH0468557A (ja) * 1990-07-10 1992-03-04 Hitachi Ltd 半導体装置及びそのモールド用金型
JPH05243474A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体装置
JPH06252328A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp 半導体素子搭載用のリードフレーム
JPH0722560A (ja) * 1993-07-01 1995-01-24 Nec Corp 半導体装置用リードフレーム
JPH07307428A (ja) * 1994-05-11 1995-11-21 Toppan Printing Co Ltd リードフレーム
JPH0817991A (ja) * 1994-07-04 1996-01-19 Sumitomo Bakelite Co Ltd 集積回路部品
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路
JP2002289758A (ja) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd 半導体装置
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
KR200272827Y1 (ko) * 1997-06-28 2002-09-17 주식회사 하이닉스반도체 리드프레임
US6545347B2 (en) 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
JP4392482B2 (ja) * 2003-09-29 2010-01-06 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US7816186B2 (en) 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
KR100950378B1 (ko) * 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244149A (ja) * 1990-02-21 1991-10-30 Mitsubishi Electric Corp リードフレーム
JPH0468557A (ja) * 1990-07-10 1992-03-04 Hitachi Ltd 半導体装置及びそのモールド用金型
JPH05243474A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体装置
JPH06252328A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp 半導体素子搭載用のリードフレーム
JPH0722560A (ja) * 1993-07-01 1995-01-24 Nec Corp 半導体装置用リードフレーム
JPH07307428A (ja) * 1994-05-11 1995-11-21 Toppan Printing Co Ltd リードフレーム
JPH0817991A (ja) * 1994-07-04 1996-01-19 Sumitomo Bakelite Co Ltd 集積回路部品
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路
JP2002289758A (ja) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd 半導体装置
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203879A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR101121842B1 (ko) 2012-03-21
CN101800211B (zh) 2012-07-18
CN101800211A (zh) 2010-08-11
TW201036130A (en) 2010-10-01
JP5404083B2 (ja) 2014-01-29
US8288858B2 (en) 2012-10-16
KR20100091892A (ko) 2010-08-19
TWI427749B (zh) 2014-02-21
US20100200980A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5404083B2 (ja) 半導体装置
CN109390310B (zh) 图案化的引线框架
JP3812447B2 (ja) 樹脂封止形半導体装置
JP5155644B2 (ja) 半導体装置
JP6164895B2 (ja) 半導体装置の製造方法
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
US6774464B2 (en) Semiconductor device and method of manufacturing the same
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
JP5767294B2 (ja) 半導体装置
US11152288B2 (en) Lead frames for semiconductor packages
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP2983620B2 (ja) 半導体装置及びその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP2007134585A5 (ja)
JP5420737B2 (ja) 半導体装置の製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
KR20000011664A (ko) 반도체장치및그제조방법
JP2005085829A (ja) 半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JP2010278308A (ja) 半導体装置およびその製造方法
JP2007251202A (ja) 半導体装置の製造方法
KR20030041530A (ko) 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JP2004087863A (ja) 半導体装置およびその製造方法
KR20070080736A (ko) 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R151 Written notification of patent or utility model registration

Ref document number: 5404083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees