JP3812447B2 - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置 Download PDF

Info

Publication number
JP3812447B2
JP3812447B2 JP2002017951A JP2002017951A JP3812447B2 JP 3812447 B2 JP3812447 B2 JP 3812447B2 JP 2002017951 A JP2002017951 A JP 2002017951A JP 2002017951 A JP2002017951 A JP 2002017951A JP 3812447 B2 JP3812447 B2 JP 3812447B2
Authority
JP
Japan
Prior art keywords
lead
resin
leads
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002017951A
Other languages
English (en)
Other versions
JP2003218309A (ja
JP2003218309A5 (ja
Inventor
佳典 小田
篤 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2002017951A priority Critical patent/JP3812447B2/ja
Priority to US10/347,306 priority patent/US6818971B2/en
Priority to KR1020030003969A priority patent/KR100725301B1/ko
Publication of JP2003218309A publication Critical patent/JP2003218309A/ja
Publication of JP2003218309A5 publication Critical patent/JP2003218309A5/ja
Application granted granted Critical
Publication of JP3812447B2 publication Critical patent/JP3812447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば電源回路（スイッチング電源）に適用する制御用デバイスとしてのマルチチップパワーデバイスを対象とした樹脂封止形半導体装置のリードフレームに関する。
【０００２】
【従来の技術】
先ず、頭記電源回路に適用する制御用デバイスを例に、シングルエンドタイプの樹脂封止形半導体装置、およびその半導体装置の組立に用いるリードフレームの従来構造を図２(a) 〜(c) に示す。なお、図２(a) はリードフレーム単体の展開図、(b) はリードフレームに半導体素子をマウントしてワイヤボンディングを施した組立状態図、(c) は樹脂封止後にリードカットした半導体装置の外観図（平面図）を表し、図中で１はリードフレーム、２，３はリードフレーム１に搭載したパワー素子（スイッチング素子）、４はパワー素子２，３の制御用ＩＣ、５は内部配線のボンディングワイヤ、６はパワー素子２，制御用ＩＣ４，ボンディングワイヤ５の周域を樹脂封止した樹脂パッケージである。
【０００３】
すなわち、(a) 図に示す従来のリードフレーム１は、その両サイドに延在してリードフレームをピッチ送りするタイバー兼用のサイドレール１ａと１ｂの間に、半導体装置単体の外形サイズに合わせて、全てのリードを片側一列に定ピッチ間隔に並べて前記の各ダイパッド７，８，９およびこのダイパッドと分離してサイドレール１ｂ側に引出した主回路，制御電源，信号回路の端子リード１０（各リードに付した数字▲１▼，▲２▼，．．は端子番号）、さらに各リードの間を繋ぐダムバー１１がパターン形成されている。なお、サイドレール１ａはタイバー１ａ-1を介してダイパッド７に繋がれている。
【０００４】
そして、半導体装置の組立工程では、前記リードフレーム１を工程間に順送し、最初の工程ではリードフレーム１のダイパッド７，８，９にパワー半導体素子２，３および制御用ＩＣ４のチップをマウント（ダイボンディング）し、続く配線工程でパワー半導体素子２，３および制御用ＩＣ４と端子リード１０との間でワイヤ５をボンディングして内部配線する。次に、モールド（トランスファー成形）工程でリードフレームをモールド金型（図示せず）にセット、(b) 図の図中に鎖線で表したモールドラインの領域内を樹脂封止して樹脂パッケージ６を成形した後に、サイドレール１ａ，１ｂおよびダムバー１１をカットして(c) 図のデバイス製品が完成する。
【０００５】
【発明が解決しようとする課題】
ところで、図２(a) に示した従来のリードフレームを使って組み立てた樹脂封止形半導体装置は、組立性，コスト面で次記のような問題点がある。
(1) リードフレーム上で行うダイボンディング，ワイヤボンディング，および樹脂モールドの一連の組立工程で、リードフレーム１にパターン形成したダイパッド，ワイヤボンディングを施す端子パッド部に反り，位置ずれが生じないような強度を確保するために、従来のリードフレームでは、図２(a) に示したようにパターン領域を両サイドに延在する２列のサイドレール１ａと１ｂで支えて順送するようにしている。
【０００６】
このために、樹脂モールド後に行うタイバーカット工数が多くなるほか、タイバーカットによって生じるフレームの破材（サイドレールおよびダムバーなどの廃棄する部分）の量も多くなってリードフレームの材料費が高くなる。しかも、樹脂封止後にサイドレール１ａとダイパッド７との間を繋いでいるタイバー１ａ-1をカットした完成状態では、図２(c) で表すように端子リード１０の引出し側と反対側で樹脂パッケージ６の外面にタイバー１ａ-1のカット残りが突き出して内部電位が露呈するために、この部分を絶縁する後処理が必要となる。
【０００７】
(2) また、半導体装置に例えば保護機能などの新機能を追加してバージョンアップする場合には、半導体装置の回路変更に伴って外部に引き出す端子数が増えることになるが、この新バージョンの製品を製作するにはリードフレームのパターン変更は勿論のこと、パッケージから外部に引き出す端子リードの本数も増加することから、そのリード本数に合わせて樹脂封止用のモールド金型も新たに作り直す必要がある。このために追加する生産設備の投資額が増えて半導体装置の価格がアップする。
【０００８】
本発明は上記の点に鑑みなされたものであり、リードフレーム材料費の節減と併せて、半導体装置に新機能を追加してバージョンアップする場合でも、追加する生産設備の投資額を低く抑えてコストパフォーマンスの向上が図れるように改良した樹脂封止形半導体装置のリードフレームを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１の発明ではパワー素子，制御用ＩＣの各チップを個別にマウントするダイパッド、全てのリードを片側一列に並べて各ダイパッド，およびダイパッドと分離して引出した主回路，制御電源，信号回路の端子リード、および各リードの間を繋ぐダムバーをパターン形成したリードフレームを用いた樹脂封止形半導体装置において、少なくともパワー素子，制御用ＩＣに対応する主回路端子，制御電源端子については各端子に対応するリードを複数本ずつ引出し、主回路端子の異なる電位のリード間に並置してダミーリードを形成し、前記ダミーリードは、その内端が樹脂パッケージのモールドラインに合わせてカットしておき、ダイパッドにマウントしたパワー素子，制御用ＩＣと内部配線を施した上でその周域を樹脂封止した状態で、前記ダミーリードをダムバーとともにカットして取り除くようにする。
【００１０】
上記のように、半導体装置の必要な端子数より多い本数のリードをあらかじめリードフレーム上に形成しておくことにより、各本のリードが梁の役目を果してリードフレーム自身の機械的強度（曲げ剛性）を高める。これにより、リードフレーム上で行うダイボンディング，ワイヤボンディング，および樹脂封止などの半導体装置の一連の組立工程で、リードフレームに反り，位置ずれが生じるのを効果的に防ぐことかできる。
【００１１】
しかも、半導体装置に保護機能などを新たに追加してバージョンアップを図る場合でも、前記したリードフレームの基本パターンに対して、アウターリードの配列は変えずに、インナーリード，ダイパッドのパターンを一部変更するだけで新バージョンへの対応が可能となるので、モールド金型を新しく作り直す必要がなく、在来の金型をそのまま使用して樹脂パッケージのモールドが行える。
【００１２】
また、請求項２の発明では、前記構成を基本にリードフレームのサイドレールを片側一列のみとし、そのサイドレールを前記した各端子リードの先端側に繋いで形成するものとする。すなわち、リードの本数を増やすことでリードフレーム自身の強度が増すことから、図２(a) に示したダイパッド側のサイドレール１ａを省略しても、端子リードの先端に繋げた片側一列のサイドレールでダイパッドおよび各端子リードを支えてリードフレームを支障なく半導体装置の組立工程で順送することが可能となる。これにより、片側のサイドレール１ａを省いた分だけリードフレームの材料費が節減できるほか、樹脂封止後に行うタイバーのカット工数が少なくて済み、かつタイバーカット後も樹脂パッケージの外面にタイバー残りが露呈することがないので、その部分の絶縁処理も不要となる。
【００１３】
また、本発明の請求項１の発明では主回路端子の異なる電位のリード間に並べてダミーリードを形成し、該ダミーリードを樹脂封止後にダムバーとともにカットして取り除くようにし、さらに、ダミーリードの内端を、樹脂パッケージのモールドラインに合わせてその手前位置でカットしておくようにする。
【００１４】
この構成により、半導体装置の完成状態では、ダミーリードを取り除いた箇所を挟んでその両側に並ぶ端子リードの間には十分な絶縁沿面距離が形成され、これにより主回路電圧に対応した絶縁耐力を確保できる。
また、この場合にダミーリードの内端を樹脂パッケージのモールドラインまで延在させておくことにより、リードフレームをモールド金型にセットして行う樹脂封止の際に、ダミーリードの内端が金型からの樹脂漏れを防ぐとともに、樹脂封止後の状態ではダミーリードの内端が樹脂パッケージと繋がってないので、ダムバーをカットすることでダミーリードが取り除ける。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図１(a) 〜(c) に示す実施例に基づいて説明する。なお、図１(a) はリードフレーム単体の展開図、(b) はリードフレームに半導体素子をマウントしてワイヤボンディングを施した組立状態図、(c) は樹脂封止後にリードカットした完成状態での半導体装置の外観図（平面図）であり、実施例の図中で図２に対応する部材には同じ符号を付してその説明は省略する。
【００１６】
すなわち、図示実施例においては、パワー素子２，３および制御用ＩＣ４をマウントするダイパッド７，８，９が図２(a) と同じパターンでのリードフレーム１上に形成されているが、ダイパッド７〜９と離して片側一列に並べて引出した端子リード１０については、半導体装置の外形サイズに合わせて、図示のように主回路，制御電源に対応すリードを各端子から複数本（図示例では２本）ずつ引出し、さらに主回路の異なる電位に接続するリードの間にはダミーリード１０ａ（図１(b) に端子番号３，１７，２１で表した３本のリード）を追加し、トータルで端子番号１〜２３のリード１０を定ピッチ間隔（例えば１．２７mm）に並べた上で、各リード１０の間に跨がってインナーリードとアウターリードとの境目にダムバー１１を形成する。また、リードフレーム１のサイドレールについても、図２(a) の従来構造におけるダイパッド側のサイドレール１ａは省略し、各端子リード１０の先端に連ねて延在するサイドレール１ｂを使ってリードフレーム１をピッチ送りするようにしている。また、前記のダミーリード１０ａは、その内端を図１(b) に鎖線で表した樹脂パッケージ６のモールドラインに合わせてその手前位置でカットしておく。
【００１７】
上記構成のリードフレーム１を使って半導体装置を組立てるには、図１(b) で示すようにリードフレーム１のダイパッド７，８，９にパワー素子２，３および制御用ＩＣ４をマウント（ダイボンディング）した上で、ワイヤ５をボンディングして内部配線し、続く樹脂封止工程ではリードフレーム１をモールド金型にセットし、前記したモールドラインの領域内を樹脂封止して樹脂パッケージ６を成形する。なお、モールド金型は図１(b) に表した端子リードの配列に合わせて製作したものを使用する。そして、樹脂封止後のリードカット工程では、図１(c) で表すように外部導出端子として使用する端子リード１０だけを残して、他の不要なリードおよびダミーリード１０ａをダムバー１１，サイドレール１ｂとともにカットして取り除き、これでデバイス製品が完成する。なお、樹脂パッケージ６の表面に残る微小な突起６ａは、樹脂封止の際にダミーリード１０ａの端面に向けてモールド金型のキャビティからはみ出した樹脂を表している。
【００１８】
ここで、上記実施例のリードフレーム１を使って組立てた半導体装置は、図２(a) に示した従来のリードフレームを使って組立てた半導体装置と比較して次記のような利点が得られる。
まず、片方のサイドレール１ａを省略した分だけリードフレームの材料費が少なくなってコスト低減化が図れるほか、樹脂封止後の状態では図２(c) のように樹脂パッケージ６の表面にタイバー１ａ-1のカット残りが露呈することがなく、その絶縁処理も不要となる。また、リード１０の本数を多くしたことで、リードフレーム自身の強度（曲げ剛性）が増し、リードフレーム上で行うダイボンディング，ワイヤボンディング，樹脂封止などの一連の組立工程で、リードフレームの変形，位置ずれを抑えて欠陥なしに半導体装置を組み立てることができる。さらに、樹脂封止後にダミーリード１０ａを取り除くことで、その両側に並ぶ主回路端子リードの間のピッチ間隔が広がって主回路電圧の耐圧に必要な絶縁沿面距離を確保できる。
【００１９】
また、半導体装置に保護機能などを新たに追加してバージョンアップを図る場合でも、図示実施例では、リードフレーム１の基本パターンに対して、その端子リード１０の本数，配列は変えずに、そのインナーリード，ダイパッド，さらには前記したダミーリードを内側に延長して端子リードとして使用するなどのパターンの設計変更を行うだけで、リードフレーム上にあらかじめ形成しておいた本数のリード１０を融通して新バージョンへの対応が可能となる。したがって、モールド金型を新しく作り直す必要がなく、既設の金型をそのまま使用して支障なく樹脂封止が行える。これにより、新たに追加する設備費の節減化が図れる。
【００２０】
【発明の効果】
以上述べたように、本発明によれば、リードフレーム上に、パワー素子，制御用ＩＣの各チップを個別にマウントするダイパッド、全てのリードを片側一列に並べて各ダイパッド，およびダイパッドと分離して引出した主回路，制御電源，信号回路の端子リード、および各リードの間を繋ぐダムバーをパターン形成した樹脂封止形半導体装置のリードフレームにおいて、少なくともパワー素子，制御用ＩＣに対応する主回路端子，制御電源端子については各端子からリードを複数本ずつ引出し、ダイパッドにマウントしたパワー素子，制御用ＩＣと内部配線を施した上でその周域を樹脂封止した状態で、不要なリードを選択してそのアウターリードをダムバーとともにカットして取り除くよう構成したことにより、従来のリードフレームを使って組立てた半導体装置と比べて、次記の効果を奏することがきる。
【００２１】
(1) リードの本数を多くしたことで、リードフレーム自身の強度（曲げ剛性）が増し、リードフレーム上で行うダイボンディング，ワイヤボンディング，樹脂封止などの一連の組立工程で、リードフレームの反り，位置ずれを抑えて欠陥なしに半導体装置を組み立てることができる。また、リードの本数が増したことにより、インナーリードのパターンの引回し回数が減り、配線スペースが減少するのでパッケージの小型化が可能になる。
【００２２】
(2) さらに、半導体装置に保護機能などを新たに追加してバージョンアップを図る場合でも、リードフレームの端子リード本数，配列の基本パターンは変えずに、インナーリード，ダイパッドのパターン一部を変更するだけで、リードフレームにあらかじめ形成しておいた本数のリードを融通して新バージョンの製品への対応が可能となる。したがって、モールド金型を新しく作り直すことなく既設の金型をそのまま使用できるなど、新たに追加投入する設備費を低く抑えてコストパフォーマンスの優れた製品化が可能となる。
【００２３】
また、請求項２の発明では、リードフレームのサイドレールを片側一列のみとして、各端子リードの先端と連結して形成したことにより、従来のリードフレームと比べて、片方のサイドレールを省略した分だけリードフレームの材料費が少なくなってコスト低減化が図れるほか、樹脂封止後の状態では樹脂パッケージの表面にタイバーのカット残りが露呈することがなく、その絶縁処理も不要となるなどの利点が得られる。
【００２４】
さらに、請求項３の発明では、主回路端子の異なる電位のリード間に並置してダミーリードを形成し、該ダミーリードを樹脂封止後にダムバーとともにカットして取り除くようにしたことにより、ダミーリードの両側に引出した主回路端子リードの間のピッチ間隔を広げて、主回路電圧の耐圧に必要な絶縁沿面距離を確保できる。
【００２５】
また、請求項４の発明では、前記のダミーリードを、リードの内端を樹脂パッケージのモールドラインに合わせてその手前でカットしたことにより、樹脂封止工程ではダミーリードがモールド金型からの樹脂漏れを防ぎ、樹脂封止後はダミーリードの取り除きが簡単に行える。
【図面の簡単な説明】
【図１】本発明の実施例によるリードフレームおよび半導体装置の構成図で、(a) はリードフレーム単体の展開図、(b) はリードフレームに半導体素子をマウントしてワイヤボンディングを施した組立状態図、(c) は樹脂封止後にリードカットした完成状態での半導体装置の外観平面図
【図２】図１に対応する従来例の構成図で、(a) はリードフレーム単体の展開図、(b) はリードフレームに半導体素子をマウントしてワイヤボンディングを施した組立状態図、(c) は樹脂封止後にリードカットした完成状態での半導体装置の外観平面図
【符号の説明】
１ リードフレーム
１ｂ サイドレール
２，３ パワー素子
４ 制御用ＩＣ
５ ボンディングワイヤ
６ 樹脂パッケージ
７〜９ ダイパッド
１０ 端子リード
１０ａ ダミーリード
１１ ダムバー

Claims (2)

  1. パワー素子，制御用ＩＣの各チップを個別にマウントするダイパッド、全てのリードを片側一列に並べて各ダイパッド，およびダイパッドと分離して引出した主回路，制御電源，信号回路の端子リード、および各リードの間を繋ぐダムバーをパターン形成したリードフレームを用いた樹脂封止形半導体装置において、
    少なくともパワー素子，制御用ＩＣに対応する主回路端子，制御電源端子については各端子に対応するリードを複数本ずつ引出し、
    主回路端子の異なる電位のリード間に並置してダミーリードを形成し、
    前記ダミーリードは、その内端が樹脂パッケージのモールドラインに合わせてカットしておき、
    ダイパッドにマウントしたパワー素子，制御用ＩＣと内部配線を施した上でその周域を樹脂封止した状態で、前記ダミーリードをダムバーとともにカットして取り除くようにしたことを特徴とする樹脂封止形半導体装置。
  2. 前記リードフレームのサイドレールを片側一列のみとして、各端子リードの先端と連結して形成したことを特徴とする請求項１に記載の樹脂封止形半導体装置。
JP2002017951A 2002-01-28 2002-01-28 樹脂封止形半導体装置 Expired - Fee Related JP3812447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002017951A JP3812447B2 (ja) 2002-01-28 2002-01-28 樹脂封止形半導体装置
US10/347,306 US6818971B2 (en) 2002-01-28 2003-01-21 Lead frame for resin-molded semiconductor device
KR1020030003969A KR100725301B1 (ko) 2002-01-28 2003-01-21 수지 밀봉형 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002017951A JP3812447B2 (ja) 2002-01-28 2002-01-28 樹脂封止形半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006038409A Division JP4207133B2 (ja) 2006-02-15 2006-02-15 樹脂封止形半導体装置

Publications (3)

Publication Number Publication Date
JP2003218309A JP2003218309A (ja) 2003-07-31
JP2003218309A5 JP2003218309A5 (ja) 2005-07-07
JP3812447B2 true JP3812447B2 (ja) 2006-08-23

Family

ID=27606190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002017951A Expired - Fee Related JP3812447B2 (ja) 2002-01-28 2002-01-28 樹脂封止形半導体装置

Country Status (3)

Country Link
US (1) US6818971B2 (ja)
JP (1) JP3812447B2 (ja)
KR (1) KR100725301B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525568B2 (ja) * 2005-11-18 2010-08-18 株式会社デンソー 接続装置
US20080061408A1 (en) * 2006-09-08 2008-03-13 National Semiconductor Corporation Integrated circuit package
US8120161B2 (en) * 2007-04-10 2012-02-21 Infineon Technologies Ag Semiconductor module including semiconductor chips coupled to external contact elements
DE102007016901B4 (de) * 2007-04-10 2012-01-26 Infineon Technologies Ag Halbleiterbauelement und elektronisches Modul
JP4973359B2 (ja) * 2007-07-23 2012-07-11 富士電機株式会社 半導体装置
JP5233339B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
EP2242098A1 (en) * 2009-04-16 2010-10-20 Nxp B.V. Single side rail substrate
US20110193207A1 (en) * 2010-02-09 2011-08-11 Freescale Semiconductor, Inc Lead frame for semiconductor die
KR20120048995A (ko) * 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
TWI489607B (zh) * 2010-11-23 2015-06-21 登豐微電子股份有限公司 封裝結構
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
CN103137594A (zh) * 2011-12-05 2013-06-05 正文电子(苏州)有限公司 一种新的半导体引线框架
JP5533923B2 (ja) * 2012-04-09 2014-06-25 富士電機株式会社 半導体装置
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
WO2016104088A1 (ja) * 2014-12-24 2016-06-30 日本精工株式会社 パワー半導体モジュール及びこれを用いた電動パワーステアリング装置
DE112015005995T5 (de) * 2015-01-20 2017-10-26 Mitsubishi Electric Corporation Leistungsmodul
JP6750352B2 (ja) * 2016-07-06 2020-09-02 株式会社デンソー 内燃機関用の点火コイル
JP7145798B2 (ja) * 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2021044532A (ja) * 2019-03-25 2021-03-18 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム
JP7312604B2 (ja) 2019-05-13 2023-07-21 ローム株式会社 半導体装置
DE112020003012T5 (de) 2019-06-24 2022-03-10 Rohm Co., Ltd. Halbleiterbauteil
US11222790B2 (en) 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515406B2 (ja) * 1989-09-05 1996-07-10 株式会社東芝 樹脂封止型半導体装置
JPH04255260A (ja) * 1991-02-07 1992-09-10 Fujitsu Ltd リードフレーム及び半導体装置の製造方法
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP3157807B2 (ja) * 1998-05-29 2001-04-16 日本電気アイシーマイコンシステム株式会社 半導体装置およびリードフレーム

Also Published As

Publication number Publication date
JP2003218309A (ja) 2003-07-31
US6818971B2 (en) 2004-11-16
KR20030064624A (ko) 2003-08-02
KR100725301B1 (ko) 2007-06-07
US20030141579A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
JP3812447B2 (ja) 樹脂封止形半導体装置
JP4173346B2 (ja) 半導体装置
JP2004071801A (ja) リードフレーム及びその製造方法
KR101121842B1 (ko) 반도체 장치
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP6164895B2 (ja) 半導体装置の製造方法
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
JP3851845B2 (ja) 半導体装置
JPH0936297A (ja) 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
JP4207133B2 (ja) 樹脂封止形半導体装置
JP4243270B2 (ja) 半導体装置の製造方法
JP3875126B2 (ja) 半導体装置及びその製造方法
JP2005294871A (ja) 半導体装置
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000012752A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2009152324A (ja) 半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
JPS6050347B2 (ja) シングルインライン半導体装置用リ−ドフレ−ム
KR970005721B1 (ko) 반도체 패키지용 리드 프레임
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
US20140374892A1 (en) Lead frame and semiconductor device using same
JP2004087863A (ja) 半導体装置およびその製造方法
JPH03219663A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees