KR100725301B1 - 수지 밀봉형 반도체 장치 - Google Patents

수지 밀봉형 반도체 장치 Download PDF

Info

Publication number
KR100725301B1
KR100725301B1 KR1020030003969A KR20030003969A KR100725301B1 KR 100725301 B1 KR100725301 B1 KR 100725301B1 KR 1020030003969 A KR1020030003969 A KR 1020030003969A KR 20030003969 A KR20030003969 A KR 20030003969A KR 100725301 B1 KR100725301 B1 KR 100725301B1
Authority
KR
South Korea
Prior art keywords
lead
terminal
lead frame
resin
leads
Prior art date
Application number
KR1020030003969A
Other languages
English (en)
Other versions
KR20030064624A (ko
Inventor
오다요시노리
마루야마아츠시
Original Assignee
후지 덴키 홀딩스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 홀딩스 가부시끼가이샤 filed Critical 후지 덴키 홀딩스 가부시끼가이샤
Publication of KR20030064624A publication Critical patent/KR20030064624A/ko
Application granted granted Critical
Publication of KR100725301B1 publication Critical patent/KR100725301B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 리드 프레임의 재료비 저감과 함께 반도체 장치의 버전 업에도 용이하게 대응할 수 있도록 하여 코스토 퍼포먼스의 향상을 도모하기 위한 것으로서, 상기 목적을 달성하기 위한 수단에 있어서, 리드 프레임(1)에 파워 소자(2, 3) 및 제어용 IC(4)를 마운트하는 다이 패드(7 내지 9), 편측에 일렬로 나열하여 인출한 주회로, 제어 전원, 신호 회로의 단자 리드(10), 및 각 리드 사이를 연결하는 댐 바(11)를 패턴 형성한 수지 밀봉형 반도체 장치의 리드 프레임에 있어서, 적어도 파워 소자, 제어용 IC에 대응하는 주회로 단자, 제어 전원 단자에 대해 미리 각 단자로부터 리드를 복수개씩 인출하여 형성하여 두고 다이 패드에 마운트한 파워 소자, 제어용 IC와의 사이를 내부 배선하고 그 주위 영역을 수지 밀봉한 후에 필요한 리드를 남겨 두고 다른 리드를 댐 바와 함께 컷트한다. 또한, 단자 리드의 배열은 바꾸지 않고 상기 단자 리드 중의 이너(inner) 리드를 채택하여 회로 변경에 대응시킨다.
리드 프레임, 반도체 장치, 다이 패드

Description

수지 밀봉형 반도체 장치{RESIN-SEALED SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에 의한 리드 프레임 및 반도체 장치의 구성도로서, 도 1의 a는 리드 프레임체의 전개도이고, 도 1의 b는 리드 프레임에 반도체 소자를 마운트하여 와이어 본딩을 행한 조립 상태도이고, 도 1의 c는 수지 밀봉 후에 리드 커트한 완성 상태에서의 반도체 장치의 외관 평면도.
도 2는 도 1에 대응한 종래 기술의 구성도로서, 도 2의 a는 리드 프레임 단체의 전개도이고, 도 2의 b는 리드 프레임에 반도체 소자를 마운트하여 와이어 본딩을 행한 조립 상태도이고, 도 2의 c는 수지 밀봉 후에 리드 커트한 완성 상태에서의 반도체 장치의 외관 평면도.
<도면의 주요 부호에 대한 간단한 설명>
1 : 리드 프레임 1b : 사이드 레일
2, 3 : 파워 소자 4 : 제어용 IC
5 : 본딩 와이어 6 : 수지 패키지
7 내지 9 : 다이 패드 10 : 단자 리드
10a : 더미 리드 11 : 댐 바
본 발명은 예를 들면 전원 회로(스위칭 전원)에 적용하는 제어용 디바이스로서의 멀티 칩 파워 디바이스를 대상으로 한 수지 밀봉형 반도체 장치의 리드 프레임에 관한 것이다.
우선, 상기 전원 회로에 적용하는 제어용 디바이스를 예로 들어 싱글 엔드 타입(single-end type)의 수지 밀봉형 반도체 장치, 및 그 반도체 장치의 조립에 이용하는 리드 프레임의 종래 구조를 도 2의 a 내지 도 2의 c에 도시한다. 또한, 도 2의 a는 리드 프레임의 전개도, 도 2의 b는 리드 프레임에 반도체 소자를 마운트하여 와이어 본딩을 행한 조립 상태도, 도 2의 c는 수지 밀봉 후에 리드를 컷트한 반도체 장치의 외관도(평면도)를 나타내고, 도면 중에서 1은 리드 프레임, 2, 3은 리드 프레임(1)에 탑재한 파워 소자(스위칭 소자), 4는 파워 소자(2, 3)의 제어용 IC, 5는 내부 배선의 본딩 와이어, 6은 파워 소자(2), 제어용 IC(4), 본딩 와이어(5)의 주위 영역을 수지 밀봉한 수지 패키지이다.
보다 상세하게는 도 2의 a에 도시한 종래의 리드 프레임(1)은 그 양 사이드로 연장되고 리드 프레임를 피치 이송하는 타이 바(tie bar) 겸용의 사이드 레일(1a와 1b)의 사이에 반도체 장치 단체의 외형 사이즈에 맞추어서 모든 리드를 편측에 일렬로 일정 피치 간격으로 나열하여 상기 각 다이 패드(7, 8, 9) 및 이 다이 패드와 분리하여 사이드 레일(1b)측으로 인출한 주회로, 제어 전원, 신호 회로의 단자 리드(10)(각 리드에 붙인 숫자 ①, ②, ‥는 단자 번호임), 또한 각 리드 사이를 연결하는 댐 바(11)가 패턴 형성되어 있다. 또한, 사이드 레일(1a)은 타이 바(1a-1)를 통하여 다이 패드(7)에 연결되어 있다.
반도체 장치의 조립 공정에 있어서, 상기 리드 프레임(1)을 공정 사이로 순차로 이송하여, 최초의 공정에서는 리드 프레임(1)의 다이 패드(7, 8, 9)에 파워 반도체 소자(2, 3) 및 제어용 IC(4)의 칩을 마운트(다이 본딩)하고, 계속되는 배선 공정에서 파워 반도체 소자(2, 3) 및 제어용 IC(4)와 단자 리드(10)와의 사이에서 와이어(5)를 본딩하여 내부 배선한다. 다음에, 몰드(트랜스퍼 성형) 공정에서 리드 프레임 몰드 금형(도시하지 않는다)에 리드 프레임(1)이 세팅되고, 도 2의 b의 도면 중에 쇄선으로 도시한 몰드 라인의 영역 내를 수지 밀봉하여 수지 패키지(6)를 성형한 후에, 사이드 레일(1a, 1b) 및 댐 바(11)를 컷트하여 도 2의 c의 디바이스 제품이 완성된다.
그런데, 도 2의 a에 도시한 종래의 리드 프레임을 사용하여 조립한 수지 밀봉형 반도체 장치는 조립성 및 비용면에서 다음과 같은 문제점이 있다.
(1) 리드 프레임상에서 행하는 다이 본딩, 와이어 본딩, 및 수지 몰드의 일련의 조립 공정에서, 리드 프레임(1)에 패턴 형성한 다이 패드, 와이어 본딩을 시행하는 단자 패드부에 휘어짐 및 위치 어긋남이 생기지 않는 강도를 확보하기 위해서 종래의 리드 프레임에서는 도 2의 a에 도시한 바와 같이 패턴 영역을 양 사이드로 연장하는 2열의 사이드 레일(1a 와 1b)로 지지하여 순차로 이송하도록 하고 있다.
이 때문에 수지 몰드 후에 행하는 타이 바 컷트 공수가 많아지는 것 이외에 타이 바 컷트에 의해 생기는 프레임의 파재(사이드 레일 및 댐 바 등의 폐기하는 부분)의 양도 많게 되어 리드 프레임의 재료비가 높아진다. 게다가, 수지 밀봉 후에 사이드 레일(1a)과 다이 패드(7)와의 사이를 연결하고 있는 타이 바(1a-1)를 컷트한 완성 상태에서는 도 2의 c에 도시한 바와 같이 단자 리드(10)의 인출측과 반대측에서 수지 패키지(6)의 외면에 타이 바(1a-1)의 컷트 잔여물이 돌출하여 내부 전위가 노출되기 때문에 이 부분을 절연하는 후처리가 필요하게 된다.
(2) 또한, 반도체 장치에 예를 들면 보호 기능 등의 신기능을 추가하여 버젼 업한 경우에는 반도체 장치의 회로 변경에 수반하여 외부로 인출하는 단자 수가 증가하게 되는데, 이 신버전의 제품을 제작하기 위해서는 프레임의 패턴 변경은 물론이고 패키지로부터 외부로 인출하는 단자 리드의 갯수도 증가하기 때문에, 그 리드 갯수에 맞추어 수지 밀봉용의 몰드 금형도 새롭게 다시 만들 필요가 있다. 이 때문에 추가하는 생산 설비의 투자액이 증가하여 반도체 장치의 가격이 상승한다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 리드 프레임 재료비의 저감과 아울러서 반도체 장치에 신기능을 추가하여 버전 업하는 경우에도 추가하는 생산 설비의 투자액을 낮게 억제하여 코스토 퍼포먼스의 향상이 도모될 수 있도록 개량한 수지 밀봉형 반도체 장치의 리드 프레임을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 첫번째 청구항의 발명에서는 파워 소자, 제어용 IC의 각 칩을 개별적으로 마운트하는 다이 패드, 모든 리드를 편측 1렬로 나열하여 각 다이 패드, 및 다이 패드와 분리하여 인출한 주회로, 제어 전원, 신호 회로의 단자 리드, 및 각 리드 사이를 잇는 댐바를 패턴 형성한 리드 프레임을 이용한 수지 밀봉형 반도체 장치에 있어서, 적어도 파워 소자, 제어용 IC에 대응하는 주회로 단자, 제어 전원 단자에 대해서는 각 단자에 대응하는 리드를 복수개씩 인출하고, 주회로 단자의 다른 전위의 리드 사이에 병치하여 더미 리드를 형성하고, 상기 더미 리드는, 그 내단이 수지 패키지의 몰드 라인에 맞추어서 커트하여 두고, 다이 패드에 마운트한 파워 소자, 제어용 IC와 내부 배선을 시행하고 나서 그 주위영역을 수지 밀봉한 상태에서, 상기 더미 리드를 댐바와 함께 커트하여 제거하도록 한다.
또한, 파워 소자, 제어용 IC의 각 칩을 개별적으로 마운트하는 다이 패드, 모든 리드를 편측 1렬로 나열하여 각 다이 패드, 및 다이 패드와 분리하여 인출한 주회로, 제어 전원, 신호 회로의 단자 리드, 및 각 리드 사이를 연결하는 댐바를 패턴 형성한 리드 프레임을 이용한 수지 밀봉형 반도체 장치에 있어서, 적어도 파워 소자, 제어용 IC에 대응하는 주회로 단자, 제어 전원 단자에 대해서는 각 단자에 대응하는 리드를 복수개씩 인출하고, 주회로 단자의 다른 전위의 리드 사이에 병치(竝置)하여 더미 리드를 형성하고, 상기 더미 리드는, 그 내단이 수지 패키지의 몰드 라인에 맞추어서 커트하여 두고, 다이 패드에 마운트한 파워 소자, 제어용 IC와 내부 배선을 시행하고 나서 그 주위영역을 수지 밀봉한 상태에서, 상기 더미 리드를 댐바와 함께 커트하여 제거하도록 한다.
상기한 바와 같이, 반도체 장치의 필요한 단자수 보다 더 많은 갯수의 리드를 미리 리드 프레임상에 형성하여 둠으로써 각 리드가 들보 역할을 다하여 리드 프레임 자신의 기계적 강도(굽힘 강성)를 높인다. 이로 인해, 리드 프레임상에서 행하는 다이 본딩, 와이어 본딩, 및 수지 밀봉 등의 반도체 장치의 일련의 조립 공정에서, 리드 프레임의 휘어짐 및 위치 어긋남이 생기는 것을 효과적으로 방지할 수 있다.
게다가, 반도체 장치에 보호 기능 등을 새롭게 추가하여 버전 업을 도모하는 경우에도, 상기한 리드 프레임 기본 패턴에 대해 아우터 리드의 배열은 바꾸지 않고, 이너 리드, 다이 패드의 패턴를 일부 변경만 함으로써 신버전에의 대응이 가능하게 되기 때문에, 몰드 금형을 새롭게 다시 만들 필요가 없고, 재래의 금형을 그대로 사용하여 수지 패키지의 몰드를 행할 수 있다.
또한, 두번째 청구항의 발명에서는, 상기 구성을 기본으로 리드 프레임의 사이드 레일을 편측에 일렬만으로 하고, 그 사이드 레일을 상기한 각 단자 리드의 선단측으로 연결하여 형성한 것으로 한다. 즉, 리드의 갯수를 늘림으로써 리드 프레임 자신의 강도가 증가하기 때문에, 도 2의 a에 도시한 다이 패드측의 사이드 레일(1a)을 생략하여도 단자 리드의 선단에 연결한 편측에 일렬의 사이드 레일로 다이 패드 및 각 단자 리드를 지지하여 리드 프레임을 지장없이 반도체 장치의 조립 공정에서 순차로 이송하는 것이 가능하게 된다. 이로 인해, 편측의 사이드 레일(1a)을 줄인만큼 리드 프레임의 재료비를 저감할 수 있는 것 이외에 수지 밀봉 후에 행하는 타이 바의 컷트 공정수가 적어도 되고, 또한 타이 바 컷트 후에도 수지 패키지의 외면에 타이 바 잔여물이 노출되는 일이 없기 때문에, 그 부분의 절연 처리도 불필요하게 된다.
또한, 본 발명의 첫번째 청구항의 발명에서는, 상기 구성에 더하여, 주회로 단자의 다른 전위의 리드 사이에 나열하여 더미 리드를 형성하고, 해당 더미 리드를 수지 밀봉 후에 댐 바와 함께 컷트하여 제거하도록 하고, 또한, 더미 리드의 내단을 수지 패키지의 몰드 라인에 맞추고 그 바로앞 위치에서 컷트하여 두도록 한다.
이 구성에 의해, 반도체 장치의 완성 상태에서는 더미 리드를 제거한 부분을 끼우고 그 양측에 나열하는 단자 리드 사이에는 충분한 절연 연면(creepage) 거리가 형성되고 이로 인해 주회로 전압에 대응한 절연 내력을 확보할 수 있다.
또한, 이 경우에 더미 리드의 내단을 수지 패키지의 몰드 라인까지 연장시켜 둠으로써 리드 프레임을 몰드 금형에 세트하여 행하는 수지 밀봉을 할 때에, 더미 리드의 내단이 금형으로부터의 수지 누출을 방지함과 함께, 수지 밀봉 후의 상태에서는 더미 리드의 내단이 수지 패키지와 연결되지 않기 때문에, 댐 바를 컷트함으로써 더미 리드가 제거될 수 있다.
이하, 본 발명의 실시의 형태를 도 1의 a 내지 도 1의 c에 도시한 실시예에 따라 설명한다. 또한, 도 1의 a는 리드 프레임체의 전개도, 도 1의 b는 리드 프레임에 반도체 소자를 마운트하여 와이어 본딩을 행한 조립 상태도, 도 1의 c는 수지 밀봉 후에 리드를 커트한 완성 상태에서의 반도체 장치의 외관도(평면도)로서, 실시예의 도면 중에서 도 2에 대응한 부재에는 동일한 부호를 붙이고 그 설명은 생략한다.
즉, 도시한 실시예에 있어서는 파워 소자(2, 3) 및 제어용 IC(4)를 마운트한 다이 패드(7, 8, 9)가 도 2의 a와 같은 패턴으로의 리드 프레임(1)상에 형성되어 있는데, 다이 패드(7 내지 9)와 떨어져서 편측에 1열로 나열하여 인출한 단자 리드(10)에 관해서는 반도체 장치의 외형 사이즈에 맞추어서, 도시한 바와 같이 주회로, 제어 전원에 대응하는 리드를 각 단자로부터 복수개(도시된 실시예에서는 2개)씩 인출하고, 또한 주회로의 다른 전위에 접속하는 리드 사이에는 더미 리드(10a)(도 1의 b에서 단자 번호 3, 17, 21로 도시된 3개의 리드)를 추가하고, 모두하여 단자 번호 1 내지 23의 리드(10)를 정피치 간격(예를 들면 1.27mm)으로 나열하고 나서 각 리드(10)의 사이를 건너타고 이너 리드와 아우터 리드와의 경계선에 댐 바(11)을 형성한다. 또한, 리드 프레임(1)의 사이드 레일에 대해서도, 도 2의 a의 종래 구조에 있어서의 다이 패드측의 사이드 레일(1a)은 생략하고, 각 단자 리드(10)의 선단에 연결되어 연장되는 사이드 레일(1b)을 사용하여 리드 프레임(1)을 피치 이송하도록 하고 있다. 또한, 상기의 더미 리드(10a)는 그 내단을 도 1의 b에 쇄선으로 표시한 수지 패키지(6)의 몰드 라인에 맞추어서 그 바로앞 위치에서 컷트하여 둔다.
상기 구성의 리드 프레임(1)을 사용하여 반도체 장치를 조립하기 위해서는 도 1의 b에서 도시한 바와 같이 리드 프레임(1)의 다이 패드(7, 8, 9)에 파워 소자(2, 3) 및 제어용 IC(4)를 마운트(다이 본딩)하고 나서, 와이어(5)를 본딩하여 내부 배선하고 계속되는 수지 밀봉 공정에서는 리드 프레임(1)을 몰드 금형에 세트하고 상기한 몰드 라인의 영역 내를 수지 밀봉하여 수지 패키지(6)를 성형한다. 또한, 몰드 금형은 도 1의 b에 표시한 단자 리드의 배열에 맞추어서 제작한 것을 사용한다. 그리고, 수지 밀봉 후의 리드 컷트 공정에서는 도 1의 c에서 도시한 바와 같이 외부 도출 단자로서 사용하는 단자 리드(10)만을 남기고 다른 불필요한 리드 및 더미 리드(10a)를 댐 바(11) 및 사이드 레일(1b)과 함께 컷트하여 제거하고 이로서 디바이스 제품이 완성되다. 또한, 수지 패키지(6)의 표면에 남는 미소한 돌기(6a)는 수지 밀봉할 때에 더미 리드(10a)의 단면을 향하여 몰드 금형의 캐버티로부터 삐져 나온 수지를 나타내고 있다.
여기서, 상기 실시예의 리드 프레임(1)을 사용하여 조립한 반도체 장치는 도 2의 a에 도시한 종래의 리드 프레임를 사용하여 조립한 반도체 장치와 비교하고 다음과 같은 이점을 얻을 수 있다.
우선, 한쪽의 사이드 레일(1a)을 생략한 부분 만큼 리드 프레임의 재료비가 적게 되어 비용 저감화가 도모될 수 있는 것 이외에 수지 밀봉 후의 상태에서는 도 2의 c와 같이 수지 패키지(6)의 표면에 타이 바(1a-1)의 컷트 잔여물이 노출되는 일이 없어서 그 절연 처리도 불필요하게 된다. 또한, 리드(10)의 갯수를 많게 함으로써 리드 프레임 자신의 강도(굽힘 강성)가 증가하여 리드 프레임상에서 행하는 다이 본딩, 와이어 본딩, 수지 밀봉 등의 일련의 조립 공정에서 리드 프레임의 변형 및 위치 어긋남을 억제하여 결함 없이 반도체 장치를 조립할 수 있다. 또한, 수지 밀봉 후에 더미 리드(10a)를 제거함으로써 그 양측에 나열하는 주회로 단자 리드 사이의 피치 간격이 넓어져서 주회로 전압의 내압에 필요한 절연 연면 거리를 확보할 수 있다.
또한, 반도체 장치에 보호 기능 등을 새롭게 추가하여 버젼 업을 도모한 경우에도 도시한 실시예에서는 리드 프레임(1)의 기본 패턴에 대해 그 단자 리드(10)의 갯수 및 배열은 바꾸지 않고, 그 이너 리드, 다이 패드, 나아가서는 상기한 더미 리드를 내측으로 연장하여 단자 리드로서 사용하는 등의 패턴의 설계 변경만을 행함으로써, 리드 프레임상에 미리 형성하여 둔 갯수의 리드(10)를 융통하여 신버전에의 대응이 가능하게 된다. 따라서 몰드 금형을 새롭게 다시 만들 필요가 없고 이미 설치된 금형을 그대로 사용하여 지장 없이 수지 밀봉을 행할 수 있다. 이로써, 새롭게 추가하는 설비비의 저감화가 도모될 수 있다.
이상 기술한 바와 같이, 본 발명의 제 1의 특징에 의하면 리드 프레임상에 파워 소자, 제어용 IC의 각 칩을 개별적으로 마운트하는 다이 패드, 모든 리드를 편측에 일렬로 나열하여 각 다이 패드, 및 다이 패드와 분리하여 인출한 주회로, 제어 전원, 신호 회로의 단자 리드, 및 각 리드 사이를 연결하는 댐 바를 패턴 형성한 수지 밀봉형 반도체 장치의 리드 프레임에 있어서, 적어도 파워 소자, 제어용 IC에 대응하는 주회로 단자, 제어 전원 단자에 대해서는 각 단자로부터 리드를 복구개씩 인출하고, 다이 패드에 마운트한 파워 소자, 제어용 IC와 내부 배선을 시행하고 나서 그 주위 영역을 수지 밀봉한 상태에서, 불필요한 리드를 선택하여 그 아우터 리드를 댐 바와 함께 컷트하여 제거하도록 구성함으로써, 종래의 리드 프레임를 사용하여 조립한 반도체 장치에 비해 이하에 기재한 효과를 달성할 수 있다.
(1) 리드의 갯수를 많게 함으로써, 리드 프레임 자신의 강도(굽힘 강성)가 증가하여 리드 프레임상에서 행하는 다이 본딩, 와이어 본딩, 수지 밀봉 등의 일련의 조립 공정에서, 리드 프레임이 휨이나 위치 어긋남을 억제하여 결함 없이 반도체 장치를 조립할 수 있다. 또한, 리드의 갯수가 증가함으로써 이너 리드의 패턴의 배선 회수가 감소하고, 배선 스페이스가 감소하기 때문에 패키지의 소형화가 가능하게 된다.
(2) 또한, 반도체 장치에 보호 기능 등을 새롭게 추가하여 버젼 업을 도모한 경우에도, 리드 프레임의 단자 리드 갯수 및 배열의 기본 패턴은 바꾸지 않고, 이너 리드, 다이 패드의 패턴 일부를 변경만 함으로써 리드 프레임에 미리 형성하여 둔 갯수의 리드를 융통하여 신버전의 제품에의 대응이 가능하게 된다. 따라서 몰드 금형을 새롭게 다시 만들지 않고도 이미 설치된 금형을 그대로 사용할 수 있고 그 로 인해 새롭게 추가 투입하는 설비비를 낮게 억제하여 코스토 퍼포먼스가 우수한 제품화가 가능하게 된다.
또한, 제 2의 특징에 의하면 리드 프레임의 사이드 레일을 편측에 일렬만으로 하여 각 단자 리드의 선단과 연결하여 형성함으로써, 종래의 리드 프레임에 비해 한쪽의 사이드 레일을 생략한 분만큼 리드 프레임의 재료비가 적게 되어 비용 저감화가 도모될 수 있는 외에, 수지 밀봉 후의 상태에서는 수지 패키지의 표면에 타이 바의 컷트 잔여물이 노출되지 않고 그 절연 처리도 불필요하게 되는 등의 이점을 얻을 수 있다.
또한, 제 3의 특징에 의하면 주회로 단자의 다른 전위의 리드 사이에 병치하여 더미 리드를 형성하고, 해당 더미 리드를 수지 밀봉 후에 댐 바와 함께 컷트하여 제거하도록 함으로써, 더미 리드의 양측에 인출한 주회로 단자 리드 사이의 피치 간격을 넓혀서 주회로 전압의 내압에 필요한 절연 연면 거리를 확보할 수 있다.
또한, 제 4의 특징에 의하면 상기의 더미 리드를, 리드의 내단을 수지 패키지의 몰드 라인에 맞추어서 그 바로앞에서 컷트함으로써, 수지 밀봉 공정에서는 더미 리드가 몰드 금형으로부터의 수지 누출을 막고, 수지 밀봉 이후에는 더미 리드의 제거가 간단하게 행해질 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 파워 소자, 제어용 IC의 각 칩을 개별적으로 마운트하는 다이 패드, 모든 리드를 편측 1렬로 나열하여 각 다이 패드, 및 다이 패드와 분리하여 인출한 주회로, 제어 전원, 신호 회로의 단자 리드, 및 각 리드의 사이를 연결하는 댐바를 패턴 형성한 리드 프레임을 이용한 수지 밀봉형 반도체 장치에 있어서,
    적어도 파워 소자, 제어용 IC에 대응하는 주회로 단자, 제어 전원 단자에 대해서는 각 단자에 대응하는 리드를 복수개씩 인출하고,
    주회로 단자의 다른 전위의 리드 사이에 병치하여 더미 리드를 형성하고,
    상기 더미 리드는, 그 내단이 수지 패키지의 몰드 라인에 맞추어서 커트하여 두고,
    다이 패드에 마운트한 파워 소자, 제어용 IC와 내부 배선을 시행하고 나서 그 주위영역을 수지 밀봉한 상태에서, 상기 더미 리드를 댐바와 함께 커트하여 제거하도록 한 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  4. 제 3항에 있어서,
    상기 리드 프레임의 사이드 레일을 편측 1렬만으로 하여, 각 단자 리드의 선단과 연결하여 형성한 것을 특징으로 하는 수지 밀봉형 반도체 장치.
KR1020030003969A 2002-01-28 2003-01-21 수지 밀봉형 반도체 장치 KR100725301B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00017951 2002-01-28
JP2002017951A JP3812447B2 (ja) 2002-01-28 2002-01-28 樹脂封止形半導体装置

Publications (2)

Publication Number Publication Date
KR20030064624A KR20030064624A (ko) 2003-08-02
KR100725301B1 true KR100725301B1 (ko) 2007-06-07

Family

ID=27606190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030003969A KR100725301B1 (ko) 2002-01-28 2003-01-21 수지 밀봉형 반도체 장치

Country Status (3)

Country Link
US (1) US6818971B2 (ko)
JP (1) JP3812447B2 (ko)
KR (1) KR100725301B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525568B2 (ja) * 2005-11-18 2010-08-18 株式会社デンソー 接続装置
US20080061408A1 (en) * 2006-09-08 2008-03-13 National Semiconductor Corporation Integrated circuit package
US8120161B2 (en) * 2007-04-10 2012-02-21 Infineon Technologies Ag Semiconductor module including semiconductor chips coupled to external contact elements
DE102007016901B4 (de) * 2007-04-10 2012-01-26 Infineon Technologies Ag Halbleiterbauelement und elektronisches Modul
JP4973359B2 (ja) * 2007-07-23 2012-07-11 富士電機株式会社 半導体装置
JP5233339B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
EP2242098A1 (en) * 2009-04-16 2010-10-20 Nxp B.V. Single side rail substrate
US20110193207A1 (en) * 2010-02-09 2011-08-11 Freescale Semiconductor, Inc Lead frame for semiconductor die
KR20120048995A (ko) * 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
TWI489607B (zh) * 2010-11-23 2015-06-21 登豐微電子股份有限公司 封裝結構
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
CN103137594A (zh) * 2011-12-05 2013-06-05 正文电子(苏州)有限公司 一种新的半导体引线框架
JP5533923B2 (ja) * 2012-04-09 2014-06-25 富士電機株式会社 半導体装置
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
WO2016104088A1 (ja) * 2014-12-24 2016-06-30 日本精工株式会社 パワー半導体モジュール及びこれを用いた電動パワーステアリング装置
DE112015005995T5 (de) * 2015-01-20 2017-10-26 Mitsubishi Electric Corporation Leistungsmodul
JP6750352B2 (ja) * 2016-07-06 2020-09-02 株式会社デンソー 内燃機関用の点火コイル
JP7145798B2 (ja) * 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP7548714B2 (ja) * 2019-03-25 2024-09-10 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム
JP7312604B2 (ja) 2019-05-13 2023-07-21 ローム株式会社 半導体装置
US11990455B2 (en) 2019-06-24 2024-05-21 Rohm Co., Ltd. Semiconductor device
US11222790B2 (en) 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393257A (ja) * 1989-09-05 1991-04-18 Toshiba Corp 樹脂封止型半導体装置
JP2000049274A (ja) * 1998-05-29 2000-02-18 Nec Ic Microcomput Syst Ltd 半導体装置およびリ―ドフレ―ム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255260A (ja) * 1991-02-07 1992-09-10 Fujitsu Ltd リードフレーム及び半導体装置の製造方法
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393257A (ja) * 1989-09-05 1991-04-18 Toshiba Corp 樹脂封止型半導体装置
JP2000049274A (ja) * 1998-05-29 2000-02-18 Nec Ic Microcomput Syst Ltd 半導体装置およびリ―ドフレ―ム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019900012340

Also Published As

Publication number Publication date
JP2003218309A (ja) 2003-07-31
US6818971B2 (en) 2004-11-16
JP3812447B2 (ja) 2006-08-23
US20030141579A1 (en) 2003-07-31
KR20030064624A (ko) 2003-08-02

Similar Documents

Publication Publication Date Title
KR100725301B1 (ko) 수지 밀봉형 반도체 장치
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
KR100287236B1 (ko) J-형으로구부러진리드단자를구비하는반도체장치
KR101121842B1 (ko) 반도체 장치
US6774464B2 (en) Semiconductor device and method of manufacturing the same
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
JP4252563B2 (ja) 半導体装置
JP4207133B2 (ja) 樹脂封止形半導体装置
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP3825197B2 (ja) 半導体装置
JP3875126B2 (ja) 半導体装置及びその製造方法
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR100873417B1 (ko) 최적화된 ｄｂｃ 패턴 및 단자 구조를 갖는 전력용 반도체모듈
US20240055327A1 (en) Pre-plated lead tip for wettable flank leadframe
JP2009135256A (ja) 半導体装置及びその製造方法
EP0646961A2 (en) A lead frame structure and a method for manufacturing a semiconductor package device using the lead frame structure
KR20010069063A (ko) 접착성 댐-바를 갖는 리드프레임
JP2005085829A (ja) 半導体装置
KR970005721B1 (ko) 반도체 패키지용 리드 프레임
JPS59155160A (ja) 樹脂封止型電子装置
JPH03219663A (ja) 半導体装置用リードフレーム
JP2005197507A (ja) 電子装置
JPH02230761A (ja) リードフレームおよびこれを利用した半導体装置
KR20000046471A (ko) 그라운드 본딩이 용이한 리드프레임 및 이를 이용한 본딩방법
JP2000114447A (ja) 半導体装置製造用のリードフレーム、およびこれにより製造された半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee