JP2009135256A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009135256A JP2009135256A JP2007309807A JP2007309807A JP2009135256A JP 2009135256 A JP2009135256 A JP 2009135256A JP 2007309807 A JP2007309807 A JP 2007309807A JP 2007309807 A JP2007309807 A JP 2007309807A JP 2009135256 A JP2009135256 A JP 2009135256A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- leads
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
【課題】樹脂封止型の半導体装置において、素子の搭載等の作業をしやすくすることができる半導体装置を提供することと、接続導線(リード)の剛性を向上させることができる半導体装置の製造方法を提供すること。
【解決手段】素子3及び素子3に近接するリード2を外部に露出する空隙部4を設けるようにICチップ及びリード2をモールド樹脂1で封止することにより、空隙部4から直接素子3の搭載等を行うことができる。また少なくとも隣り合う2本のリードに対してリードの延伸方向と直角に交差するようにリード連結部19b及び19cが形成されたリード12を用い、リード連結部19b及び19cを外部に露出する空隙部14b及び14cからリード間連結部20をカットする工程を設けることにより、封止工程の際にリードの位置がずれたり、変形してしまうのを防止することができ、リードの剛性を向上させることができる。
【選択図】図1
【解決手段】素子3及び素子3に近接するリード2を外部に露出する空隙部4を設けるようにICチップ及びリード2をモールド樹脂1で封止することにより、空隙部4から直接素子3の搭載等を行うことができる。また少なくとも隣り合う2本のリードに対してリードの延伸方向と直角に交差するようにリード連結部19b及び19cが形成されたリード12を用い、リード連結部19b及び19cを外部に露出する空隙部14b及び14cからリード間連結部20をカットする工程を設けることにより、封止工程の際にリードの位置がずれたり、変形してしまうのを防止することができ、リードの剛性を向上させることができる。
【選択図】図1
Description
本発明は、半導体素子を搭載する樹脂封止型の半導体装置に関し、特に多ピン、狭ピッチの接続導線を有する半導体装置及びその製造方法に関するものである。
従来、電子機器の多機能化のニーズに伴い、装置の接続導線のピン数は増加傾向にある。これに起因する狭ピッチ化によりテスティングが困難になり、また接続導線の剛性が低下するため、接続導線が変形しやすくなり、導電性接着剤等の実装が困難になるという問題があった。そして電子機器の多機能化、高集積化に伴い、半導体装置はさらに小型化、軽量化が求められてきている。これらの問題に対処するために、例えば特許文献1、2に記載されたものが知られている。
特許文献1において、半導体装置は、半導体素子を搭載するリードフレームと、半導体素子を封止するモールド樹脂から構成される。そして、テスティング時の端子部の位置決めと変形防止のための樹脂外枠と、樹脂外枠の変形防止のための外枠固定用樹脂連結部が設けられている。これにより、テスティングを容易にすることができるようになる。さらに半導体素子及びリードフレームの内側先端部を封止する素子保護用樹脂部と、リードフレームを固定するための樹脂部である樹脂内枠との間を、内枠固定用樹脂連結部のみでつないでいる。これにより、装置の重量及び樹脂材料費を低減するとともに、素子保護用樹脂部と樹脂内枠との間に空間を形成することによりスペースを提供している。
特許文献2において、リードの剛性を向上させるために、リードの延出方向に交差する方向に、リードの各々の間を固着する絶縁連結部材を設けている。これにより、絶縁連結部材がリード各々の隣接するもの同士を相互に連結してリードの外力による変形を防止している。
特開平6−177188
特開平7−302874
ここで、樹脂封止型の半導体装置が、ICチップの他、コンデンサや抵抗等の素子を有するものであって、モールド樹脂による封止工程後に素子の搭載・交換・調整等を行う場合には、素子を改めて露出させる必要がある。しかしながら、封止工程後に素子を露出させるのは、手間がかかるため容易にはできないという問題があった。
また、特許文献1、2に示すように樹脂によりリードの連結部を設ける場合、リードを成型した後に樹脂による封止工程を行う。封止工程前には、リードはそれぞれ分離された状態であるため、樹脂による封止工程の際にリードの位置がずれてしまったり、変形してしまう虞があった。
本発明は、上記問題点に鑑み、樹脂封止型の半導体装置において、素子の搭載等の作業をしやすくすることができる半導体装置を提供することを第1の目的とし、更に接続導線(リード)の剛性を向上させることができる半導体装置の製造方法を提供することを第2の目的とする。
上記第1の目的を達成するために、請求項1記載の半導体装置は、ICチップと、前記ICチップと電気的に接続され、前記ICチップの周囲に配置された複数のリードと、前記リード上に接続された素子と、前記ICチップ及び前記リードを封止するモールド樹脂と、からなる半導体装置において、前記モールド樹脂は、前記素子及び前記素子に近接する前記リードを外部に露出するように設けられた空隙部を有することを特徴とする。
請求項1記載の半導体装置は、上述の構成を採用したことにより、樹脂による封止工程後に素子の搭載・交換・調整等を行う場合に、改めて素子を露出させる必要はなく、空隙部から直接作業をすることができる。また素子に近接するリードとともに露出することにより、リードの接続・切断、テスト端子の増設等と同時に効率よく作業をすることができる。
上記第2の目的を達成するために、請求項2記載の半導体装置の製造方法は、少なくとも隣り合う2本のリードに対して、前記リードの延伸方向と直角に交差するようにリード連結部が形成された複数の前記リードをICチップの周囲に配置し、前記ICチップと前記リード連結部が形成された前記リードとを電気的に接続する接続工程と、モールド樹脂により、前記リード連結部を外部に露出する空隙部を有するように前記ICチップ及び前記リードを封止する封止工程と、前記空隙部を用いて、複数の前記リードの各々のリード間の前記リード連結部をカットすることにより、前記リード連結部による前記リードの接続を切り離す切断工程と、からなることを特徴とする。
請求項2記載の半導体装置の製造方法では、少なくとも隣り合う2本のリードに対して、それらの延伸方向と直角に交差するようにリード連結部が形成されたリードを用いている。これにより、リード連結部はリードと一体となって形成されているため、接続工程や樹脂による封止工程の際にリードの位置がずれたり、変形してしまうのを防止することができ、リードの剛性を向上させることができる。また封止工程においてリード連結部を外部に露出する空隙部を有することにより、樹脂材料費を低減することができるとともに、切断工程において複数のリードの各々のリード間のリード連結部をカットする際に、空隙部からリードに対して直接作業をすることができる。
請求項3に記載のように、前記リードは少なくとも1つの素子を搭載しており、前記封止工程では、前記素子及び前記素子に近接する前記リードを外部に露出する空隙部を有するように前記ICチップ及び前記リードを封止しても良い。
以下、本発明の半導体装置及びその製造方法について図に基づいて説明する。
(第1実施形態)
図1は本実施形態における半導体装置100を説明するための平面図である。
図1は本実施形態における半導体装置100を説明するための平面図である。
図1に示すように、半導体装置100は、ICチップ(図示せず)と、ICチップと電気的に接続され、ICチップの周囲に配置された複数のリード2と、リード2上に接続された素子3と、リード2を封止するモールド樹脂1から構成される。
モールド樹脂1は、素子3及び素子3に近接するリード2を外部に露出するように形成された略四角形状の空隙部4を設けるようにICチップ及びリード2を封止する。また本実施形態において、複数のリード2はそれぞれの先端で外部端子5aを形成しており、さらに空隙部4内でも内部端子5bを形成している。尚、空隙部4は略四角形状に限らず、丸型や多角形状等であっても構わない。
空隙部4を設けたことにより、モールド樹脂1による封止工程後に素子3の搭載・交換・調整等を行う場合に、改めて素子3を露出させる必要はなく、空隙部4から直接作業をすることができる。また素子3に近接するリード2とともに露出することにより、リード2の接続・切断、テスト端子の増設等と同時に効率よく作業をすることができる。
次に本実施形態における半導体装置100の製造方法について説明する。
リード2は、銅もしくは銅系の合金で形成されており、平板材にエッチングやプレス加工等で所定の形状にパターニングした後、メッキ処理することにより形成される。
接続工程では、上述のように形成されたリード2に対し、導電性接着剤(図示せず)を介してICチップが搭載され、さらに固定されたICチップのパッド(図示せず)とリード2とがワイヤを介して電気的に接続される。尚、本実施形態において、ワイヤは金やアルミニウム等からなる。
接続工程が終了すると、封止工程に移行する。この工程では、ICチップが取り付けられたリード2をエポキシ系樹脂等のモールド材料を採用して封止する。本実施形態において、封止工程は金型を用いたトランスファーモールド法により形成される。
このトランスファーモールド法は、周知のように、予め一定の温度に加熱した金型(図示せず)によって、封止すべきリード2及びICチップを所定位置に固定したものを挟んで、予めタブレット状に成形した樹脂(図示せず)を高周波加熱等し、これをカル穴に充填し、トランスファプランジャを動作させて樹脂をランナ及びゲートを通じて上型キャビティ及び下型キャビティに溶融加圧注入するというものである。
このとき、リード2及びICチップを所定位置に固定した後、素子3及び素子3に近接するリード2部分に素子3を収容しつつ、素子3及び素子3に近接するリード2と金型との間の空間を埋める略方形状のプレートを配置する。これにより、素子3及び素子3に近接するリード2部分に樹脂が流れ込まないため、素子3及び素子3に近接するリード2を外部に露出する略四角形状の空隙部が形成される。尚、空隙部は、素子3及び素子3に近接するリード2を外部に露出していれば略四角形状でなくても、丸型や多角形状であっても構わない。
(第2実施形態)
次に第2実施形態について説明する。図2は本実施形態における半導体装置200の製造方法において、接続工程後の半導体装置200の平面図であり、図3は切断工程後の半導体装置200の平面図である。
次に第2実施形態について説明する。図2は本実施形態における半導体装置200の製造方法において、接続工程後の半導体装置200の平面図であり、図3は切断工程後の半導体装置200の平面図である。
本実施形態による半導体装置200でも、第1実施形態による半導体装置100と同様に、ICチップ16と、ICチップ16と電気的に接続され、ICチップ16の周囲に配置された複数のリード12と、リード12上に接続された素子13と、から構成される。
リード12は、リードフレーム17を有しており、フレーム枠17a及び17bから形成される。フレーム枠17aは、フレーム枠17aから直角方向に2本の接続部17cが延設されており、接続部17cの延設先端にICチップ16を搭載するための略四角形状のアイランド部17dを設けている。またアイランド部17dにおいて、接続部17cが設けられている辺を除く3辺に面するように複数のリード12が配置される。この複数のリード12は、フレーム枠17aと対向する方向に延設されており、アイランド部17dに面する側と反対側のリード12の端部を連結するようにフレーム枠17bが設けられている。
ただし、本実施形態における半導体装置200では、リード12には3箇所にリード連結部19a、19b、19cが設けられている。リード連結部19aは、フレーム枠17bとフレーム枠17bの最も近くに接続されている素子との間に複数本のリード12を連結するように、リード12の延伸方向と直角に交差するように設けられている。さらに同様にして、リード連結部19aよりもアイランド部17d側に複数本のリード12を連結するリード連結部19bを設けている。そしてリード連結部19bよりもアイランド部17d側に隣り合う2本のリードを連結するように、リード12の延伸方向と直角に交差するようにリード連結部19cが形成されている。尚、本実施形態において、リード連結部はリード連結部19aのほかに2箇所に設けられているが、リード連結部19aのほかに少なくとも1箇所に設けられていれば良い。また、リード連結部は少なくとも隣り合う2本のリードを連結するように設けられていればその長さは問わない。
リード連結部を設けることにより、リード連結部はリードと一体となって形成されているため、接続工程やモールド樹脂11による封止工程の際にリードの位置がずれたり、変形してしまうのを防止することができ、リードの剛性を向上させることができる。
次に、本実施形態の半導体装置200の製造方法について説明する。本実施形態による半導体装置200でも、第1実施形態による半導体装置100と同様に接続工程を行う。
ただし、第2実施形態では、封止工程において、リード連結部19b及び19cを外部に露出する空隙部14b及び14cを有するように封止した後、切断工程に移行する。この工程では、空隙部14b及び14cから切り刃を挿入し、押下することにより、複数のリード12のリード間連結部20をカットする。これにより、リード連結部19b及び19cによる複数のリード12の電気的な接続を切り離すことができる。またこのとき、フレーム枠17a及び接続部17c、フレーム枠17b及びリード連結部19aの不要なパターンを切り刃によりカットすることにより、リード12はそれぞれの先端で外部端子15を形成する。
封止工程においてリード連結部19b及び19cを外部に露出する空隙部14b及び14cを有することにより、樹脂材料費を低減することができるとともに、切断工程において複数のリード12のリード間連結部20をカットする際に、空隙部14b及び14cからリード12に対して上述のように直接作業をすることができる。
尚、図示していないが、封止工程において第1実施形態における空隙部4と同様に、更に素子13及び素子13に近接するリード12を外部に露出する空隙部を形成することができる。
このように上述したような実施形態における樹脂封止型の半導体装置によると、素子の搭載等の作業をしやすくすることができる。更に上述したような実施形態における樹脂封止型の半導体装置の製造方法によると、接続導線(リード)の剛性を向上させることができる。
1,11・・・モールド樹脂
2,12・・・リード
3,13・・・素子
4,14b,14c・・・空隙部
5a,15・・・外部端子
5b・・・内部端子
16・・・ICチップ
17・・・リードフレーム
17a,17b・・・フレーム枠
17c・・・接続部
17d・・・アイランド部
18・・・ワイヤ
19a,19b,19c・・・リード連結部
20・・・リード間連結部
2,12・・・リード
3,13・・・素子
4,14b,14c・・・空隙部
5a,15・・・外部端子
5b・・・内部端子
16・・・ICチップ
17・・・リードフレーム
17a,17b・・・フレーム枠
17c・・・接続部
17d・・・アイランド部
18・・・ワイヤ
19a,19b,19c・・・リード連結部
20・・・リード間連結部
Claims (3)
- ICチップと、
前記ICチップと電気的に接続され、前記ICチップの周囲に配置された複数のリードと、
前記リード上に接続された素子と、
前記ICチップ及び前記リードを封止するモールド樹脂と、からなる半導体装置において、
前記モールド樹脂は、前記素子及び前記素子に近接する前記リードを外部に露出するように設けられた空隙部を有することを特徴とする半導体装置。 - 少なくとも隣り合う2本のリードに対して、前記リードの延伸方向と直角に交差するようにリード連結部が形成された複数の前記リードをICチップの周囲に配置し、前記ICチップと前記リード連結部が形成された前記リードとを電気的に接続する接続工程と、
モールド樹脂により、前記リード連結部を外部に露出する空隙部を有するように前記ICチップ及び前記リードを封止する封止工程と、
前記空隙部を用いて、複数の前記リードの各々のリード間の前記リード連結部をカットすることにより、前記リード連結部による前記リードの接続を切り離す切断工程と、からなることを特徴とする半導体装置の製造方法。 - 前記リードは少なくとも1つの素子を搭載しており、前記封止工程では、前記素子及び前記素子に近接する前記リードを外部に露出する空隙部を有するように前記ICチップ及び前記リードを封止することを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309807A JP2009135256A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309807A JP2009135256A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135256A true JP2009135256A (ja) | 2009-06-18 |
Family
ID=40866879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007309807A Pending JP2009135256A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135256A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043882A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置の製造方法 |
JP2019029585A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社東海理化電機製作所 | モジュール装置及びその製造方法 |
-
2007
- 2007-11-30 JP JP2007309807A patent/JP2009135256A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043882A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置の製造方法 |
JP2019029585A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社東海理化電機製作所 | モジュール装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
JP5707902B2 (ja) | 半導体装置及びその製造方法 | |
US8525311B2 (en) | Lead frame for semiconductor device | |
JP2000150765A (ja) | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 | |
TWI353046B (en) | Land grid array semiconductor device packages, ass | |
TWI486105B (zh) | 封裝結構及其製造方法 | |
JP2009194059A (ja) | 半導体装置及びその製造方法 | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
US20130249071A1 (en) | Semiconductor device and method of assembling same | |
US20230068748A1 (en) | Leaded semiconductor device package | |
JP5178541B2 (ja) | 半導体装置 | |
JP2009135256A (ja) | 半導体装置及びその製造方法 | |
JP2009094189A (ja) | コネクタ付き半導体パッケージ | |
JP4252563B2 (ja) | 半導体装置 | |
CN112216666A (zh) | 元器件电性连接方法及芯片封装 | |
US9818675B2 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
US20110062569A1 (en) | Semiconductor device package with down-set leads | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP2008177424A (ja) | 半導体装置 | |
JP4030363B2 (ja) | 半導体装置 | |
JP2009152324A (ja) | 半導体装置の製造方法 | |
JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
JP2006222239A (ja) | 半導体装置およびその製造方法 |