KR100287236B1 - J-형으로구부러진리드단자를구비하는반도체장치 - Google Patents

J-형으로구부러진리드단자를구비하는반도체장치 Download PDF

Info

Publication number
KR100287236B1
KR100287236B1 KR1019980017825A KR19980017825A KR100287236B1 KR 100287236 B1 KR100287236 B1 KR 100287236B1 KR 1019980017825 A KR1019980017825 A KR 1019980017825A KR 19980017825 A KR19980017825 A KR 19980017825A KR 100287236 B1 KR100287236 B1 KR 100287236B1
Authority
KR
South Korea
Prior art keywords
heat sink
resin member
lead terminal
lead
semiconductor device
Prior art date
Application number
KR1019980017825A
Other languages
English (en)
Other versions
KR19980087150A (ko
Inventor
세이지 이찌까와
다께시 우메모또
도시아끼 니시베
가즈나리 사또
구니히꼬 쓰보따
마사또 스가
요시까즈 니시무라
게이따 오까히라
다쓰야 미야
도루 기따꼬가
가즈히로 다하라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980087150A publication Critical patent/KR19980087150A/ko
Application granted granted Critical
Publication of KR100287236B1 publication Critical patent/KR100287236B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

J-형으로 구부러진 리드 단자를 구비하는 반도체 장치가 개시된다. 그 외측부에 형성된 오목부를 구비하는 방열판은 수지 부재의 저면에 노출되고 리드 단자의 외측부는 방열판의 오목부에 위치된다. 리드 단자의 외측부의 선단과 방열판의 오목부는 서로 수지 부재의 볼록부에 의해서 격리된다. 방열판이 수지 부재의 저면에 노출되므로, 방열성은 높고, 반면에 리드 단자는 서로 전혀 단락되지 않는다.

Description

Ｊ-형으로 구부러진 리드 단자를 구비하는 반도체 장치
본 발명은 반도체 장치에 관한 것이며, 더욱 상세히는 J-형으로 구부러진 리드 단자를 구비하는 반도체 장치 및 그 반도체 장치의 제조 방법에 관한 것이다.
종래 기술에서, LSI(large scale integrated circuit) 및 트랜지스터와 같은 반도체 장치는 각종 전자기기에 활용된다.
상기한 반도체 장치에서, 반도체 회로의 펠릿은 수지부재 내부에 봉지되고, 신장된 도전판으로 각각 형성된 다수의 리드 단자가 수지 부재의 양쪽에 제공된다. 리드 단자는 수지 부재의 내부에서 펠릿의 접속 패드에 접속되기 때문에, 만일 반도체 장치가 회로 기판에 탑재되고 리드 단자가 선호 배선에 접속된다면, 각종 신호를 펠릿에 입출력할 수가 있다.
이러한 반도체 장치가 각종 용도에 이용되지만, 예컨데, 휴대용 전화기에 이용되는 반도체 장치는 탑재 면적을 최소화하는 것이 요구된다. 따라서, 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부가 J-형으로 구부러지고 리드 단자의 선단(free end)이 수지 부재의 저면에 위치되어 탑재면적을 감소시키는 반도체 장치가 실용화되었다.
이러한 반도체 장치는, 예컨데, 일본 특허 공개 공보 제 221242/95 호, 일본 특허 공개 공보 제 263607/95 호, 그리고 일본 특허 공개 공보 제 88296/96 호에 개시되어 있다.
상기한 바와 같이 리드 단자가 J-형으로 구부러지고 그 선단이 수지 부재의 저면에 위치되는 반도체 장치에서, 전체 점유 면적 또한 감소되고 리드 단자가 수지 부재의 저면의 위치에서 회로 기판에 접속되므로, 탑재 면적은 감소될 수 있다.
그러나, 상기한 반도체 장치에서, 리드 단자의 선단이 수지 부재의 저면에 위치되므로, 도전성 아일랜드로 이루어진 방열판이 수지 부재의 저면에 노출되면, 방열판과 리드 단자는 서로 단락된다.
리드 단자가 상기한 바와 같이 J-형으로 구부러진 반도체 장치는, 방열판이 수지 부재의 저면에 노출되지 않도록 구성되기 때문에 펠릿의 방열성은 양호하지 않게 된다. 그러나, 휴대용 전화기에서 전파 송신에 사용되는 반도체 장치에서, 펠릿은 다량의 전력을 사용하므로 다량의 열을 발생하고, 따라서, 열을 효과적으로 방산하는 것이 요구된다.
이점에 대하여, 일본 특허 공개 공보 제 221242/95 호에 개시된 반도체 장치에서는, 절연막을 방열판의 저면에 형성하여, 리드 단자와의 단락을 방지하면서 방열판이 수지의 저면에 노출된다. 그러나, 이러한 구조는 방열판을 회로 기판의 접지 배선에 접속할 수가 없어서, 양호한 방열성이 기대될 수 없다.
본 발명의 목적은, 수지 부재의 저면에 위치된 리드 단자의 선단이 J-형으로 구부러진 리드 단자를 구비하고, 방열판이 수지 부재의 저면에 노출되어 양호한 방열성을 실현하고 방열판과 리드 단자는 서로 단락되지 않는 반도체 장치를 제공하는 것이다.
본 발명이 적용된 통상의 반도체 장치에서, 다수의 접속 패드를 구비하는 반도체 회로의 펠릿은 방열판의 상면에 위치되고, 신장된 도전판으로 형성된 다수의 리드 단자는 펠릿의 외측에 배치된다. 펠릿의 접속 패드와 리드 단자는 본딩 와이어에 의해서 각각 서로 접속되고, 방열판, 펠릿, 본딩 와이어 및 리드 단자의 내측부가 수지부재 내부에서 봉지된다. 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부가 J-형으로 구부러져서, 이러한 방식으로 구부러진 리드 단자의 외측부의 선단이 수지 부재의 저면에 위치된다.
상기한 바와 같은 반도체 장치에 사용된 본 발명의 제 1 양태에 따라서, 오목부가 방열판의 외측 주변부에 형성되고, 방열판이 수지 부재의 저면에 노출된다. 리드 단자의 외측부의 선단은 수지 부재의 오목부에 형성되고, 절연재는 수지 부재의 외측부의 선단과 방열판의 오목부 사이의 틈에 형성된다.
따라서, 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부가 J-형으로 구부러지고 선단이 수지 부재의 저면에 위치되므로, 적재 면적이 감소된다. 또한, 방열판이 수지 부재의 저면에 노출되므로, 펠릿의 방열성이 높다.
한편, 리드 단자의 외측부의 선단이, 방열판의 외측 주변부에 형성된 오목부에 위치되고, 절연소자가 리드 단자의 선단과 방열판의 오목부 사이의 틈에 위치되므로, 리드 단자는 방열판과 단락되지 않는다. 즉, 본 발명은 반도체 장치의 방열성 증대 및 탑재 면적의 감소 모두를 달성할 수 있다.
본 발명에서는, 방열판에 대하여 펠릿이 탑재되는 방향을 상방으로 칭하고, 이 방향과 수직인 방향을 측방으로 칭한다. 그러나 이러한 방향은 설명을 간략화 하기 위해서 편의적으로 사용될 뿐 장치가 제조되거나 실제적으로 사용될 때의 어느 방향도 한정하지 않는다.
또한, 본 발명의 방열판은 펠릿이 탑재되며 펠릿의 방열에 기여하는 부재를 의미하고, 방열판으로서 금속재 아일랜드를 사용할 수 있다. 방열판의 오목부는, 리드 단자의 선단이 위치된 방열판의 부분에서 물질이 제거된 형상을 의미하고, 외부 형태가 오목형일 필요는 없다. 절연재는 절연성을 가지면서 리드 단자와 방열판 사이의 틈에 배치될 수 있는 어떠한 부재이면 되므로, 예컨데 접착제 또는 수지 부재의 볼록부 등이 사용될 수 있다.
한편, 본 발명의 제 2 양태에 따른 반도체 장치에서, 오목부는 방열판의 외측 주변부에 형성되고, 방열판은 수지 부재의 저면에 노출된다. 수지 부재의 저면의 외측 주변부에 돌출식으로 제공된 볼록부는 방열판의 오목부에 위치되고, 오목부는 수지 부재의 볼록부의 저면에 형성된다. 또한, 리드 단자의 외측부의 선단은 수지 부재의 오목부에 위치된다.
따라서, 본 발명의 반도체 장치에서, 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부는 J-형으로 구부러지고 이들의 선단은 수지 부재의 저면에 위치되므로, 탑재 면적이 감소된다. 또한, 방열판이 수지 부재의 저면에 노출되므로, 펠릿의 방열성이 높다.
한편, 리드 단자의 외측부의 선단이, 방열판의 외측 주변부에 형성된 오목부에 위치되고 수지 부재의 볼록부가 리드 단자의 선단과 방열판의 오목부 사이의 틈에 위치되므로, 리드 단자는 방열판에 단락되지 않는다. 즉, 본 발명은 반도체 장치의 방열성의 증대 및 탑재 면적의 감소 모두를 달성할 수 있다.
본 발명의 반도체 장치에서, 한 리드 단자의 외측부의 선단은 방열판의 오목부들 중의 하나에 위치될 수도 있다.
이 경우, 방열판의 다수의 오목부의 틈에 위치된 다수의 볼록부는 다수의 리드 단자의 틈에 위치된다. 즉, 방열판이 큰 면적으로 형성될 수 있어서, 반도체 장치의 방열성이 더욱 증대된다.
본 발명의 반도체 장치에서, 다수의 리드 단자의 외측부의 선단이 방열판의 오목부에 위치될 수도 있다.
이 경우, 방열판의 오목부의 수가 리드 단자의 수보다 작기 때문에, 방열판은 더 단순한 형상으로 형성될 수 있다. 따라서, 반도체 장치의 생산성이 개선될 수 있다.
본 발명이 사용되는 통상의 반도체 제조 방법에서, 다수의 리드 단자 및 단일 방열판이 타이 바(tie bar) 등의 소자에 의해서 일체적으로 접속되는 단일 리드 프레임이 형성된다. 그 표면에 제공된 다수의 접속 패드를 구비하는 반도체 회로의 펠릿은 방열판에 대응하는 리드 프레임의 일부의 상면에 위치되고, 펠릿의 다수의 접속 패드 및 리드 프레임의 다수의 리드 단자는 본딩 와이어에 의해서 각각 서로 접속된다. 펠릿과 본딩 와이어가 일체적으로 탑재되는 리드 프레임은, 한 쌍 이상의 상호 이동 가능한 금형의 케비티(cavity)에 위치되고, 금형이 밀폐되어 그 사이에서 리드 단자의 외측부를 유지한다. 용융 수지는 금형의 케비티에 충전된다. 충전된 수지는 응고되어 방열판의 일부, 펠릿, 본딩 와이어 및 리드 단자의 내측부가 봉지되고 반면에 리드 단자의 외측부는 노출되는 수지 부재를 형성한다. 리드 프레임의 타이 바 등의 소자는 절단되어 방열판과 다수의 리드 단자를 각각 서로 분리하고, 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부는, 그 선단부가 수지 부재의 저면에 위치될 때까지 J-형으로 구부러진다.
상기한 바와 같은 반도체 장치 제조 방법에 사용된 본 발명의 다른 양태에 따르면, 리드 프레임이 형성될 때, 오목부는 방열판의 외측 주변부에 형성된다. 리드 프레임이 금형에 위치될 때, 방열판의 저면은 금형의 내면과 접촉하게 된다. 수지 부재가 형성될 때, 그 저면에 형성된 오목부를 구비하는 볼록부가 방열판의 오목부에 형성된다. 리드 단자의 외측부가 구부려질 때, 그 선단은 수지 부재의 오목부에 위치된다.
따라서, 본 발명의 방법에 의해서 제조된 반도체 장치에서, 수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부가 J-형으로 구부려지고 이들의 선단이 수지 부재의 저면에 위치되므로, 탑재 면적이 감소된다. 또한, 방열판이 수지 부재의 저면에 노출되므로, 펠릿의 방열성이 높다.
한편, 리드 단자의 외측부의 선단이, 방열판의 외측 주변부에 형성된 오목부에 위치되고, 수지 부재의 볼록부가 리드 단자의 선단과 방열판의 오목부 사이의 틈에 위치되므로, 리드 단자는 방열판에 단락되지 않는다.
즉, 본 발명이 사용된 반도체 장치의 제조 방법에서, 탑재 면적이 작고 방열성이 높으며 방열판과 리드 단자 사이에서 단락되지 않는 반도체 장치가 간단히 제조될 수 있다.
본 발명의 위와 같은 사항 및 기타 목적, 특징 및 장점은 본 발명의 실시예를 도시하는 첨부된 도면을 참고로한 이하의 상세한 설명으로부터 명백해질 것이다.
도 1(a)는 본 발명의 실시예의 반도체 장치의 외형을 도시하는 평면도이다.
도 1(b)는 반도체 장치의 저면도이다.
도 1(c)는 반도체 장치의 상면도이다.
도 1(d)는 반도체 장치의 측면도이다.
도 2 는 도 1(b)의 선 A-A를 따라서 취한 반도체 장치의 단면도이다.
도 3 은 도 1(b)의 선 B-B를 따라서 취한 반도체 장치의 단면도이다.
도 4 는 반도체 장치의 필수적인 부분을 확대하여 도시하는 저면도이다.
도 5(a)는 리드 단자 및 방열판이 반도체 장치의 제조 공정에서 리드 프레임으로부터 연장된 상태를 도시하는 평면도이다.
도 5(b)는 리드 단자의 외측부를 선단에 인접한 위치에서 구부리는 단계를 도시하는 정면도이다.
도 5(c)는 리드 단자의 외측부가 선단에 인접한 위치에서 구부려지는 상태를 도시하는 정면도이다.
도 5(d)는 리드 단자의 외측부를 기단(base end)에 인접한 위치에서 구부리는 단계를 도시하는 정면도이다.
도 5(e)는 리드 단자의 외측부가 기단에 인접한 위치에서 구부려지는 상태를 도시하는 정면도이다.
도 6(a)는 반도체 장치의 탑재 단계에서 회로 기판을 도시하는 정면도이다.
도 6(b)는 크림(cream) 형태의 땜납이 회로 기판의 상면에 인쇄되는 상태를 도시하는 정면도이다.
도 6(c)는 반도체 장치가 회로 기판의 상면에 위치된 상태를 도시하는 정면도이다.
도 6(d)는 땜납이 응고되어 반도체 장치의 탑재를 완료하는 상태를 도시하는 정면도이다.
도 7(a)는 반도체 장치에서 제 1 변형예의 외형을 도시하는 정면도이다.
도 7(b)는 제 1 변형예의 저면도이다.
도 7(c)는 제 1 변형예의 상면도이다.
도 7(d)는 제 1 변형예의 측면도이다.
도 8(a)는 반도체 장치에의 제 2 변형예의 외형을 도시하는 정면도이다.
도 8(b)는 제 2 변형예의 저면도이다.
도 8(c)는 제 2 변형예의 상면도이다.
도 8(d)는 제 2 변형예의 측면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 집적 회로 장치 2 : 펠릿(pallet)
3, 22, 32 : 방열판 4 : 접속 패드
5 : 리드 단자 6 : 내측부
7 : 결합 와이어 8 : 수지 패키지
9 : 외측부 10, 12, 23 : 오목부
12 : 볼록부 13 : 회로 기판
14 : 신호 배선 15 : 응고된 땜납
16 : 접지 배선 17, 18, 19, 20 : 프레스 금형
21, 31 : 반도체 장치
본 발명에 따른 실시예의 집적 회로 장치(1)는, 도 2 에 도시된 바와 같이 반도체 회로로부터 형성된 집적 회로의 펠릿(2)을 포함한다. 이러한 펠릿(2)은 금속재 아일랜드의 형태로 방열판(3)의 상면에 탑재된다.
다수의 접속 패드(4)가 펠릿(2)의 상면에 형성된다. 다수의 리드 단자(5)는 방열판(3)의 양측에 배치된다. 펠릿(2)의 다수의 접속패드(4)와 다수의 리드 단자(5)의 내측부(6)는 다수의 본딩 와이어(7)에 의해서 각각 서로 접속된다.
펠릿(2), 방열판(3)의 일부, 본딩 와이어(7) 및 리드 단자(5)의 내측부(6)는 수지 부재인 수지 패키지(8)로 봉지된다. 수지 패키지(8)의 측면으로부터 외측으로 뻗는 리드 단자(5)의 외측부(9)는 J-형으로 구부러진다.
이렇게 구부러진 리드 단자(5)의 외측부(9)의 선단은 수지 패키지(8)의 저면에 위치된다. 그러나, 본 실시예의 집적 회로 장치(1)에서 방열판(3)은, 도 1(a) 내지 1(c) 에 도시된 바와 같이, 수지 패키지(8)의 저면에 노출된다는 것을 주목해야한다.
다수의 오목부(10)가 방열판(3)의 외측 주변부에 형성된다. 다수의 볼록부(11)는 수지 패키지(8)의 저면의 외측 주변부에 돌출되어 제공된다. 이러한 볼록부(11)는 방열판(3)의 오목부(10)에 각각 위치된다.
또한, 저부측과 외부측이 각각 개방된 오목부(12)는 수지 패키지(8)의 다수의 볼록부(11)의 저면에 형성된다. 도 3 및 도 4 에 도시된 바와 같이, 리드 단자(5)의 다수의 외측부(9)의 선단은 각각 오목부(12)에 위치된다.
요컨대, 리드 단자(5)의 외측부(9)의 선단은 방열판(3)의 오목부(10)에 위치된다. 수지 패키지(8)의 볼록부(11)는, 리드 단자(5)의 외측부(9)의 선단과 방열판(3)의 오목부(10)사이의 틈에 위치되고 절연 부재로서의 역할을 하게된다.
본 실시예의 집적 회로 장치(1)에서, 수지 패키지(8)의 각 볼록부(11)는 방열판(3)의 오목부(10)들 중의 하나에 위치되고, 각 오목부(12)는 볼록부(11)들 중의 하나의 저면에 형성되고, 한편 각 리드 단자(5)의 외측부(9)의 선단은 오목부(12)들 중의 하나에 위치된다.
상기 구조를 갖는 본 발명의 집적 회로 장치(1)는, 도 6(d)에 도시된 바와 같이 회로 기판(13)의 상면에 탑재된다.
이 경우, 수지 패키지(8)의 저면에 위치된 다수의 리드 단자(5)의 선단들은, 땜납(15)에 의해서 회로 기판(13)의 다수의 신호 배선(14;signal line)에 각각 접속되고, 수지 패키지(8)의 저면에 노출된 방열판(3)은 땜납(15)에 의해서 회로 기판(13)의 접지 배선(16) 등의 도체 패턴에 접속된다.
이러한 방식으로 회로 기판(13)에 탑재된 집적 회로 장치(1)는, 선단이 수지 패키지(8)의 저면에 위치되도록 하기 위하여 수지 패키지(8)의 측면으로부터 외측으로 뻗는 리드 단자(5)의 외측부가 J-형으로 구부러지므로, 축소된 탑재 영역을 갖는다.
또한, 펠릿(2)이 탑재된 방열판(3)이 수지 패키지(8)의 저면에 노출되고 직접 접지 배선(16)에 접속되므로, 펠릿(2)의 열을 효율적으로 방열할 수 있다.
한편, 본 실시예의 집적 회로 장치(1)에서, 리드 단자(5)들의 선단은, 방열판(3)의 외측 주변부에 형성된 오목부(10)에 위치된다. 수지 패키지(8)의 볼록부(11)가 리드 단자(5)의 선단과 방열판(3)사이의 틈에 위치되어 절연 부재로서의 역할을 하므로, 리드 단자(5)와 방열판(3)은 서로 단락되지 않는다.
또한, 다수의 리드 단자(5) 및 방열판(3)의 오목부(10)는 서로 일대일 대응하므로, 방열판(3)은 큰 면적으로 형성되며 양호한 방열성을 갖게 된다.
이하, 본 실시예의 집적 회로 장치(1)의 제조 방법을 간략히 설명하도록 한다.
우선, 다수의 리드 단자(5)와 하나의 방열판(3)이 타이 바 등에 의해서 서로 일체적으로 접속되는 리드 프레임을, 매우 얇은 금속판을 에칭하여 형성한다. 당연히, 방열판(3)은 다수의 오목부(10)가 방열판의 외측 주변부에 위치되는 형태로 형성된다.
다음, 리드 단자(5)의 내측부(6)가 방열판(3)보다 더 높게 위치되도록 리드 프레임을 프레스기로 변형시키고, 땜납으로 펠릿(2)을 방열판(3)의 상면에 탑재한다. 펠릿(2)의 다수의 접속 패드(4)와 다수의 리드 단자(5)는 각각 본딩 와이어(7)로 서로 접속시킨다.
이러한 방식으로 펠릿(2)과 본딩 와이어(7)가 일체적으로 탑재된 리드 프레임은 상호 이동 가능한 한 쌍의 금형의 케비티 안에 위치시킨다.
이로써, 리드 단자(5)의 외측부(9)는 한 쌍의 금형 사이에 이들 금형에 의해서 유지되고, 방열판의 저면은 금형의 내측면에 접하게 되어 이러한 부분은 수지 패키지(8)로부터 노출될 수 있다.
수지 패키지(8)의 몰딩을 위해 사용된 금형은, 그 저면에 형성된 오목부(12)를 구비한 볼록부(11)가 방열판(3)의 오목부(10)에서 몰딩되도록 하는 모양으로 형성된다.
상기한 상태에서, 용융 수지를 금형의 케비티안에 충전시킨 후 응고될 때까지 기다리면, 이에 의해서 펠릿(2), 방열판(3), 본딩 와이어(7) 및 리드 단자(5)의 내측부(6)가 봉지되는 수지 패키지(8)가 형성된다.
수지의 거친 부분(burr)을 제거하고 리드 프레임의 타이 바 등을 절단한다. 결과적으로, 도 5(a)에 도시된 바와 같이 리드 단자(5)의 외측부(9)가 수지 패키지(8)의 측면으로부터 외측으로 뻗게되며, 방열판(3)이 수지 패키지(8)의 저면에 노출되는 중간물(intermediate)이 형성된다.
따라서, 도 5(b) 내지 5(e) 에 도시된 바와 같이, 리드 단자(5)의 외측부(9)는 프레스 금형(17, 18)에 의해서 그 선단 근처의 위치에서 구부려지고, 리드 단자(5)의 외측부(9)는 프레스 금형(19, 20)에 의해서 기단 근처의 위치에서 구부려진다.
결과적으로, 리드 단자(5)는, 그 선단들이 수지 패키지(8)의 저면으로 이동하여 방열판(3)의 오목부에 위치하고 이리하여 수지 패키지(8)의 볼록부(11)가 선단들 사이에 있게 될 때까지, J-형으로 구부러진다.
상기한 방식으로 집적 회로 장치(1)를 제조함으로써, 그 외측 주변부에 형성된 다수의 오목부(10)를 구비하는 방열판(3)이 수지 패키지(8)의 저면에 노출되고, 수지 패키지(8)의 측면으로부터 외측으로 뻗는 리드 단자(5)가 J-형으로 구부러져서, 리드 단자(5)의 선단들이 방열판(3)의 오목부(10)에 위치되고 수지 패키지(8)의 볼록부(11)가 선단들 사이에 있게 되는 구조를 간단히 실현할 수 있다.
또한, 이와 같은 방식으로 제조된 집적 회로 장치(1)를 회로 기판(13)에 탑재하는 방법을 도 6(a) 내지 6(d)를 참조하여 간략하게 설명한다.
먼저, 선호 배선(14)과 접지 배선(16)은 도 6(a)에 도시된 바와 같이, 집적 회로 장치(1)의 리드 단자(5)와 방열판(3)에 대응하는 회로 기판(13)의 상면의 위치에 형성된다.
그리고 나서, 도 6(b)와 6(c)에 도시된 바와 같이, 크림 형태의 땜납(15)을 선호 배선(14)과 접지 배선(16)의 표면에 바르고, 집적 회로 장치(1)를 신호 배선(14)과 접지 배선(16)의 표면에 탑재하며, 그리고 나서 도 6(d) 에 도시된 바와 같이, 땜납(15)이 용융되도록 가열하고 응고되도록 냉각시킨다.
이렇게 응고된 땜납(15)에 의해서, 집적 회로 장치(1)의 리드 단자(5)는 회로 기판(13)의 선호 배선(14)에 접속되고 방열판(3)은 접지 배선(16)에 접속된다. 따라서, 각종 신호가 펠릿(2)에 입출력될 수 있고, 펠릿(2)은 효율적으로 방열할 수 있다.
상기한 실시예에서, 리드 단자(5)와 방열판(3)의 오목부(10)는 서로 일대일 로 대응함을 알 수 있다. 그러나, 예컨데, 도 7(a) 내지 7(d) 에 도시된 반도체 장치의 경우에서처럼, 다수의 리드 단자(5)를 방열판(22)의 각 오목부(23)에 위치시킬 수도 있다.
이 경우, 방열판(22)의 면적은 감소되고 방열성은 다소 감소한다. 그러나, 방열판(22)의 형상이 단순화되므로, 생산성이 증대된다.
또한, 도 8(a) 내지 8(d) 에 도시된 반도체 장치(31)의 경우에서처럼, 방열판(32)을 단순 사각형으로 형성하고 리드 단자(5)를 그의 양측에 위치하도록 하여 방열판(32)의 대향부가 오목부(33)로서 역할을 하도록 할 수 있다.
이 경우, 방열판(32)의 면적은 더욱 감소된다. 그러나, 방열판(32)의 형상은 더욱 단순해진다.
본 발명의 바람직한 실시예가 소정 용어를 사용하여 기재되었지만, 이러한 기재는 예시적인 목적만을 위한 것이고, 하기하는 청구범위의 범주나 정신으로부터 이탈하지 않고 변화와 변경이 만들어질 수 있다는 것을 이해해야 한다.
리드 단자의 외측부를 J-형으로 구부려 설치면적을 줄이면서, 수지 부재의 저면에 방열판을 노출시키므로 양호한 방열성을 실현할 수가 있고, 리드 단자의 선단과 방열판 사이의 틈에 절연재가 배치되어, 방열판과 리드 단자가 단락하는 것도 없어서, 본 발명은 반도체 장치의 방열성 증대 및 탑재 면적의 감소 모두를 달성할 수 있다.

Claims (7)

  1. 저면의 외측 주변부에 형성된 하나 이상의 오목부를 구비하는 수지 부재와;
    상면에 제공된 다수의 접속패드를 구비하며 반도체 회로로 구성되는, 상기 수지 부재 내에서 봉지되는 펠릿;
    외측 주변부에 형성된 하나 이상의 오목부를 구비하고, 상면에 탑재된 상기 펠릿을 구비하며, 상기 수지 부재의 저면에 노출되는 상태로 상기 수지 부재 내에서 봉지되는 방열판과;
    상기 수지 부재 내에서 봉지되며 상기 펠릿의 외측에 위치된 내측부와, 상기 수지 부재의 측면으로부터 외측으로 연장하며, J-형으로 구부러지는 외측부를 구비하는 다수의 리드 단자로서, J-형으로 구부러진 상기 외측부의 선단이 상기 수지 부재의 저면의 상기 오목부에 위치되는 리드 단자와;
    상기 다수의 리드 단자와 상기 펠릿의 다수의 접속 패드를 각각 서로 접속시키며, 상기 수지 부재 내에 봉지된 다수의 본딩 와이어와;
    상기 리드 단자의 상기 외측부의 선단과 방열판의 오목부 사이의 틈에 위치된 절연재로 구성되는 것을 특징으로 하는 반도체 장치.
  2. 상면에 제공된 다수의 접속 패드를 구비하고 반도체 회로로 구성된 펠릿과;
    외측 주변부에 형성된 하나 이상의 오목부를 구비하고, 상면에 탑재된 상기 펠릿을 구비하는 방열판과;
    상기 펠릿을 봉지하고 저면으로 노출되는 방식으로 상기 방열판을 봉지하는 수지 부재로서, 그의 저면의 외측 주변부에 형성된 하나 이상의 볼록부 및 이 볼록부의 저면에 형성된 하나 이상의 오목부를 구비하고, 상기 볼록부는 상기 방열판의 상기 오목부에 위치되는 수지 부재와;
    상기 수지 부재 내에서 봉지되고 상기 펠릿의 외측에 위치된 내측부와, 상기 수지 부재의 측면으로부터 외측으로 연장하며, J-형으로 구부러지는 외측부를 구비하는 다수의 리드 단자로서 J-형으로 구부러진 상기 외측부의 선단이 상기 수지 부재의 상기 볼록부의 저면의 상기 오목부에 위치되는 리드 단자와;
    상기 다수의 리드 단자와 상기 펠릿의 다수의 접속 패드를 각각 서로 접속시키며, 상기 수지 부재 내에 봉지되는 다수의 본딩 와이어로 구성되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 각 리드 단자의 외측부의 선단은 상기 방열판의 오목부에 위치되는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 각 리드 단자의 외측부의 선단은 상기 방열판의 오목부에 위치되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 다수의 리드 단자의 상기 외측부의 선단은 상기 방열판의 오목부에 위치되는 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서, 상기 다수의 리드 단자의 상기 외측부의 상기 선단은 상기 방열판의 오목부에 위치되는 것을 특징으로 하는 반도체 장치.
  7. 외측 주변부에 형성된 하나 이상의 오목부를 구비하는 단일 방열판과 다수의 리드 단자가 지지체에 의해서 각각 서로 일체적으로 접속되는 단일 리드 프레임을 형성하는 단계와;
    다수의 접속 패드가 그 표면에 제공된 반도체 장치의 펠릿을 방열판에 대응하는 리드 프레임의 일부의 상면에 위치시키는 단계와;
    펠릿의 다수의 접속 패드와 리드 프레임의 다수의 리드 단자를 본딩 와이어로 각각 서로 개별적으로 접속하는 단계와;
    펠릿과 본딩 와이어가 일체적으로 탑재된 리드 프레임을, 방열판의 저면이 금형의 내측면에 접하게 하고 리드 단자의 외측부가 한 쌍의 금형들 사이에서 이들 금형에 의해 유지되도록, 상호 이동 가능한 한 쌍 이상의 금형 내에 위치시키는 단계와;
    금형의 케비티 내에 용융 수지를 충전하는 단계와;
    펠릿, 방열판의 일부, 본딩 와이어 및 리드 단자의 내측부가 봉지되고, 리드 단자의 외측부는 노출되며, 저면에 형성된 하나 이상의 오목부를 구비하는 하나 이상의 볼록부가 방열판의 오목부에 형성되는 수지 부재를 형성하기 위해서 충전된 수지가 응고되도록 방치하는 단계와;
    방열판과 다수의 리드 단자를 각각 서로 분리하기 위해서 리드 프레임의 지지체를 절단하는 단계와;
    수지 부재의 측면으로부터 외측으로 뻗는 리드 단자의 외측부를, 리드 단자의 선단이 수지 부재의 저면의 외측 주변부의 오목부에 위치될 때까지, J-형으로 구부리는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019980017825A 1997-05-20 1998-05-18 J-형으로구부러진리드단자를구비하는반도체장치 KR100287236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9129671A JP2924854B2 (ja) 1997-05-20 1997-05-20 半導体装置、その製造方法
JP97-129671 1997-05-20

Publications (2)

Publication Number Publication Date
KR19980087150A KR19980087150A (ko) 1998-12-05
KR100287236B1 true KR100287236B1 (ko) 2001-11-22

Family

ID=15015285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017825A KR100287236B1 (ko) 1997-05-20 1998-05-18 J-형으로구부러진리드단자를구비하는반도체장치

Country Status (7)

Country Link
US (2) US6104086A (ko)
EP (1) EP0880177B1 (ko)
JP (1) JP2924854B2 (ko)
KR (1) KR100287236B1 (ko)
CN (1) CN1146044C (ko)
DE (1) DE69838310T2 (ko)
TW (1) TW494558B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
JP3839178B2 (ja) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP4395986B2 (ja) * 2000-04-24 2010-01-13 住友金属鉱山株式会社 Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6897486B2 (en) * 2002-12-06 2005-05-24 Ban P. Loh LED package die having a small footprint
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
JP2011103286A (ja) * 2009-10-15 2011-05-26 Panasonic Corp プッシュオンスイッチ
CN102223753B (zh) * 2010-04-16 2013-08-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP4996729B2 (ja) * 2010-09-15 2012-08-08 株式会社東芝 電子機器および基板アセンブリ
CN102842786A (zh) * 2011-06-22 2012-12-26 苏州快可光伏电子股份有限公司 接线盒端子组
CN105206596B (zh) * 2014-06-06 2018-12-07 恩智浦美国有限公司 具有弯折引线的封装集成电路器件
JP2020047771A (ja) * 2018-09-19 2020-03-26 Tdk株式会社 端子折り曲げ装置、端子折り曲げ方法、およびコイル部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
IT1213140B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato per assemblaggio di superficie.
US5287000A (en) 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5375320A (en) 1991-08-13 1994-12-27 Micron Technology, Inc. Method of forming "J" leads on a semiconductor device
JP2682936B2 (ja) 1992-02-07 1997-11-26 ローム株式会社 半導体装置
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
JP2713141B2 (ja) * 1994-02-02 1998-02-16 日本電気株式会社 半導体装置
JPH07263607A (ja) * 1994-03-17 1995-10-13 Sumitomo Kinzoku Ceramics:Kk Ｊリード付半導体パッケージとリードフレームの曲げ方法
JPH0883870A (ja) * 1994-09-12 1996-03-26 Ricoh Co Ltd 樹脂封止型半導体装置
JPH0888296A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置ユニット
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置

Also Published As

Publication number Publication date
CN1202009A (zh) 1998-12-16
US6104086A (en) 2000-08-15
EP0880177B1 (en) 2007-08-29
KR19980087150A (ko) 1998-12-05
EP0880177A3 (en) 1999-02-03
CN1146044C (zh) 2004-04-14
DE69838310T2 (de) 2008-05-15
US6319753B1 (en) 2001-11-20
TW494558B (en) 2002-07-11
DE69838310D1 (de) 2007-10-11
JPH10321788A (ja) 1998-12-04
EP0880177A2 (en) 1998-11-25
JP2924854B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100287236B1 (ko) J-형으로구부러진리드단자를구비하는반도체장치
US7968982B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
JP3877401B2 (ja) 半導体装置の製造方法
JP2875139B2 (ja) 半導体装置の製造方法
US20120181676A1 (en) Power semiconductor device packaging
KR100328746B1 (ko) 방열판상에장착된펠릿을구비하는반도체장치및제조방법
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
KR100286906B1 (ko) 단일 리드 프레임으로부터 형성된 한 쌍의 방열단자와 복수개의 리드단자를 갖는 반도체 장치의제조방법 및 그 단일 리드프레임
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP3877402B2 (ja) 半導体装置の製造方法
JP4252563B2 (ja) 半導体装置
JPH11191562A (ja) 半導体装置の製造方法
JP3061120B2 (ja) 半導体装置、その製造方法
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JPH11354673A (ja) 半導体装置
KR100242250B1 (ko) 반도체패키지
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
JP2005057005A (ja) 混成集積回路装置の製造方法
JPH1154682A (ja) 半導体装置、その製造方法
JPH08167688A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee