JPH08167688A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH08167688A JPH08167688A JP6309055A JP30905594A JPH08167688A JP H08167688 A JPH08167688 A JP H08167688A JP 6309055 A JP6309055 A JP 6309055A JP 30905594 A JP30905594 A JP 30905594A JP H08167688 A JPH08167688 A JP H08167688A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- pitch
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】複数種類のリードピッチに容易に対応するリー
ドフレームを提供する。 【構成】リードフレーム１１に備えられたリード線１１
ａ複数本が、半導体集積回路チップ上の信号入出力端子
と接続された一端部Ａと、第１のピッチｄ１に配置され
た他端部Ｂと、第１のピッチｄ１とは異なるピッチｄ２
に配置された中間部Ｃとを有する形状にパターンニング
されている。
ドフレームを提供する。 【構成】リードフレーム１１に備えられたリード線１１
ａ複数本が、半導体集積回路チップ上の信号入出力端子
と接続された一端部Ａと、第１のピッチｄ１に配置され
た他端部Ｂと、第１のピッチｄ１とは異なるピッチｄ２
に配置された中間部Ｃとを有する形状にパターンニング
されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
の端子と接続されるリードフレームに関する。
の端子と接続されるリードフレームに関する。
【０００２】
【従来の技術】図３は、従来の半導体パッケージの断面
図である。図３（ａ）に示す半導体パッケージ３１で
は、リードフレーム（図示せず）から延出するリード端
子３１ａと、そのリードフレーム上に実装された半導体
集積回路チップ（図示せず）の信号入出力端子とがボン
ディングされており、さらにリード端子３１ａの内側の
部分と半導体集積回路チップが樹脂３１ｂでモールドさ
れている。このような半導体パッケージ３１では、半導
体集積回路チップが樹脂３１ｂでモールドされているた
め、良好な放熱特性は望めず、また半導体パッケージ３
１を取り扱う際リード端子３１ａが曲り易いという欠点
がある。
図である。図３（ａ）に示す半導体パッケージ３１で
は、リードフレーム（図示せず）から延出するリード端
子３１ａと、そのリードフレーム上に実装された半導体
集積回路チップ（図示せず）の信号入出力端子とがボン
ディングされており、さらにリード端子３１ａの内側の
部分と半導体集積回路チップが樹脂３１ｂでモールドさ
れている。このような半導体パッケージ３１では、半導
体集積回路チップが樹脂３１ｂでモールドされているた
め、良好な放熱特性は望めず、また半導体パッケージ３
１を取り扱う際リード端子３１ａが曲り易いという欠点
がある。
【０００３】また、図３（ｂ）に示す半導体パッケージ
３５が提案されている。図３（ｂ）に示す半導体パッケ
ージ３５では、銅箔に絶縁層をコーティングしたフイル
ムと金属板とを熱プレスにて接合し、その後銅箔をエッ
チングすることによりリード端子３２ａを有するリード
フレーム３２が形成されている。このようなリードフレ
ーム３２に、半導体集積回路チップ３３が金ワイヤ３４
でボンディングされている。このような半導体パッケー
ジ３５は金属板を有しているため、放熱特性，電磁シー
ルド特性に優れ、またリード端子３２ａは絶縁層を介し
て金属板と一体に形成されているため、リード端子３２
ａの曲がりも防止される。
３５が提案されている。図３（ｂ）に示す半導体パッケ
ージ３５では、銅箔に絶縁層をコーティングしたフイル
ムと金属板とを熱プレスにて接合し、その後銅箔をエッ
チングすることによりリード端子３２ａを有するリード
フレーム３２が形成されている。このようなリードフレ
ーム３２に、半導体集積回路チップ３３が金ワイヤ３４
でボンディングされている。このような半導体パッケー
ジ３５は金属板を有しているため、放熱特性，電磁シー
ルド特性に優れ、またリード端子３２ａは絶縁層を介し
て金属板と一体に形成されているため、リード端子３２
ａの曲がりも防止される。
【０００４】図４は、図３に示す半導体パッケージが実
装される回路基板のパターン図である。回路基板に実装
される半導体パッケージのリードピッチは、例え半導体
集積回路チップが同一の場合であっても回路基板それぞ
れの使用目的により異なっており、図４（ａ）に示すパ
ターン図には、１４４ピンのＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔ Ｐａｃｋａｇｅ）タイプの半導体パッケージのうち
各リードのピッチ寸法ｄ１が０．６５ｍｍで２８ｍｍ口
サイズの外形寸法を有する半導体パッケージが実装さ
れ、また図４（ｂ）に示すパターン図には、１４４ピン
のＱＦＰタイプの半導体パッケージのうち各リードのピ
ッチ寸法ｄ２が０．５ｍｍで２０ｍｍ口サイズの外形寸
法を有する半導体パッケージが実装される。
装される回路基板のパターン図である。回路基板に実装
される半導体パッケージのリードピッチは、例え半導体
集積回路チップが同一の場合であっても回路基板それぞ
れの使用目的により異なっており、図４（ａ）に示すパ
ターン図には、１４４ピンのＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔ Ｐａｃｋａｇｅ）タイプの半導体パッケージのうち
各リードのピッチ寸法ｄ１が０．６５ｍｍで２８ｍｍ口
サイズの外形寸法を有する半導体パッケージが実装さ
れ、また図４（ｂ）に示すパターン図には、１４４ピン
のＱＦＰタイプの半導体パッケージのうち各リードのピ
ッチ寸法ｄ２が０．５ｍｍで２０ｍｍ口サイズの外形寸
法を有する半導体パッケージが実装される。
【０００５】
【発明が解決しようとする課題】上述した半導体パッケ
ージにおいて、それらリードフレームのリードピッチは
異なっているものの、リードフレーム上に実装されてい
る半導体集積回路チップや、半導体集積回路チップ上の
信号入出力端子とリードとのボンディング部は同一の場
合もある。
ージにおいて、それらリードフレームのリードピッチは
異なっているものの、リードフレーム上に実装されてい
る半導体集積回路チップや、半導体集積回路チップ上の
信号入出力端子とリードとのボンディング部は同一の場
合もある。
【０００６】しかし、これらリードフレームは、異なる
リードピッチ毎にそれぞれ形成されるため、複数の異な
るリードピッチに適合させようとすると複数種類のリー
ドフレームを必要とし、手間や無駄が多く問題がある。
本発明は、上記事情に鑑み、複数種類のリードピッチに
容易に対応できるリードフレームを提供することを目的
とする。
リードピッチ毎にそれぞれ形成されるため、複数の異な
るリードピッチに適合させようとすると複数種類のリー
ドフレームを必要とし、手間や無駄が多く問題がある。
本発明は、上記事情に鑑み、複数種類のリードピッチに
容易に対応できるリードフレームを提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明のリードフレームは、ベース金属板と、そのベース金
属板上に形成された絶縁層と、その絶縁層上にパターン
ニングされたリード線とを備えた、半導体集積回路チッ
プが固定されその半導体集積回路チップ上の信号入出力
端子と上記リード線とが電気的に接続されるリードフレ
ームにおいて、上記リード線複数本が、 （１）上記半導体集積回路チップ上の信号入出力端子と
接続される一端部 （２）所定の第１のピッチに互いに平行に配置された他
端部 （３）これら一端部と他端部との中間に、上記第１のピ
ッチとは異なるピッチに互いに平行に配置された少なく
とも１つの中間部 を有する形状にパターニングされてなることを特徴とす
るものである。
明のリードフレームは、ベース金属板と、そのベース金
属板上に形成された絶縁層と、その絶縁層上にパターン
ニングされたリード線とを備えた、半導体集積回路チッ
プが固定されその半導体集積回路チップ上の信号入出力
端子と上記リード線とが電気的に接続されるリードフレ
ームにおいて、上記リード線複数本が、 （１）上記半導体集積回路チップ上の信号入出力端子と
接続される一端部 （２）所定の第１のピッチに互いに平行に配置された他
端部 （３）これら一端部と他端部との中間に、上記第１のピ
ッチとは異なるピッチに互いに平行に配置された少なく
とも１つの中間部 を有する形状にパターニングされてなることを特徴とす
るものである。
【０００８】
【作用】本発明のリードフレームは、リード線複数本
が、第１のピッチに互いに平行に配置された他端部と、
その第１のピッチとは異なるピッチに互いに平行に配置
された少なくとも１つの中間部とを有する形状にパター
ンニングされたものであるため、回路基板との配線に他
端部を使用し、あるいは中間部で切断したリードフレー
ムを使用することにより、異なるリードピッチのリード
フレームが容易に形成される。このように１つのリード
フレームで、異なるリードピッチのリードフレームが複
数種類容易に形成され、従来のリードフレームのように
リードピッチ毎にリードフレームを形成する必要がなく
なり、リードピッチ毎にリードフレームを製造する手間
が削減される。
が、第１のピッチに互いに平行に配置された他端部と、
その第１のピッチとは異なるピッチに互いに平行に配置
された少なくとも１つの中間部とを有する形状にパター
ンニングされたものであるため、回路基板との配線に他
端部を使用し、あるいは中間部で切断したリードフレー
ムを使用することにより、異なるリードピッチのリード
フレームが容易に形成される。このように１つのリード
フレームで、異なるリードピッチのリードフレームが複
数種類容易に形成され、従来のリードフレームのように
リードピッチ毎にリードフレームを形成する必要がなく
なり、リードピッチ毎にリードフレームを製造する手間
が削減される。
【０００９】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の一実施例のリードフレームの概略説明図
である。図１に示すリードフレーム１１は、複数のリー
ド線１１ａを備えている。それら複数のリード線１１ａ
は、ベース金属板上に形成された絶縁層上にパターンニ
ングされている。また、リードフレーム１１の共通部１
１ｂに半導体集積回路チップ（図示せず）が実装され樹
脂１２でポッティングされている。
１は、本発明の一実施例のリードフレームの概略説明図
である。図１に示すリードフレーム１１は、複数のリー
ド線１１ａを備えている。それら複数のリード線１１ａ
は、ベース金属板上に形成された絶縁層上にパターンニ
ングされている。また、リードフレーム１１の共通部１
１ｂに半導体集積回路チップ（図示せず）が実装され樹
脂１２でポッティングされている。
【００１０】ここで複数のリード線１１ａの端部Ａは、
半導体集積回路チップ上の信号入出力端子と電気的に接
続されている。また複数のリード線１１ａの端部Ｂは、
それら複数のリード線１１ａの各ピッチ寸法ｄ１が０．
６５ｍｍになるように互いに平行に配置されている。こ
れら端部Ａと端部Ｂとの中間部Ｃでは、複数のリード線
１１ａは、各ピッチ寸法ｄ２が０．５ｍｍになるように
互いに平行に配置されている。このような形状にパター
ンニングされた複数のリード線１１ａがリードフレーム
１１の４辺それぞれに形成されている。
半導体集積回路チップ上の信号入出力端子と電気的に接
続されている。また複数のリード線１１ａの端部Ｂは、
それら複数のリード線１１ａの各ピッチ寸法ｄ１が０．
６５ｍｍになるように互いに平行に配置されている。こ
れら端部Ａと端部Ｂとの中間部Ｃでは、複数のリード線
１１ａは、各ピッチ寸法ｄ２が０．５ｍｍになるように
互いに平行に配置されている。このような形状にパター
ンニングされた複数のリード線１１ａがリードフレーム
１１の４辺それぞれに形成されている。
【００１１】ここで、リードフレーム１１を点線部Ｅで
折り曲げることにより、各リードのピッチ寸法が０．６
５ｍｍで２８ｍｍ口サイズの外形寸法を有する１４４ピ
ンのＱＦＰタイプのリードフレーム１１が得られる。こ
こで、リード線１１ａの端部Ｂと点線部Ｅとの間の部分
が回路基板のパターンと接続される。これとは別に、リ
ードフレーム１１の中間部Ｃで切断し、点線部Ｄで折り
曲げることにより、各リードのピッチ寸法が０．５ｍｍ
で２０ｍｍ口サイズの外形寸法を有する１４４ピンのＱ
ＦＰタイプのリードフレームが得られる。その場合、リ
ード線１１ａの中間部Ｃと点線部Ｄとの間の部分が回路
基板のパターンと接続される。
折り曲げることにより、各リードのピッチ寸法が０．６
５ｍｍで２８ｍｍ口サイズの外形寸法を有する１４４ピ
ンのＱＦＰタイプのリードフレーム１１が得られる。こ
こで、リード線１１ａの端部Ｂと点線部Ｅとの間の部分
が回路基板のパターンと接続される。これとは別に、リ
ードフレーム１１の中間部Ｃで切断し、点線部Ｄで折り
曲げることにより、各リードのピッチ寸法が０．５ｍｍ
で２０ｍｍ口サイズの外形寸法を有する１４４ピンのＱ
ＦＰタイプのリードフレームが得られる。その場合、リ
ード線１１ａの中間部Ｃと点線部Ｄとの間の部分が回路
基板のパターンと接続される。
【００１２】図２は、図１に示すリードフレームの製造
工程の一例を示す図である。先ず、半導体集積回路チッ
プが実装され樹脂１２でポッティングされたリードフレ
ーム１１を複数有するフレームを用意し、このフレーム
を図１に示す端部Ｂで打ち抜き、図２（ａ）に示すリー
ドフレーム１１を得た。次に、図２（ｂ）に示すよう
に、金型２１ａ，２１ｂによりリードフレーム１１を図
１に示す点線部Ｅで折り曲げ、図２（ｃ）に示す形状を
有するリードフレーム１１を形成した。このようにして
各リードのピッチ寸法が０．６５ｍｍピッチで２８ｍｍ
口サイズの外形寸法を有する１４４ピンのＱＦＰタイプ
のリードフレーム１１を得た。
工程の一例を示す図である。先ず、半導体集積回路チッ
プが実装され樹脂１２でポッティングされたリードフレ
ーム１１を複数有するフレームを用意し、このフレーム
を図１に示す端部Ｂで打ち抜き、図２（ａ）に示すリー
ドフレーム１１を得た。次に、図２（ｂ）に示すよう
に、金型２１ａ，２１ｂによりリードフレーム１１を図
１に示す点線部Ｅで折り曲げ、図２（ｃ）に示す形状を
有するリードフレーム１１を形成した。このようにして
各リードのピッチ寸法が０．６５ｍｍピッチで２８ｍｍ
口サイズの外形寸法を有する１４４ピンのＱＦＰタイプ
のリードフレーム１１を得た。
【００１３】一方、図１に示す中間部Ｃで打ち抜き、点
線部Ｄで折り曲げると、各リードのピッチ寸法が０．５
ｍｍで２０ｍｍ口サイズの外形寸法を有する１４４ピン
のＱＦＰタイプのリードフレームが形成される。尚、本
実施例では、半導体集積回路チップが実装されたリード
フレーム１１を複数有するフレームを用意したが、これ
に代えて半導体集積回路チップが実装されていないリー
ドフレーム１１を複数有するフレームを用意し、このフ
レームをリードフレーム１１のサイズに打ち抜き、金型
で折り曲げた後半導体集積回路チップを実装してもよ
い。
線部Ｄで折り曲げると、各リードのピッチ寸法が０．５
ｍｍで２０ｍｍ口サイズの外形寸法を有する１４４ピン
のＱＦＰタイプのリードフレームが形成される。尚、本
実施例では、半導体集積回路チップが実装されたリード
フレーム１１を複数有するフレームを用意したが、これ
に代えて半導体集積回路チップが実装されていないリー
ドフレーム１１を複数有するフレームを用意し、このフ
レームをリードフレーム１１のサイズに打ち抜き、金型
で折り曲げた後半導体集積回路チップを実装してもよ
い。
【００１４】また、本実施例では、中間部Ｃは１段のみ
であるが、リードのピッチが互いに異なる複数の中間部
を形成しておき、さらに多種のピッチ寸法に対応できる
ように構成してもよい。
であるが、リードのピッチが互いに異なる複数の中間部
を形成しておき、さらに多種のピッチ寸法に対応できる
ように構成してもよい。
【００１５】
【発明の効果】以上説明したように、本発明のリードフ
レームは、ベース金属板，絶縁層，リード線を備え、そ
のリード線複数本が第１のピッチに配置された端部と、
その第１のピッチとは異なるピッチに配置された少なく
とも１つの中間部とを有するものであるため、回路基板
の使用目的に応じたリードピッチを有するリードフレー
ムの加工成形が迅速にでき、複数種類のリードピッチに
容易に対応できる。
レームは、ベース金属板，絶縁層，リード線を備え、そ
のリード線複数本が第１のピッチに配置された端部と、
その第１のピッチとは異なるピッチに配置された少なく
とも１つの中間部とを有するものであるため、回路基板
の使用目的に応じたリードピッチを有するリードフレー
ムの加工成形が迅速にでき、複数種類のリードピッチに
容易に対応できる。
【図１】本発明の一実施例のリードフレームの概略説明
図である。
図である。
【図２】図１に示すリードフレームの製造工程の一例を
示す図である。
示す図である。
【図３】従来の半導体パッケージの断面図である。
【図４】図３に示す半導体パッケージが実装される回路
基板のパターン図である。
基板のパターン図である。
１１ リードフレーム １１ａ リード線 １１ｂ 共通部 １２ 樹脂 ２１ａ，２１ｂ 金型
Claims (1)
- 【請求項１】 ベース金属板と、該ベース金属板上に形
成された絶縁層と、該絶縁層上にパターンニングされた
リード線とを備えた、半導体集積回路チップが固定され
該半導体集積回路チップ上の信号入出力端子と前記リー
ド線とが電気的に接続されるリードフレームにおいて、 前記リード線複数本が、前記半導体集積回路チップ上の
信号入出力端子と接続される一端部と、所定の第１のピ
ッチに互いに平行に配置された他端部と、これら一端部
と他端部との中間に、前記第１のピッチとは異なるピッ
チに互いに平行に配置された少なくとも１つの中間部と
を有する形状にパターンニングされてなることを特徴と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6309055A JPH08167688A (ja) | 1994-12-13 | 1994-12-13 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6309055A JPH08167688A (ja) | 1994-12-13 | 1994-12-13 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167688A true JPH08167688A (ja) | 1996-06-25 |
Family
ID=17988339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6309055A Withdrawn JPH08167688A (ja) | 1994-12-13 | 1994-12-13 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006322B1 (en) | 2014-04-09 | 2015-04-14 | E I Du Pont De Nemours And Company | Polyoxymethylene compositions |
-
1994
- 1994-12-13 JP JP6309055A patent/JPH08167688A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006322B1 (en) | 2014-04-09 | 2015-04-14 | E I Du Pont De Nemours And Company | Polyoxymethylene compositions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| US6104086A (en) | Semiconductor device having lead terminals bent in J-shape | |
| US6611047B2 (en) | Semiconductor package with singulation crease | |
| JPH05226564A (ja) | 半導体装置 | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| US20040262752A1 (en) | Semiconductor device | |
| JP2685582B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08167688A (ja) | リードフレーム | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2737373B2 (ja) | リードフレーム及び集積回路の製造方法 | |
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| KR100355749B1 (ko) | 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지 | |
| JP2754875B2 (ja) | 半導体装置 | |
| JP2001068622A (ja) | 複合半導体装置及びその製造方法 | |
| KR200148118Y1 (ko) | 적층형 반도체 패키지 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2001358279A (ja) | 半導体装置及びリードフレーム | |
| KR200187486Y1 (ko) | 반도체 패키지 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| KR970001889B1 (ko) | 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH08204104A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |