JP2002353395A - リードフレームの製造方法、リードフレーム、及び半導体装置 - Google Patents
リードフレームの製造方法、リードフレーム、及び半導体装置Info
- Publication number
- JP2002353395A JP2002353395A JP2001156789A JP2001156789A JP2002353395A JP 2002353395 A JP2002353395 A JP 2002353395A JP 2001156789 A JP2001156789 A JP 2001156789A JP 2001156789 A JP2001156789 A JP 2001156789A JP 2002353395 A JP2002353395 A JP 2002353395A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- support bar
- die
- coining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 コイニング加工によりダイパッドを薄厚にし
てもリードフレームに歪が生じることのないリードフレ
ームの製造方法、リードフレーム、及び半導体装置を提
供すること。 【解決手段】 リード１２と、ダイパッド１３と、該ダ
イパッド１３と一体化して成る複数のサポートバー１１
とを金属帯条１０に形成する加工工程と、該サポートバ
ー１１と一体化して成るダイパッド１３を、該サポート
バー１１毎に分割することにより、互いに離間した複数
片のダイパッド１３に分割する分割工程と、この分割工
程の後、上記複数片のダイパッド１３の各々の少なくと
も一方の主面１３ｃにコイニング加工を施して上記複数
片のダイパッド１３を薄厚にするコイニング工程とを含
むことを特徴とするリードフレームの製造方法による。
てもリードフレームに歪が生じることのないリードフレ
ームの製造方法、リードフレーム、及び半導体装置を提
供すること。 【解決手段】 リード１２と、ダイパッド１３と、該ダ
イパッド１３と一体化して成る複数のサポートバー１１
とを金属帯条１０に形成する加工工程と、該サポートバ
ー１１と一体化して成るダイパッド１３を、該サポート
バー１１毎に分割することにより、互いに離間した複数
片のダイパッド１３に分割する分割工程と、この分割工
程の後、上記複数片のダイパッド１３の各々の少なくと
も一方の主面１３ｃにコイニング加工を施して上記複数
片のダイパッド１３を薄厚にするコイニング工程とを含
むことを特徴とするリードフレームの製造方法による。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームの
製造方法、リードフレーム、及び半導体装置に関する。
製造方法、リードフレーム、及び半導体装置に関する。
【０００２】
【従来の技術】近年の電子機器の小型化に伴い、その電
子機器に搭載される半導体装置の小型化が要求されてい
る。半導体装置には種々のタイプがあるが、旧来から用
いられているものに、リードフレームに半導体素子を搭
載して成るものがある。この従来例に係る半導体装置の
断面を図５（ａ）に示す。
子機器に搭載される半導体装置の小型化が要求されてい
る。半導体装置には種々のタイプがあるが、旧来から用
いられているものに、リードフレームに半導体素子を搭
載して成るものがある。この従来例に係る半導体装置の
断面を図５（ａ）に示す。
【０００３】同図に示されるように、この従来例に係る
半導体装置３０では、リードフレーム３１のダイパッド
３１ａ上に半導体素子３４が固着され、該半導体素子３
４の電極端子（不図示）とリードフレーム３１のリード
３１ｂとがボンディングワイヤ３２を介してワイヤボン
ディングされる。図中、３３は、半導体素子３４とボン
ディングワイヤ３２とを封止する封止体である。
半導体装置３０では、リードフレーム３１のダイパッド
３１ａ上に半導体素子３４が固着され、該半導体素子３
４の電極端子（不図示）とリードフレーム３１のリード
３１ｂとがボンディングワイヤ３２を介してワイヤボン
ディングされる。図中、３３は、半導体素子３４とボン
ディングワイヤ３２とを封止する封止体である。
【０００４】図示の如く、リードフレーム３１のリード
３１ｂは、ガルウィング状に曲げ加工されること無し
に、この封止体３３の外周から僅かに突出しているだけ
である。このようなリード３１ｂを備えた半導体装置を
ＱＦＮ（Ｑｕａｄ ＦｌａｔＮｏｎ−ｌｅａｄ）タイプ
の半導体装置という。ＱＦＮタイプの半導体装置では、
上記のようにリードがガルウィング状に曲げ加工されて
おらず、また外部に大きく突出していないので、そのサ
イズを半導体素子のサイズにまで近づけることができ
る。
３１ｂは、ガルウィング状に曲げ加工されること無し
に、この封止体３３の外周から僅かに突出しているだけ
である。このようなリード３１ｂを備えた半導体装置を
ＱＦＮ（Ｑｕａｄ ＦｌａｔＮｏｎ−ｌｅａｄ）タイプ
の半導体装置という。ＱＦＮタイプの半導体装置では、
上記のようにリードがガルウィング状に曲げ加工されて
おらず、また外部に大きく突出していないので、そのサ
イズを半導体素子のサイズにまで近づけることができ
る。
【０００５】
【発明が解決しようとする課題】ところで、この半導体
装置３０においては、ダイパッド３１ａの裏面、即ち半
導体素子３４が固着されていな方の面が、封止されずに
外部に露出している。この構造では、半導体素子３４で
発生する熱が外部に効率良く放熱されるという利点があ
る一方、ダイパッド３１ａと封止体３３との間から水分
が浸入し、半導体素子３４が水分により所望に機能しな
くなる恐れがある。加えて、マザーボード等の実装基板
の端子部にダイパッド３１ａが触れると該端子部同士が
ショートしてしまうから、ダイパッド３１ａの下に端子
部がこないように実装基板を設計しなければならない。
このことで、実装基板の設計に制限を与えなければなら
ないという不都合が生じる。
装置３０においては、ダイパッド３１ａの裏面、即ち半
導体素子３４が固着されていな方の面が、封止されずに
外部に露出している。この構造では、半導体素子３４で
発生する熱が外部に効率良く放熱されるという利点があ
る一方、ダイパッド３１ａと封止体３３との間から水分
が浸入し、半導体素子３４が水分により所望に機能しな
くなる恐れがある。加えて、マザーボード等の実装基板
の端子部にダイパッド３１ａが触れると該端子部同士が
ショートしてしまうから、ダイパッド３１ａの下に端子
部がこないように実装基板を設計しなければならない。
このことで、実装基板の設計に制限を与えなければなら
ないという不都合が生じる。
【０００６】これらの不都合を回避するため、従来、図
５（ｂ）に示される半導体装置が提案されている。この
半導体装置３５では、サポートバー（不図示）を曲げ加
工することによりダイパッド３１ａを上方に浮かせ、ダ
イパッド３１ａの裏面にまで封止体３３を回り込ませる
ことにより、ダイパッド３１ａが外部に露出しないよう
にしている。しかしながら、この構造では、サポートバ
ーの曲げの深さの分だけ半導体装置３５の厚みｔが厚く
なるという新たな不都合が生じる。
５（ｂ）に示される半導体装置が提案されている。この
半導体装置３５では、サポートバー（不図示）を曲げ加
工することによりダイパッド３１ａを上方に浮かせ、ダ
イパッド３１ａの裏面にまで封止体３３を回り込ませる
ことにより、ダイパッド３１ａが外部に露出しないよう
にしている。しかしながら、この構造では、サポートバ
ーの曲げの深さの分だけ半導体装置３５の厚みｔが厚く
なるという新たな不都合が生じる。
【０００７】この不都合を回避するため、更に図５
（ｃ）に示される半導体装置が提案されている。この半
導体装置３６では、サポートバーを曲げ加工するのでは
なく、ダイパッド３１ａの裏面にハーフエッチングを施
してダイパッド３１ａを薄厚にし、該裏面を封止体３３
で覆うことにより、ダイパッド３１ａが外部に露出しな
いようにしている。しかしながら、ハーフエッチングは
一般に高価なので、このようにハーフエッチングを施す
のでは、半導体装置の製造コストが上昇するという更な
る問題が生じる。
（ｃ）に示される半導体装置が提案されている。この半
導体装置３６では、サポートバーを曲げ加工するのでは
なく、ダイパッド３１ａの裏面にハーフエッチングを施
してダイパッド３１ａを薄厚にし、該裏面を封止体３３
で覆うことにより、ダイパッド３１ａが外部に露出しな
いようにしている。しかしながら、ハーフエッチングは
一般に高価なので、このようにハーフエッチングを施す
のでは、半導体装置の製造コストが上昇するという更な
る問題が生じる。
【０００８】そこで、ハーフエッチングに代えてコイニ
ング加工によりダイパッド３１ａを薄厚にすることも考
えられる。しかし、コイニング加工では、薄厚になった
分だけ材料が伸張するので、ダイパッド３１ａという広
範な領域をコイニング加工すると、その伸張の度合も甚
だしくなり、リードフレーム全体に歪が生じるという更
なる問題が起きる。
ング加工によりダイパッド３１ａを薄厚にすることも考
えられる。しかし、コイニング加工では、薄厚になった
分だけ材料が伸張するので、ダイパッド３１ａという広
範な領域をコイニング加工すると、その伸張の度合も甚
だしくなり、リードフレーム全体に歪が生じるという更
なる問題が起きる。
【０００９】本発明は係る従来例の問題点に鑑みて創作
されたものであり、コイニング加工によりダイパッドを
薄厚にしてもリードフレームに歪が生じることのないリ
ードフレームの製造方法、リードフレーム、及び半導体
装置を提供することを目的とする。
されたものであり、コイニング加工によりダイパッドを
薄厚にしてもリードフレームに歪が生じることのないリ
ードフレームの製造方法、リードフレーム、及び半導体
装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記した課題は、第１の
発明である、リードと、ダイパッドと、該ダイパッドと
一体化して成る複数のサポートバーとを金属帯条に形成
する加工工程と、前記サポートバーと一体化して成る前
記ダイパッドを、該サポートバー毎に分割することによ
り、互いに離間した複数片のダイパッドに分割する分割
工程と、前記分割工程の後、前記複数片のダイパッドの
各々の少なくとも一方の主面にコイニング加工を施して
前記複数片のダイパッドを薄厚にするコイニング工程と
を含むことを特徴とするリードフレームの製造方法によ
って解決する。
発明である、リードと、ダイパッドと、該ダイパッドと
一体化して成る複数のサポートバーとを金属帯条に形成
する加工工程と、前記サポートバーと一体化して成る前
記ダイパッドを、該サポートバー毎に分割することによ
り、互いに離間した複数片のダイパッドに分割する分割
工程と、前記分割工程の後、前記複数片のダイパッドの
各々の少なくとも一方の主面にコイニング加工を施して
前記複数片のダイパッドを薄厚にするコイニング工程と
を含むことを特徴とするリードフレームの製造方法によ
って解決する。
【００１１】又は、第２の発明である、前記加工工程と
前記分割工程とを同時に行うことを特徴とする第１の発
明に記載のリードフレームの製造方法によって解決す
る。又は、第３の発明である、前記分割工程において、
前記複数片のダイパッドの各々の形状が概略矩形に分割
され、前記矩形の２つの対角線のうちの一方の対角線
が、前記サポートバーの仮想延長上にあることを特徴と
する第１の発明又は第２の発明に記載のリードフレーム
の製造方法によって解決する。
前記分割工程とを同時に行うことを特徴とする第１の発
明に記載のリードフレームの製造方法によって解決す
る。又は、第３の発明である、前記分割工程において、
前記複数片のダイパッドの各々の形状が概略矩形に分割
され、前記矩形の２つの対角線のうちの一方の対角線
が、前記サポートバーの仮想延長上にあることを特徴と
する第１の発明又は第２の発明に記載のリードフレーム
の製造方法によって解決する。
【００１２】又は、第４の発明である、前記分割工程に
おいて、前記複数片のダイパッドの各々の形状が概略直
角三角形に分割され、前記直角三角形の直角を挟む二辺
のうちの一方の辺が、前記サポートバーの仮想延長上に
あることを特徴とする第１の発明又は第２の発明に記載
のリードフレームの製造方法によって解決する。又は、
第５の発明である、第１の発明乃至第４の発明のいずれ
か一の発明に記載のリードフレームの製造方法により製
造されたリードフレームと、前記複数片のダイパッドの
主面の反対面に固着された半導体素子と、前記半導体素
子の電極端子と前記リードとを電気的に接続するボンデ
ィングワイヤと、少なくとも前記ダイパッドの主面を封
止する封止体とを備えたことを特徴とする半導体装置に
よって解決する。
おいて、前記複数片のダイパッドの各々の形状が概略直
角三角形に分割され、前記直角三角形の直角を挟む二辺
のうちの一方の辺が、前記サポートバーの仮想延長上に
あることを特徴とする第１の発明又は第２の発明に記載
のリードフレームの製造方法によって解決する。又は、
第５の発明である、第１の発明乃至第４の発明のいずれ
か一の発明に記載のリードフレームの製造方法により製
造されたリードフレームと、前記複数片のダイパッドの
主面の反対面に固着された半導体素子と、前記半導体素
子の電極端子と前記リードとを電気的に接続するボンデ
ィングワイヤと、少なくとも前記ダイパッドの主面を封
止する封止体とを備えたことを特徴とする半導体装置に
よって解決する。
【００１３】又は、第６の発明である、リードと、複数
片に分割されたダイパッドと、前記分割されたダイパッ
ドの各々と一体化して成る複数のサポートバーとを備
え、前記ダイパッドが、前記サポートバーよりも薄厚で
あることを特徴とするリードフレームによって解決す
る。又は、第７の発明である、前記複数片のダイパッド
の各々の形状が概略矩形であり、前記矩形の２つの対角
線のうちの一方の対角線が、前記サポートバーの仮想延
長上にあることを特徴とする第６の発明に記載のリード
フレームによって解決する。
片に分割されたダイパッドと、前記分割されたダイパッ
ドの各々と一体化して成る複数のサポートバーとを備
え、前記ダイパッドが、前記サポートバーよりも薄厚で
あることを特徴とするリードフレームによって解決す
る。又は、第７の発明である、前記複数片のダイパッド
の各々の形状が概略矩形であり、前記矩形の２つの対角
線のうちの一方の対角線が、前記サポートバーの仮想延
長上にあることを特徴とする第６の発明に記載のリード
フレームによって解決する。
【００１４】又は、第８の発明である、前記複数片のダ
イパッドの各々の形状が概略直角三角形であり、前記直
角三角形の直角を挟む二辺のうちの一方の辺が、略前記
サポートバーの仮想延長上にあることを特徴とする第６
の発明に記載のリードフレームによって解決する。次
に、本発明の作用について説明する。
イパッドの各々の形状が概略直角三角形であり、前記直
角三角形の直角を挟む二辺のうちの一方の辺が、略前記
サポートバーの仮想延長上にあることを特徴とする第６
の発明に記載のリードフレームによって解決する。次
に、本発明の作用について説明する。
【００１５】本発明に係るリードフレームの製造方法に
よれば、加工工程において、リードと、ダイパッドと、
該ダイパッドと一体化して成る複数のサポートバーとを
金属帯条に形成する。その後、分割工程において、上記
サポートバーと一体化して成るダイパッドを、該サポー
トバー毎に分割することにより、互いに離間した複数片
のダイパッドに分割する。しかる後、コイニング工程に
おいて、上記複数片のダイパッドの各々の少なくとも一
方の主面にコイニング加工を施して上記複数片のダイパ
ッドを薄厚にする。
よれば、加工工程において、リードと、ダイパッドと、
該ダイパッドと一体化して成る複数のサポートバーとを
金属帯条に形成する。その後、分割工程において、上記
サポートバーと一体化して成るダイパッドを、該サポー
トバー毎に分割することにより、互いに離間した複数片
のダイパッドに分割する。しかる後、コイニング工程に
おいて、上記複数片のダイパッドの各々の少なくとも一
方の主面にコイニング加工を施して上記複数片のダイパ
ッドを薄厚にする。
【００１６】コイニング加工では、薄厚となる分だけ材
料が伸張するが、本発明では、分割工程において既にダ
イパッドが複数片に分割されて互いに離間しているの
で、コイニング工程でダイパッドにコイニング加工をし
ても、ダイパッドの伸張がダイパッド間のスペースに逃
がされるので、リードフレームに歪が生じることが無
い。
料が伸張するが、本発明では、分割工程において既にダ
イパッドが複数片に分割されて互いに離間しているの
で、コイニング工程でダイパッドにコイニング加工をし
ても、ダイパッドの伸張がダイパッド間のスペースに逃
がされるので、リードフレームに歪が生じることが無
い。
【００１７】また、上記加工工程と分割工程とを同時に
行うと、リードフレームの製造工程が短縮されるという
利点が生じる。更に、複数片のダイパッドの各々の形状
が概略直角三角形であり、この直角三角形の直角を挟む
二辺のうちの一方の辺が、サポートバーの仮想延長上に
あるようにしても良い。このようにすると、コイニング
工程によるダイパッドの伸張が、該ダイパッド同士が接
近しない方向にも生じるようになるので、伸張によりダ
イパッド同士が干渉する危険性が低減される。これによ
り、コイニング工程の加工精度をシビアにコントロール
する必要が無くなる。
行うと、リードフレームの製造工程が短縮されるという
利点が生じる。更に、複数片のダイパッドの各々の形状
が概略直角三角形であり、この直角三角形の直角を挟む
二辺のうちの一方の辺が、サポートバーの仮想延長上に
あるようにしても良い。このようにすると、コイニング
工程によるダイパッドの伸張が、該ダイパッド同士が接
近しない方向にも生じるようになるので、伸張によりダ
イパッド同士が干渉する危険性が低減される。これによ
り、コイニング工程の加工精度をシビアにコントロール
する必要が無くなる。
【００１８】一方、本発明に係る半導体装置によれば、
上で製造されたリードフレームと、上記複数片のダイパ
ッドの主面の反対面に固着された半導体素子と、この半
導体素子の電極端子と上記リードとを電気的に接続する
ボンディングワイヤと、少なくとも上記ダイパッドの主
面を封止する封止体とを備えている。この構造では、ダ
イパッドが封止体に覆われて半導体装置の外部に露出し
ないので、ダイパッドと封止体との間から水分が浸入す
る恐れや、実装基板の設計に制限が生じるという不都合
が生じることが無い。
上で製造されたリードフレームと、上記複数片のダイパ
ッドの主面の反対面に固着された半導体素子と、この半
導体素子の電極端子と上記リードとを電気的に接続する
ボンディングワイヤと、少なくとも上記ダイパッドの主
面を封止する封止体とを備えている。この構造では、ダ
イパッドが封止体に覆われて半導体装置の外部に露出し
ないので、ダイパッドと封止体との間から水分が浸入す
る恐れや、実装基板の設計に制限が生じるという不都合
が生じることが無い。
【００１９】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１（ａ）及び
（ｂ）は、本実施形態に係るリードフレームの製造方法
について示す平面図である。まず最初に、図１（ａ）に
示すように、リード１２と、ダイパッド１３と、該ダイ
パッド１３と一体化して成るサポートバー１１とを金属
帯条１０に形成する。この加工工程はプレスによる抜き
加工により行われ、また、金属帯条１０は例えば銅から
成る。
添付図面に基づいて詳細に説明する。図１（ａ）及び
（ｂ）は、本実施形態に係るリードフレームの製造方法
について示す平面図である。まず最初に、図１（ａ）に
示すように、リード１２と、ダイパッド１３と、該ダイ
パッド１３と一体化して成るサポートバー１１とを金属
帯条１０に形成する。この加工工程はプレスによる抜き
加工により行われ、また、金属帯条１０は例えば銅から
成る。
【００２０】図示の如く、ダイパッド１３は、それと一
体化して成るサポートバー１１毎に複数片に分割されて
いる。ダイパッド１３を分割する分割工程は、上記の加
工工程と同時に行っても良いし、或いは加工工程後にプ
レス加工により別途行っても良い。同時に行う場合に
は、製造工程が短縮されるという利点がある。図示の例
では、複数片のダイパッド１３の各々の形状が概略矩形
であり、この矩形の２つの対角線のうちの一方の対角線
１３ａが、サポートバー１１の仮想延長上にある。
体化して成るサポートバー１１毎に複数片に分割されて
いる。ダイパッド１３を分割する分割工程は、上記の加
工工程と同時に行っても良いし、或いは加工工程後にプ
レス加工により別途行っても良い。同時に行う場合に
は、製造工程が短縮されるという利点がある。図示の例
では、複数片のダイパッド１３の各々の形状が概略矩形
であり、この矩形の２つの対角線のうちの一方の対角線
１３ａが、サポートバー１１の仮想延長上にある。
【００２１】しかる後、図１（ｂ）に示すように、斜線
で示されるコイニング領域にコイニング加工を施す。こ
こでは、コイニング領域の全域に金型（不図示）が押し
当てられて、ダイパッド１３がサポートバー１１よりも
薄厚になる。かかるコイニング加工はダイパッド１３を
薄厚にすべく行われるから、コイニング領域は分割され
た全てのダイパッド１３を包含するものであれば良く、
サポートバー１１の先端部位にもコイニングが施されて
も構わない。
で示されるコイニング領域にコイニング加工を施す。こ
こでは、コイニング領域の全域に金型（不図示）が押し
当てられて、ダイパッド１３がサポートバー１１よりも
薄厚になる。かかるコイニング加工はダイパッド１３を
薄厚にすべく行われるから、コイニング領域は分割され
た全てのダイパッド１３を包含するものであれば良く、
サポートバー１１の先端部位にもコイニングが施されて
も構わない。
【００２２】コイニング領域は、コイニング加工で薄厚
となった分だけ伸張するが、既にダイパッド１３が分割
されて互いに離間しているので、ダイパッド１３間のス
ペースＳに伸張を逃がすことができ、ダイパッド１３や
サポートバー１１に歪みが生じることが無い。更に、高
価なハーフエッチングによってではなく、安価なコイニ
ング加工によってダイパッド１３を薄厚にしているの
で、リードフレームの製造コストが安価になるという利
点が本発明にはある。
となった分だけ伸張するが、既にダイパッド１３が分割
されて互いに離間しているので、ダイパッド１３間のス
ペースＳに伸張を逃がすことができ、ダイパッド１３や
サポートバー１１に歪みが生じることが無い。更に、高
価なハーフエッチングによってではなく、安価なコイニ
ング加工によってダイパッド１３を薄厚にしているの
で、リードフレームの製造コストが安価になるという利
点が本発明にはある。
【００２３】図１（ｃ）は、図１（ｂ）のＡ−Ａ線によ
る断面図であるが、それに示されるように、元々約０．
２ｍｍの厚みを有していたコイニングエリアが、コイニ
ング加工により、約０．０５〜０．１０ｍｍ程度にまで
薄厚にされる。但し、これは本発明がこの値に限定され
ることを言うのではない。金属帯条１０の厚みや、コイ
ニング加工による加工深さは、諸般の事情を考慮して任
意に設定して良い。
る断面図であるが、それに示されるように、元々約０．
２ｍｍの厚みを有していたコイニングエリアが、コイニ
ング加工により、約０．０５〜０．１０ｍｍ程度にまで
薄厚にされる。但し、これは本発明がこの値に限定され
ることを言うのではない。金属帯条１０の厚みや、コイ
ニング加工による加工深さは、諸般の事情を考慮して任
意に設定して良い。
【００２４】また、図示の例では、ダイパッド１３の２
つの主面１３ｃ、１３ｄのうち、一方の主面１３ｃ側か
ら金型が押し当てられて、該一方の主面１３ｃのみにコ
イニング加工が施されているが、場合によっては両主面
１３ｃ、１３ｄにコイニング加工を施しても良い。しか
る後は、必要個所にめっきを施す等の公知の工程を行
い、本実施形態に係るリードフレームを完成させる。
つの主面１３ｃ、１３ｄのうち、一方の主面１３ｃ側か
ら金型が押し当てられて、該一方の主面１３ｃのみにコ
イニング加工が施されているが、場合によっては両主面
１３ｃ、１３ｄにコイニング加工を施しても良い。しか
る後は、必要個所にめっきを施す等の公知の工程を行
い、本実施形態に係るリードフレームを完成させる。
【００２５】ダイパッド１３の分割の仕方は上記に限定
されない。サポートバー１１毎に分割されるのであれば
ダイパッド１３は任意形状として良く、図３（ａ）に例
示する様な形状であっても良い。図３（ａ）の例では、
複数片のダイパッド１３の各々の形状が概略直角三角形
であり、この直角三角形の直角Ｒを挟む二辺１３ｂ、１
３ｅのうちの一方の辺１３ｂが、略サポートバー１１の
仮想延長上にある。ここで、この「辺１３ｂが、”略”
サポートバー１１の仮想延長上にある」という意味を説
明するために、図３（ｂ）を参照する。図３（ｂ）は、
コイニング工程後における、図３（ａ）のダイパッド１
３の拡大平面図である。それに示されるように、ダイパ
ッド１３は、コイニング工程により伸張する。そして、
この伸張により、ダイパッド１３の一辺１３ｂはサポー
トバー１１の仮想延長上からずれる。しかし、そのずれ
量は僅かで、当該一辺１３ｂは、仮想延長に近接した位
置にあり、”略”仮想延長上にある。すなわち、上記し
た「辺１３ｂが、”略”サポートバー１１の仮想延長上
にある」とは、辺１３ｂがサポートバー１１の仮想延長
上に正確になければならないというのではなく、コイニ
ングによって、当該仮想延長上から或る程度ずれても良
いという意味である。
されない。サポートバー１１毎に分割されるのであれば
ダイパッド１３は任意形状として良く、図３（ａ）に例
示する様な形状であっても良い。図３（ａ）の例では、
複数片のダイパッド１３の各々の形状が概略直角三角形
であり、この直角三角形の直角Ｒを挟む二辺１３ｂ、１
３ｅのうちの一方の辺１３ｂが、略サポートバー１１の
仮想延長上にある。ここで、この「辺１３ｂが、”略”
サポートバー１１の仮想延長上にある」という意味を説
明するために、図３（ｂ）を参照する。図３（ｂ）は、
コイニング工程後における、図３（ａ）のダイパッド１
３の拡大平面図である。それに示されるように、ダイパ
ッド１３は、コイニング工程により伸張する。そして、
この伸張により、ダイパッド１３の一辺１３ｂはサポー
トバー１１の仮想延長上からずれる。しかし、そのずれ
量は僅かで、当該一辺１３ｂは、仮想延長に近接した位
置にあり、”略”仮想延長上にある。すなわち、上記し
た「辺１３ｂが、”略”サポートバー１１の仮想延長上
にある」とは、辺１３ｂがサポートバー１１の仮想延長
上に正確になければならないというのではなく、コイニ
ングによって、当該仮想延長上から或る程度ずれても良
いという意味である。
【００２６】ところで、ダイパッド１３が、図３（ａ）
のように概略直角三角形であると、図１（ｂ）に示され
る形状に比べ、コイニング工程の加工精度をシビアにコ
ントロールする必要が無くなるという利点が得られる。
これについて図４を参照して説明する。図４（ａ）は、
ダイパッド１３の形状が概略矩形の場合であって、図１
（ｂ）で示したものに他ならない。この場合では、コイ
ニング工程によって、図中の矢印の方向にダイパッド１
３が伸張する。図より明らかなように、ダイパッド１３
は、互いに接近する方向に伸張する。
のように概略直角三角形であると、図１（ｂ）に示され
る形状に比べ、コイニング工程の加工精度をシビアにコ
ントロールする必要が無くなるという利点が得られる。
これについて図４を参照して説明する。図４（ａ）は、
ダイパッド１３の形状が概略矩形の場合であって、図１
（ｂ）で示したものに他ならない。この場合では、コイ
ニング工程によって、図中の矢印の方向にダイパッド１
３が伸張する。図より明らかなように、ダイパッド１３
は、互いに接近する方向に伸張する。
【００２７】一方、図４（ｂ）は、ダイパッドが概略直
角三角形の場合であって、図３（ａ）で示したものに他
ならない。この場合では、コイニング工程によって、図
中の矢印Ａ、Ｂ、Ｃの方向にダイパッド１３が伸張す
る。このうち、矢印Ｂ、Ｃは、ダイパッド１３同士が互
いに接近する方向の伸張を示すが、矢印Ａは、ダイパッ
ド１３同士が接近しない方向の伸張を示す。このよう
に、ダイパッド１３の伸張の中には、矢印Ａのようにダ
イパッド１３同士が接近しない方向のものがある。これ
により、伸張によってダイパッド１３同士が干渉する危
険性が低減されるので、コイニング工程の加工精度をシ
ビアにコントロールする必要が無くなる。
角三角形の場合であって、図３（ａ）で示したものに他
ならない。この場合では、コイニング工程によって、図
中の矢印Ａ、Ｂ、Ｃの方向にダイパッド１３が伸張す
る。このうち、矢印Ｂ、Ｃは、ダイパッド１３同士が互
いに接近する方向の伸張を示すが、矢印Ａは、ダイパッ
ド１３同士が接近しない方向の伸張を示す。このよう
に、ダイパッド１３の伸張の中には、矢印Ａのようにダ
イパッド１３同士が接近しない方向のものがある。これ
により、伸張によってダイパッド１３同士が干渉する危
険性が低減されるので、コイニング工程の加工精度をシ
ビアにコントロールする必要が無くなる。
【００２８】リードフレームを完成させた後は、公知の
工程を経て、図２（ａ）に示される様な半導体装置１４
を完成させる。図２（ａ）は、上記製造方法により製造
されたリードフレームに半導体素子１５を搭載して成る
半導体装置１４の平面図である。図２（ａ）に示すよう
に、この半導体装置１４では、分割されたダイパッド１
３の上に半導体素子１５が固着されている。この固着
は、例えば、銀ペースト等を介して行われる。
工程を経て、図２（ａ）に示される様な半導体装置１４
を完成させる。図２（ａ）は、上記製造方法により製造
されたリードフレームに半導体素子１５を搭載して成る
半導体装置１４の平面図である。図２（ａ）に示すよう
に、この半導体装置１４では、分割されたダイパッド１
３の上に半導体素子１５が固着されている。この固着
は、例えば、銀ペースト等を介して行われる。
【００２９】図２（ｂ）は、図２（ａ）のＢ−Ｂ線によ
る断面図であるが、それに示されるように、半導体素子
１５の電極端子（不図示）は、ボンディングワイヤ１６
を介してリード１２の先端部位と電気的に接続されてい
る。ボンディングワイヤ１６は例えば金線から成る。こ
れら半導体素子１５とボンディングワイヤ１６とは、封
止体１７により封止されており、外気に曝されるのが防
がれている。封止体１７は、例えば樹脂やセラミック等
から成る。
る断面図であるが、それに示されるように、半導体素子
１５の電極端子（不図示）は、ボンディングワイヤ１６
を介してリード１２の先端部位と電気的に接続されてい
る。ボンディングワイヤ１６は例えば金線から成る。こ
れら半導体素子１５とボンディングワイヤ１６とは、封
止体１７により封止されており、外気に曝されるのが防
がれている。封止体１７は、例えば樹脂やセラミック等
から成る。
【００３０】そして、リード１２に着目すれば、それは
曲げ加工されること無しに、その一方の主面が半導体装
置１４の裏面に露出している。露出している主面は、半
導体装置１４の外部接続端子部として供す。これらの特
徴により、半導体装置１４は所謂ＱＦＮタイプの半導体
装置であるが、勿論、本発明がＱＦＮタイプに限定され
るわけではなく、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）タイプの半導体装置にも本発明を適
用することができる。
曲げ加工されること無しに、その一方の主面が半導体装
置１４の裏面に露出している。露出している主面は、半
導体装置１４の外部接続端子部として供す。これらの特
徴により、半導体装置１４は所謂ＱＦＮタイプの半導体
装置であるが、勿論、本発明がＱＦＮタイプに限定され
るわけではなく、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）タイプの半導体装置にも本発明を適
用することができる。
【００３１】図２（ｃ）は、図２（ａ）のＣ−Ｃ線によ
る断面図である。これに示すように、半導体素子１５
は、ダイパッド１３の２つの主面１３ｃ、１３ｄのう
ち、コイニング加工が施されていない側の主面１３ｄ上
に固着されている。そして、コイニング加工が施された
側の主面１３ｃが封止体１７で封止されて、ダイパッド
１３が半導体装置１４の外部に露出しない構造となって
いる。この構造には、ダイパッド１３と封止体１７との
間から水分が浸入しないという利点や、マザーボード等
の実装基板（不図示）の設計に制限を与えないといった
利点がある。
る断面図である。これに示すように、半導体素子１５
は、ダイパッド１３の２つの主面１３ｃ、１３ｄのう
ち、コイニング加工が施されていない側の主面１３ｄ上
に固着されている。そして、コイニング加工が施された
側の主面１３ｃが封止体１７で封止されて、ダイパッド
１３が半導体装置１４の外部に露出しない構造となって
いる。この構造には、ダイパッド１３と封止体１７との
間から水分が浸入しないという利点や、マザーボード等
の実装基板（不図示）の設計に制限を与えないといった
利点がある。
【００３２】
【発明の効果】以上説明したように、本発明に係るリー
ドフレームの製造方法によれば、加工工程において、リ
ードと、ダイパッドと、該ダイパッドと一体化して成る
複数のサポートバーとを金属帯条に形成する。その後、
分割工程において、サポートバーと一体化して成る上記
ダイパッドを、該サポートバー毎に分割することによ
り、互いに離間した複数片のダイパッドに分割する。か
かる後、コイニング工程において、上記複数片のダイパ
ッドの各々の少なくとも一方の主面にコイニング加工を
施して上記複数片のダイパッドを薄厚にする。
ドフレームの製造方法によれば、加工工程において、リ
ードと、ダイパッドと、該ダイパッドと一体化して成る
複数のサポートバーとを金属帯条に形成する。その後、
分割工程において、サポートバーと一体化して成る上記
ダイパッドを、該サポートバー毎に分割することによ
り、互いに離間した複数片のダイパッドに分割する。か
かる後、コイニング工程において、上記複数片のダイパ
ッドの各々の少なくとも一方の主面にコイニング加工を
施して上記複数片のダイパッドを薄厚にする。
【００３３】これによれば、コイニング工程においてダ
イパッドを薄厚にしても、既にダイパッドが分割されて
互いに離間しているので、ダイパッドの伸張をダイパッ
ド間のスペースに逃がすことができ、リードフレームに
歪が生じることが無い。特に、複数片のダイパッドの各
々の形状が概略直角三角形であり、この直角三角形の直
角を挟む二辺のうちの一方の辺が、サポートバーの仮想
延長上にあるようにすると、コイニング工程の加工精度
をシビアにコントロールする必要が無くなる。
イパッドを薄厚にしても、既にダイパッドが分割されて
互いに離間しているので、ダイパッドの伸張をダイパッ
ド間のスペースに逃がすことができ、リードフレームに
歪が生じることが無い。特に、複数片のダイパッドの各
々の形状が概略直角三角形であり、この直角三角形の直
角を挟む二辺のうちの一方の辺が、サポートバーの仮想
延長上にあるようにすると、コイニング工程の加工精度
をシビアにコントロールする必要が無くなる。
【００３４】また、本発明に係る半導体装置によれば、
上記で製造されたリードフレームと、上記複数片のダイ
パッドの主面の反対面に固着された半導体素子と、この
半導体素子の電極端子と上記リードとを電気的に接続す
るボンディングワイヤと、少なくとも上記ダイパッドの
主面を封止する封止体とを備えている。この構造では、
ダイパッドが半導体装置の外部に露出しないので、ダイ
パッドと封止体との間から水分が浸入する恐れも無い
し、実装基板の設計に制限を与えることも無い。
上記で製造されたリードフレームと、上記複数片のダイ
パッドの主面の反対面に固着された半導体素子と、この
半導体素子の電極端子と上記リードとを電気的に接続す
るボンディングワイヤと、少なくとも上記ダイパッドの
主面を封止する封止体とを備えている。この構造では、
ダイパッドが半導体装置の外部に露出しないので、ダイ
パッドと封止体との間から水分が浸入する恐れも無い
し、実装基板の設計に制限を与えることも無い。
【図１】 図１（ａ）及び（ｂ）は、本発明の実施の形
態に係るリードフレームの製造方法について示す平面図
であり、図１（ｃ）は、図１（ｂ）のＡ−Ａ線による断
面図である。
態に係るリードフレームの製造方法について示す平面図
であり、図１（ｃ）は、図１（ｂ）のＡ−Ａ線による断
面図である。
【図２】 図２（ａ）は、本発明の実施の形態に係るリ
ードフレームの製造方法により製造されたリードフレー
ムに半導体素子を搭載して成る半導体装置の平面図であ
り、図２（ｂ）は、図２（ａ）のＢ−Ｂ線による断面図
であり、図２（ｃ）は、図２（ａ）のＣ−Ｃ線による断
面図である。
ードフレームの製造方法により製造されたリードフレー
ムに半導体素子を搭載して成る半導体装置の平面図であ
り、図２（ｂ）は、図２（ａ）のＢ−Ｂ線による断面図
であり、図２（ｃ）は、図２（ａ）のＣ−Ｃ線による断
面図である。
【図３】 図３（ａ）は、本発明の実施の形態におい
て、ダイパッドの形状が概略三角形の場合の平面図であ
り、図３（ｂ）は、概略三角形のダイパッドの拡大平面
図である。
て、ダイパッドの形状が概略三角形の場合の平面図であ
り、図３（ｂ）は、概略三角形のダイパッドの拡大平面
図である。
【図４】 本発明の実施の形態において、ダイパッドの
形状が、概略三角形である場合の利点について説明する
平面図である。
形状が、概略三角形である場合の利点について説明する
平面図である。
【図５】 従来例に係る半導体装置の断面図である。
１０・・・金属帯条、 １１・・・サポートバー、 １２、３１ｂ・・・リード、 １３、３１ａ・・・ダイパッド、 １３ａ・・・対角線、 １３ｂ、１３ｅ・・・直角三角形の直角を挟む２辺、 １３ｃ、１３ｄ・・・ダイパッドの２つの主面、 １４、３０、３５、３６・・・半導体装置、 １５、３４・・・半導体素子、 １６、３２・・・ボンディングワイヤ、 １７、３３・・・封止体、 ３１・・・リードフレーム、 Ｓ・・・スペース、 Ｒ・・・直角。
Claims (8)
- 【請求項１】 リードと、ダイパッドと、該ダイパッド
と一体化して成る複数のサポートバーとを金属帯条に形
成する加工工程と、 前記サポートバーと一体化して成る前記ダイパッドを、
該サポートバー毎に分割することにより、互いに離間し
た複数片のダイパッドに分割する分割工程と、 前記分割工程の後、前記複数片のダイパッドの各々の少
なくとも一方の主面にコイニング加工を施して前記複数
片のダイパッドを薄厚にするコイニング工程とを含むこ
とを特徴とするリードフレームの製造方法。 - 【請求項２】 前記加工工程と前記分割工程とを同時に
行うことを特徴とする請求項１に記載のリードフレーム
の製造方法。 - 【請求項３】 前記分割工程において、前記複数片のダ
イパッドの各々の形状が概略矩形に分割され、前記矩形
の２つの対角線のうちの一方の対角線が、前記サポート
バーの仮想延長上にあることを特徴とする請求項１又は
請求項２に記載のリードフレームの製造方法。 - 【請求項４】 前記分割工程において、前記複数片のダ
イパッドの各々の形状が概略直角三角形に分割され、前
記直角三角形の直角を挟む二辺のうちの一方の辺が、前
記サポートバーの仮想延長上にあることを特徴とする請
求項１又は請求項２に記載のリードフレームの製造方
法。 - 【請求項５】 請求項１乃至請求項４のいずれか一項に
記載のリードフレームの製造方法により製造されたリー
ドフレームと、 前記複数片のダイパッドの主面の反対面に固着された半
導体素子と、 前記半導体素子の電極端子と前記リードとを電気的に接
続するボンディングワイヤと、 少なくとも前記ダイパッドの主面を封止する封止体とを
備えたことを特徴とする半導体装置。 - 【請求項６】 リードと、 複数片に分割されたダイパッドと、 前記分割されたダイパッドの各々と一体化して成る複数
のサポートバーとを備え、 前記ダイパッドが、前記サポートバーよりも薄厚である
ことを特徴とするリードフレーム。 - 【請求項７】 前記複数片のダイパッドの各々の形状が
概略矩形であり、前記矩形の２つの対角線のうちの一方
の対角線が、前記サポートバーの仮想延長上にあること
を特徴とする請求項６に記載のリードフレーム。 - 【請求項８】 前記複数片のダイパッドの各々の形状が
概略直角三角形であり、前記直角三角形の直角を挟む二
辺のうちの一方の辺が、略前記サポートバーの仮想延長
上にあることを特徴とする請求項６に記載のリードフレ
ーム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156789A JP2002353395A (ja) | 2001-05-25 | 2001-05-25 | リードフレームの製造方法、リードフレーム、及び半導体装置 |
| SG200203072A SG102051A1 (en) | 2001-05-25 | 2002-05-22 | Method of production of lead frame, lead frame, and semiconductor device |
| TW091110939A TWI221021B (en) | 2001-05-25 | 2002-05-23 | Method of production of lead frame, lead frame, and semiconductor device |
| KR1020020028815A KR20020090328A (ko) | 2001-05-25 | 2002-05-24 | 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156789A JP2002353395A (ja) | 2001-05-25 | 2001-05-25 | リードフレームの製造方法、リードフレーム、及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353395A true JP2002353395A (ja) | 2002-12-06 |
Family
ID=19000745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156789A Pending JP2002353395A (ja) | 2001-05-25 | 2001-05-25 | リードフレームの製造方法、リードフレーム、及び半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2002353395A (ja) |
| KR (1) | KR20020090328A (ja) |
| SG (1) | SG102051A1 (ja) |
| TW (1) | TWI221021B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093823A (ja) * | 2003-09-18 | 2005-04-07 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| JP2005123383A (ja) * | 2003-10-16 | 2005-05-12 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| JP2005123478A (ja) * | 2003-10-17 | 2005-05-12 | Asahi Kasei Electronics Co Ltd | 磁電変換装置 |
| JP2010040595A (ja) * | 2008-07-31 | 2010-02-18 | Mitsui High Tec Inc | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
| JP2019075430A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社三井ハイテック | リードフレームの製造方法及びリードフレーム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061797B2 (ja) * | 1986-02-19 | 1994-01-05 | 住友金属鉱山株式会社 | リードフレームの製造方法 |
| JPH0685151A (ja) * | 1992-09-02 | 1994-03-25 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPH0964266A (ja) * | 1995-08-18 | 1997-03-07 | Sony Corp | リードフレーム |
| JPH11233702A (ja) * | 1998-02-10 | 1999-08-27 | Hitachi Cable Ltd | リードフレーム及びその製造方法 |
-
2001
- 2001-05-25 JP JP2001156789A patent/JP2002353395A/ja active Pending
-
2002
- 2002-05-22 SG SG200203072A patent/SG102051A1/en unknown
- 2002-05-23 TW TW091110939A patent/TWI221021B/zh not_active IP Right Cessation
- 2002-05-24 KR KR1020020028815A patent/KR20020090328A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093823A (ja) * | 2003-09-18 | 2005-04-07 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| JP2005123383A (ja) * | 2003-10-16 | 2005-05-12 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| JP2005123478A (ja) * | 2003-10-17 | 2005-05-12 | Asahi Kasei Electronics Co Ltd | 磁電変換装置 |
| JP4723804B2 (ja) * | 2003-10-17 | 2011-07-13 | 旭化成エレクトロニクス株式会社 | 磁電変換装置 |
| JP2010040595A (ja) * | 2008-07-31 | 2010-02-18 | Mitsui High Tec Inc | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
| JP2019075430A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社三井ハイテック | リードフレームの製造方法及びリードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020090328A (ko) | 2002-12-02 |
| TWI221021B (en) | 2004-09-11 |
| SG102051A1 (en) | 2004-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JPH06132453A (ja) | 半導体装置及びその製造方法 | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JP2006269719A (ja) | 電子装置 | |
| JP2859057B2 (ja) | リードフレーム | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP3215505B2 (ja) | 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法 | |
| JP3398198B2 (ja) | リードフレーム及びその製造方法 | |
| JP2000049270A (ja) | リードフレームの製造方法 | |
| JP2000114449A (ja) | 半導体装置とそのリードフレーム及びその製造方法 | |
| JP3170253B2 (ja) | 半導体装置の製造方法 | |
| JPH0294464A (ja) | 半導体装置用リードフレーム | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JP2004200719A (ja) | 半導体装置 | |
| JP2000058738A (ja) | リードフレーム及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |