TWI221021B - Method of production of lead frame, lead frame, and semiconductor device - Google Patents

Method of production of lead frame, lead frame, and semiconductor device Download PDF

Info

Publication number
TWI221021B
TWI221021B TW091110939A TW91110939A TWI221021B TW I221021 B TWI221021 B TW I221021B TW 091110939 A TW091110939 A TW 091110939A TW 91110939 A TW91110939 A TW 91110939A TW I221021 B TWI221021 B TW I221021B
Authority
TW
Taiwan
Prior art keywords
wafer
lead frame
slices
pad
support rod
Prior art date
Application number
TW091110939A
Other languages
English (en)
Inventor
Hideki Toya
Michihiro Nishizawa
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Application granted granted Critical
Publication of TWI221021B publication Critical patent/TWI221021B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

〜川21 經濟部贊慧財產局貝工消費合作社印製 A7 ^ 脊明朗(^) ' '~~~- 發明背景 1 ·發明領域 本發明關於引線框架之製造方法、引線框架及半導體 元件。 2·相關技術說明 近年來電子設備緊密化的持續提高,造成對於安裝於 此種電子設備的半導體元件,亦要求緊密化的持續提高。 已有很多種型式的半導體元件。其中一種為具有安裝於引 線框架上的半導體晶片的型式。此型式的半導體元件的剖 面圖被顯示於作為一相關技術的第5 a圖中。 —在該相關技術的一半導體元件3〇中,半導體晶片34被 固疋到一引線框架31的晶片銲墊31&上。半導體晶片34的電 極端子(未顯示)和引線框架31的引線311)以連結線32連 結。一密封劑33被用來密封半導體晶片34和連結線32。 如所示者,引線框架131的引線31b未被彎折成鷗翼, 而只是從密封劑33的外周緣稍向外突出。設有此種引線训 的半導體元件被稱為「四側面腳端表面無引線型半導體元 件 / (quad flat non]ead type semic〇nduct〇r devi^ 型 半導體元件)。如上所述,在QFN型半導體元件卜引線未 被彎折成區鳥翼,而且亦未向外突出很多,所以有可能使元 件的尺寸縮至接近半導體晶片的尺寸。 在半導體元件30中,晶片銲墊31a的後表面,亦即半 導體晶片34中未固定的表面,係裸露於外部而未密封。此 結構的優點在於在半導體晶片34產生的熱被有效地發散到 本紙1、丄· r關冢標準(CNS)A4規格⑽χ 297公髮, 4 i — —.—--^-111 Awl ^ --------^-il —I —I ——Awl. (請^閱讀背面之注意事項再填寫本頁) 1221021 A7 _B7 五、發明說明( 外邛,但是溼度容易進入晶片銲墊3 u和密封劑Μ之間,迕 成半導體晶片34停止正常運作。另外,若晶片銲塾仏接觸 到母板或其他板的端子,端子會短路,所以電路板必須被 設計成端子不會在晶片銲墊31a下面。所以,造成必須對電 路板的設計設定限制的不方便。 為了避S這樣的不方便,在過去已提出有第5B圖所示 7半導體元件。在半導體元件35中,適當連接引線框架和 晶片銲墊的支撐桿(未顯示)被彎折,以便將晶片銲墊往 上抬,並允許密封劑33進入晶片銲墊31a的後表面,因而防 止晶片銲墊31a裸露到外部。然而,此結構有新的問題產 生’在於半導體元件35的厚度增加了支撐桿彎折的深度量。 欲避免這樣的不方便,更已提出有第5€圖的半導體元 件。在此半導體元件36中,支撐桿未被變折。而是晶^銲 墊3 la的表面被半蝕刻而使晶片銲墊3U變薄,且後表被密 封劑33覆蓋,防止晶片銲墊31a裸露到外部。然而,半蝕刻 一般說來很昂貴,所以另一個產生的問題是半導體元件的 高製造成本。 所以,可考慮以壓印取代半蝕刻使晶片銲墊31a變 薄。然而以壓印方式,材料擴展了變薄的量,所以如果大 面積的晶片銲墊31a被壓印,則擴展的量會很多,另一個產 生的問題在於應變產生於整個引線框架。 本發明之總結 本發明的一目的在於提供一種引線框架之製造方 法,即使當晶片銲墊因壓印而變薄,亦能減少產生於引線 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱) 秦 _ r Μ--------^---------0— (請k閲讀背面之注意事項再填寫本頁) 經濟部4r慧財產局貝工消費合作社印製 1221021 A7 五、發明說明(3) 框架的應變,以及提供-引線框架和使用引線框架的半導 體元件。 欲達成上述目的,根據本發明之第一態樣,提供一種 引線框架之製造方法,包含一造型步驟,形成引線、晶片 鲜墊和多個在金屬長條中的支撑桿,該支撑桿與晶片_ 係-體成形’-切分步驟,切分出用於每個支擇桿且與支 樓桿-體成形的晶片銲塾,以便得到晶片鮮塾的多個間隔 開的切片,以及-壓印步驟,在晶片鲜塾的多個切片的每 -個的至少-主要表面上壓印,以便使晶片鋅塾的多個切 片變薄。 成型步驟和切分步驟較佳地係同時進行。 在切分步驟中,較佳地是,晶片銲塾的多個切片被定
形為大致的長方形,每個長方形的兩個對角線的一對角線 在支樓桿的虛延伸線上。 V 在切分步驟中,另-可選擇的方式為,晶片辉塾的多 個切片被定形成大致的直角三角形,每個直角三角形中形 成直角的兩邊的一邊在支撐桿的一虛延伸線上。 胃根據本發明之第二態樣,提供有一半導體元件,其被 提供有一由本發明第一態樣的引線框架的製造方法產生的 引線框架,固定到多個晶片銲墊切片的一主要表面的相對 表面的半導體晶片,電性連接半導體晶片的電極端子和 線的連結線,密封多個晶片銲墊切片的至少該主要表面 密封劑。 根據本發明第三態樣,提供有引線框架,其被提供有 ^紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐 i! !_i (請先閱讀背面之注意事項再填寫本頁) ----訂---------AWI · 經濟部智慧財產局員工消費合作社印製 引 的 經濟部智慧財產局員工消費合作社印製 1221021 A7 B7 " -------- 五、發明說明() 引線,被切分成多個切片的晶片銲墊,以及多個盥已切分 的晶片銲墊一體成形的支撐桿,晶片銲墊比支撐桿薄。 較佳地,多個晶片銲塾切片被定形成長方形,且每個 長方形的兩個對角線的-個對角線位於支撐桿的虛延伸線 上。 或者,較佳地,晶片銲墊的多個切片被定形成大致的 直角三角形,每個直角三角形中形成直角的兩邊的一邊在 支撐桿的虛延伸線上。 圖式簡要說明 本發明的這些和其他目的和特徵,將由下述關於附圖 的較佳實施例的說明而更清楚,其中: 第1A和1B圖係根據本發明一實施例的引線框架之製 造方法的平面圖,而第1C圖係沿著第1B圖之線A-A取得之 剖面圖; 第2 A圖係含有半導體晶片之半導體元件之平面圖,該 半導體晶片被安裝於由本發明方法製出的引線框架上,第 2B圖係沿著第2 A圖之線B-B所取得之剖面圖,第2C圖係沿 第2A圖之線C-C所取得之剖面圖。 第3 A圖係本發明之一實施例的平面圖,在晶片銲墊成 形為大致三角形的情況下,第3B圖係晶片銲墊的一大致三 角形切片的放大平面圖; 第4A和4B圖係解釋本發明之一實施例的優點的平面 圖,在晶片銲墊的切片成形為大致三角形的情況下; 第5 A、5B和5C圖係相關技藝的半導體元件的剖面圖。 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公爱) ---|-----I I --------訂··--I--I (請t閱讀背面之注意事項再填寫本頁) 1221021 A7 五、發明説明 較佳實施例的說明 根據本發明第一態樣的引線框架的製造方法,成型步 驟形成引線、晶片銲墊以及多個在金屬長條中的支撐桿, 支撐桿係與晶片銲墊一體成形。接著,在切分步驟中,切 分出用於每個支撐桿且與支撐桿一體成形的晶片銲墊,以 便得到多個分隔開的晶片銲塾切片。接著,壓印步驟厘印 晶片銲塾的多個切片的至少一個主要表面,使晶片鮮塾的 多個切片變薄。 在壓印步驟中,材料擴展變薄的量,但在本發明中, 因為晶片銲墊已在切分步驟被切分成互相隔開的多個切 片,所以即使在壓印階段中壓印晶片銲墊,晶片輝塾的擴 展1被容納在晶片銲墊的切片之間,所以在引線框架中未 產生應變。 而且,若同時進行造型步驟和切分步驟,其優點在於 可縮短引線框架的製造程序。 而且,晶片銲墊的多個切片可被定形為大致的直角三 角形,每個直角三角形中形成直角的兩邊的一邊在支樓桿 的-虛延伸線。藉此,gj遷印步驟造成的晶片鲜塾擴展發 生在晶片銲塾切片中未互相緊靠的方向,所以晶片鲜塾切 片因擴展而互相干涉的危險降低。因此不再需要嚴格控制 壓印步驟中的加工精確度。 根據本發明之第二態樣的半導體元件,在如此製出的 引線框架中提供有被結合到晶片鲜塾的多個切片的—主要 表面的相對表面的半導體晶片,電性連接半導體晶片的電 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •訂| ^1021 Α7
五、發明説明(6 ) (請先閲讀背面之注意事項再填寫本頁) 極端子和引線的連結線,以及密封至少晶片銲墊的該主要 表面的密封劑。以此結構,晶片銲墊未裸露於半導體元件 的外°卩’所以沒有溼氣進入晶片銲墊和密封劑之間的危 險,且對於板子的設計沒有設定限制。 本發明的較佳實施例將參考附圖在下面詳細描述。 第1A和ιΒ圖係根據本發明之一實施例的一引線框架 之製造方法的平面圖。 首先,如第1A圖所示,引線12、晶片銲墊13以及與晶 片銲塾13 一體成形的支撐桿11係形成於金屬長條10中。此 步驟由衝床衝印而達成。金屬長條1 〇由例如銅所製成。 如圖所示’晶片銲塾13被切分成多個用於每個支撑桿 11且與之一體成形的切片。切分晶片銲墊13的步驟可與上 述造型步驟同時進行,或可在造型步驟後用衝床分別進 行。若同時進行,其優點在於可縮短製造程序。 在所示的例子中,晶片銲墊13的多個切片的每一個係 成形為一大致長方形。每個長方形的兩個對角線的其中一 個對角線13a位於支撐桿u的虛延伸線上。 接下來,如第1B圖所示,剖面線所示的壓印區域被壓 印。在此,模頭(未顯示)抵靠著整個壓印區域推壓,因而 晶片銲墊13變得比支撐桿11薄。進行此壓印步驟使晶片銲 墊13變薄,所壓印區域僅需要涵蓋整個已切開的晶片銲墊 13。如圖所示,支撐桿η的前端位置亦可被壓印。 壓印區域確實地擴展因壓印所變薄的量,但是因為晶 片銲墊13已被切分且切片互相分開,所以擴展部可被容納 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公楚) _ 9 - 五、發明説明(7 ) 在晶片銲墊13的切片之間的空間s,應變將不會發生在晶 片銲墊13或支撐桿η中。 一而且,因為晶片銲墊13以不昂貴的壓印,而非以昂貴 的半蝕刻變薄,優點在於引線框架的製造成本可降低。 第1C圖為沿著第丨Β圖之線Α-Α所取得之剖面圖。最初 為約0.2mm厚度的壓印區域因壓印而變薄成約〇.〇5至 0.1mm。然而,本發明不被限制在此數值。金屬長條⑺的 厚度以及壓印的加工深度可考慮情況而自由設定。 而且在所示的例子中,模頭靠著晶片銲墊13的切片的 兩個主要表面13c和13d中的一個主要表面13c推壓,但有時 可壓印兩個主要表面1孔和13d。 接下來,根據本實施例,必要位置被鍍層或另外以習 知的程序處理,以便完成引線框架。 切分晶片銲墊13的方法不限於上述之方法。若為了每 個支撐桿而切分,晶片銲墊13可製成任何形狀。例如,可 為第3A圖所示的形狀。在第3A圖的例子中,晶片銲墊13 的多個切片的每一個被定形為大致的直角三角形。每個直 角三角形中形成直角的兩邊1儿和ne的一邊13b大約位於 支撐桿11的虛延伸線上。在此,參考第3B圖來解釋「一邊 i3b大約位於支撐桿n的虛延伸線上」的意義。第3B圖為 第3 A圖的晶片銲墊13的一切片在壓印步驟之後的放大平 面圖。如圖所示,晶片銲墊13的切片由於壓印而擴展開。 而且,由於這樣的展開,晶片銲墊13的每個切片的一邊Ub 從支撐桿π的虛延伸線偏位。然而,偏位量很小。一邊13b 10 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1221021 A7 _______B7_ 五、發明説明(8 ) 位於虛延伸線的附近,所以「大約」在虛延伸線上。亦即, 上述「一邊13b大約位於支撐桿11的虛延伸線上」不代表一 邊13b必須準確地在支撐桿11的虛延伸線上,而是可因壓印 而從虛延伸線上偏位某種程度。 若晶片銲塾13的切片為第3A圖所示的大致直角三角 形,相較於第1B圖所示的形狀,所得到的優點在於不再需 要嚴格控制在壓印步驟中加工的精確度。這點將關於第4a 和4B圖來解釋。 第4 A圖顯示晶片銲墊13切片被定形為大致長方形的 情況,亦即第1B圖所示的形狀。在此情況下,壓印步驟造 成晶片銲墊13在圖中箭頭的方向上擴展。由圖可清楚看 出’晶片銲墊13的切片在互相靠近的方向上擴展。 另一方面,第4B圖顯示晶片銲墊13的切片被定形為大 致直角三角形的情況,亦即第3A圖所示的形狀。在此情況 下,壓印步驟造成晶片銲墊13在圖中箭頭A、的方向 上擴展。其中,箭頭B和C顯示在晶片銲墊13的切片互相逼 近的方向,箭頭A顯示晶片銲墊13切片不互相逼近的方 向。以此方式,晶片銲蟄13的部份擴展包括晶片銲墊13切 片在箭頭A所示之不互相逼近的方向上的擴展。因此,晶 片銲墊切片目擴展而互相干涉的危險性降低,所以不再需 要在壓印步驟中嚴格控制加工的精確度。 在完成引線框架之後,利用習知的程序來完成第2八圖 所示的半導體元件14。第2八圖為半導體元件14的平面圖, 其包含安裝於引線框架上的半導體晶片15,該引線框架係 本紙張尺度適财s Η家鲜(CNS) Α4規格(210X297^57 11 (請先閲讀背面之注意事項再填寫本頁) 、一-T— 圖 面 主 製 1221021 五、發明説明(9 ) 由上述製造方法製成。 如第2A圖所示’在半導體元件13中,半導體晶片Μ 被連結到已切分的晶片銲墊13β此透過例如銀糊劑等而達 成。 -第2Β圖為沿著第2Α圖之線Β·Β取得之剖面圖。如圖所 不半導體Β曰片15的電極端子(未顯示)透過連結線顺電 性連接到引線12的前端。連結線16由例如金屬線製成。半 導體晶片15和連結線16被密封劑17密封,以防止他們暴露 於外邛二軋。咎封劑17為例如樹脂、陶瓷等等。 而且,注意引線12部份,他們的一個主要表面在半導 體元件14的後表面處,在無彎折的情況下裸露出。此裸露 出的主要表面用來作為半導體元件14的外部連接端子。 於此特徵’半導體元件14被稱為卿型半導體元件,當紛 本發明不限於QFN型,本發明亦可應用於例如四側面腳端 表面安裝型封裝體(quad flat package; QFp)型半導體元件 第2C圖為沿著第2A圖之線c-c所取得之剖面圖。如 所示,半導體晶片15被固定到晶片銲墊3的兩個主要表 13c和13d中未壓印側的一主要表面Ud。而且,壓印側的一 要表面13c被密封劑17密封,所以晶片銲墊未裸露到半導體 元件14的外部。此結構的優點在於溼氣將不會從晶片銲墊 13和密封劑17之間進入,以及對於母板和其他板(未顯 的設計沒有設定限制。 如上所解釋者,根據本發明第一態樣之引線框架的 造方法,造型步驟形成引線、晶片銲墊以及多個與晶片銲 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 12 由 然 示)
、可I (請先閲讀背面之注意事項再填寫本頁) 1221021 A7 - ---—--—_ B7 五、發明説明(10 ) '~ — 墊-體成形且在金屬長條中的支撑桿。接著,切分步驟為 每個支撐桿切分與支樓桿一體成形的晶片薛墊,以得到多 個互相隔開的晶片銲墊切片。接著’壓印步驟壓印多個晶 片銲塾切片的每個切片的至少一個主要表面,以便使晶片 銲墊的多個切片變薄。 據此’因為在切分步驟中晶片鲜塾已經被切分成多個 互相隔開的切片,即使在壓印步驟中壓印晶片鲜塾,晶片 銲墊的擴展被容納於晶片鮮塾的切片之間的空間,所以在 引線框架中不產生應變。 特別是,若晶片銲塾的多個切片被定形成大致的直角 三角形,每個直角三角形中形成直角的兩邊的一邊被做成 在支撐杯的虛延伸線上,則不再需要在壓印步驟中嚴袼控 制加工精確性。 而且,根據本發明第二態樣的半導體元件,在如此製 出的引線框架中提供有被結合到晶片鮮塾的多個切片的一 主要表面的相對表面的半導體晶片,電性連接半導體晶片 的電極端子和引線的連結線,以及密封至少晶片鮮塾的該 要表面的达封劑。以此結構,晶片銲墊未裸露於半導體 元件的外部,所以沒有溼氣進入晶片銲塾和密封劑之間的 危險,且對於板子的設計沒有設定限制。 雖然本發明已關於為說明目的選出的特定實施例來 描述,應該瞭解的是,熟於此技者可在不背離本發明的基 本概念和範圍下,做出很多關於本發明的變化形式。 本發明揭示内容係關於2000年5月25曰申請的曰本專 本紙張尺度適用中國國家標準(QVS) A4規格(21〇χ297公着)
、可丨 (請先閲讀背面之注意事項再填寫本頁) 1221021 A7 ----- B7 五、發明説明(11 ) 參考形式 利申請案第2001-156789的内容,其揭示内容以 顯地全部合併於本文中。 元件標號對照表 10 · · ·金屬長條 11…支撐桿 12…引線 13···晶片銲墊 13a···對角線 13b、13e···邊 13c、13d··.主要表面 14…半導體元件 15…半導體晶片 16…連結線 17…密封劑 30…半導體元件 31···引線框架 31a···晶片銲塾 31b…引線 33…密封劑 34…半導體晶片 35…半導體元件 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 申Μ專利範圍 】·-種引線框架之製造方法,其特徵包含·· 4型步称’形成引線、一晶片輝塾和多個在金 2長條中的切桿,該支撐桿與該晶片銲墊一體成 口 切77步驟’切分出用於該每個支撐桿且與該支 撐桿一體成形的該晶片料,以便得到該晶片銲墊 的多個間隔開的切片,及 -壓印步驟’在該晶片銲墊的該等多個切片的每 —個的至少—主要表面上壓印,以便使該晶片銲墊 的該等多個切片變薄。 2.如申請專利範圍第ί項之引線框架之製造方法,包含 同時進行該造型步驟和該切分步驟。 3·如申請專利範圍第1項之引線框架之製造方法,其中 在該切分步驟中,該晶片銲墊的該等多個切片被定 形成大致的長方形,且每個長方形的兩個對角線的 其中一個對角線在該支撐桿的一虛延伸線上。 4·如申請專利範圍第1項之引線框架之製造方法,其中 在切分步驟中,該晶片銲墊的該等多個切片被定形 成大致直角三角形,且每個直角三角形中形成直角 的兩邊的一邊在該支撐桿的一虛延伸線上。 5·—種半導體元件,其特徵包含: 一引線框架,由申請專利範圍第丨至4項其中任 一項的引線框架之製造方法製成, 本紙張尺度適用中國國家標準(CMS) Α4規格(210X297公釐) l^W2l
    一半導體晶片,固定到該等多個晶片銲墊切片 的一主要表面的一相對表面,及 連結線,電性連接半導體晶片的電極端子和引 線,及 一密封劑,密封該等多個晶片銲墊切片的至少 該主要表面。 6·一種引線框架,其特徵包含: 引線, 一晶片銲墊,被切分成多個切片,及 多個支撐桿,其與已切分晶片銲墊一體成形, 該晶片銲墊係比支撐桿薄。 7·如申請專利範圍第6項之引線框架,其中該等多個晶 片銲墊切片被定形成大致長方形,且每個長方形的 兩個對角線的一個對角線位於該支撐桿的虛延伸線 上。 8·如申請專利範圍第6項之引線框架,其中該等多個晶 片銲墊切片被定形成大致的直角三角形,每個直角 三角形中形成直角的兩邊的一邊在支撐桿的虛延伸 線上。 本紙張尺度適用中國國家標準(CNS) A4·規格(2ΐυχ297公复y
TW091110939A 2001-05-25 2002-05-23 Method of production of lead frame, lead frame, and semiconductor device TWI221021B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001156789A JP2002353395A (ja) 2001-05-25 2001-05-25 リードフレームの製造方法、リードフレーム、及び半導体装置

Publications (1)

Publication Number Publication Date
TWI221021B true TWI221021B (en) 2004-09-11

Family

ID=19000745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110939A TWI221021B (en) 2001-05-25 2002-05-23 Method of production of lead frame, lead frame, and semiconductor device

Country Status (4)

Country Link
JP (1) JP2002353395A (zh)
KR (1) KR20020090328A (zh)
SG (1) SG102051A1 (zh)
TW (1) TWI221021B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807928B2 (ja) * 2003-09-18 2011-11-02 旭化成エレクトロニクス株式会社 表面実装縦型磁電変換素子
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP4723804B2 (ja) * 2003-10-17 2011-07-13 旭化成エレクトロニクス株式会社 磁電変換装置
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
JP6887932B2 (ja) * 2017-10-13 2021-06-16 株式会社三井ハイテック リードフレームの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061797B2 (ja) * 1986-02-19 1994-01-05 住友金属鉱山株式会社 リードフレームの製造方法
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
JPH0964266A (ja) * 1995-08-18 1997-03-07 Sony Corp リードフレーム
JPH11233702A (ja) * 1998-02-10 1999-08-27 Hitachi Cable Ltd リードフレーム及びその製造方法

Also Published As

Publication number Publication date
SG102051A1 (en) 2004-02-27
KR20020090328A (ko) 2002-12-02
JP2002353395A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
TW490835B (en) Semiconductor package and method for making the same
JP3521758B2 (ja) 半導体装置の製造方法
TW454287B (en) Multi-media chip package and its manufacture
TW488049B (en) Semiconductor device
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JPS6344749A (ja) 半導体装置及びこれに用いるリードフレーム
US3628483A (en) Method of making power frame for integrated circuit
TW571402B (en) Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine
TW200405529A (en) Semiconductor device and its manufacturing method
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
TWI221021B (en) Method of production of lead frame, lead frame, and semiconductor device
US7723163B2 (en) Method of forming premolded lead frame
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JP2533012B2 (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2001135767A (ja) 半導体装置およびその製造方法
JP2538407B2 (ja) 表面実装型半導体装置
JPH0529539A (ja) マルチチツプモジユール
JP2002164496A (ja) 半導体装置およびその製造方法
TW515069B (en) Lead frame structure
TW479341B (en) Wire bonding method
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH01286343A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees