JPH0685151A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0685151A JPH0685151A JP23484192A JP23484192A JPH0685151A JP H0685151 A JPH0685151 A JP H0685151A JP 23484192 A JP23484192 A JP 23484192A JP 23484192 A JP23484192 A JP 23484192A JP H0685151 A JPH0685151 A JP H0685151A
- Authority
- JP
- Japan
- Prior art keywords
- die
- semiconductor device
- lead frame
- die pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】 （修正有）
【構成】半導体チップ１と半導体装置のチップの周囲に
配されたインナーリード４と、半導体チップとインナー
リードとをワイヤ５によりボンディングしている、樹脂
封止された半導体装置において、リードフレーム上の、
ダイパッド２が二つもしくは二つ以上の互いに分離した
ものからなるリードフレームを用いた半導体装置。また
上記の分離したダイパッド部を、一本もしくは二本以上
の支持腕で接続、あるいはリードフレームのインナーリ
ードの一部分が上記のダイパッドの分割された部分に入
り込ませたリードフレームを用いた半導体装置。 【効果】ダイボンド後のＤＢ剤の熱膨張によるダイパッ
ド、半導体チップへの影響を緩和できる。またマルチチ
ップではアース電位を個別にとることが可能となり、さ
らに半導体チップのリードに面していない側のパッドを
パッド間結線やアース結線、外部への信号入出力端子と
して有効に使用可能となる。
配されたインナーリード４と、半導体チップとインナー
リードとをワイヤ５によりボンディングしている、樹脂
封止された半導体装置において、リードフレーム上の、
ダイパッド２が二つもしくは二つ以上の互いに分離した
ものからなるリードフレームを用いた半導体装置。また
上記の分離したダイパッド部を、一本もしくは二本以上
の支持腕で接続、あるいはリードフレームのインナーリ
ードの一部分が上記のダイパッドの分割された部分に入
り込ませたリードフレームを用いた半導体装置。 【効果】ダイボンド後のＤＢ剤の熱膨張によるダイパッ
ド、半導体チップへの影響を緩和できる。またマルチチ
ップではアース電位を個別にとることが可能となり、さ
らに半導体チップのリードに面していない側のパッドを
パッド間結線やアース結線、外部への信号入出力端子と
して有効に使用可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の組立工程で
用いられるリードフレームの構造に関する。
用いられるリードフレームの構造に関する。
【０００２】
【従来の技術】従来の半導体装置に用いられるリードフ
レームは、図３に示されるように正方形或いは長方形の
形状を持つ一枚板のダイパッド２で形成されていた。
レームは、図３に示されるように正方形或いは長方形の
形状を持つ一枚板のダイパッド２で形成されていた。
【０００３】
【発明が解決しようとする課題】現在半導体装置は高集
積化、高機能化等ニーズによる半導体チップのＩ/Ｏピ
ン数（入出力端子数）増加の傾向があり、現状の半導体
チップの大きさではアセンブリ技術に対処しきれない点
がでてくる。そのため、半導体チップそのものが大きく
ならなければならない。半導体チップサイズが拡大する
と、上記従来技術のダイパッド形状のリードフレームで
はダイボンド後に接着剤（以降ＤＢ剤と呼ぶ）の熱によ
る膨張率の変化によりダイパッド或いは半導体チップに
反りが生じる。
積化、高機能化等ニーズによる半導体チップのＩ/Ｏピ
ン数（入出力端子数）増加の傾向があり、現状の半導体
チップの大きさではアセンブリ技術に対処しきれない点
がでてくる。そのため、半導体チップそのものが大きく
ならなければならない。半導体チップサイズが拡大する
と、上記従来技術のダイパッド形状のリードフレームで
はダイボンド後に接着剤（以降ＤＢ剤と呼ぶ）の熱によ
る膨張率の変化によりダイパッド或いは半導体チップに
反りが生じる。
【０００４】又、半導体装置の薄型化による半導体チッ
プ、ダイパッドの薄型化によって従来サイズの半導体チ
ップを考えても、それぞれの曲げ強度の劣化により上記
と同様の問題が考えられる。
プ、ダイパッドの薄型化によって従来サイズの半導体チ
ップを考えても、それぞれの曲げ強度の劣化により上記
と同様の問題が考えられる。
【０００５】次にマルチチップについて考えてみる。上
記従来技術のリードフレームを用いてダイパッド上に半
導体チップを複数個搭載したとき半導体チップ間のパッ
ド間結線はできるが、例えばアースをとるときダイパッ
ドに端子を持ってくるとアース電位が皆共通になってし
まいアース電位の個別化を図るときに具合が悪い。また
半導体チップのリードに面していない側のパッドをパッ
ド間結線或いはアース電位をとる以外直接外部端子に対
しての信号入出力端子とさせる事は難しい。
記従来技術のリードフレームを用いてダイパッド上に半
導体チップを複数個搭載したとき半導体チップ間のパッ
ド間結線はできるが、例えばアースをとるときダイパッ
ドに端子を持ってくるとアース電位が皆共通になってし
まいアース電位の個別化を図るときに具合が悪い。また
半導体チップのリードに面していない側のパッドをパッ
ド間結線或いはアース電位をとる以外直接外部端子に対
しての信号入出力端子とさせる事は難しい。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、半導体チップを外部端子と接続するために用いるリ
ードフレームにおいて、 １）リードフレーム上のダイパッド部が二つもしくは二
つ以上の同一面積且つ同一形状の互いに分離したものか
ら成っている事を特徴とするリードフレーム。
は、半導体チップを外部端子と接続するために用いるリ
ードフレームにおいて、 １）リードフレーム上のダイパッド部が二つもしくは二
つ以上の同一面積且つ同一形状の互いに分離したものか
ら成っている事を特徴とするリードフレーム。
【０００７】２）リードフレーム上のダイパッド部が二
つもしくは二つ以上の相異なる面積、或いは相異なる形
状の互いに分離した物からなっている事を特徴とするリ
ードフレーム。
つもしくは二つ以上の相異なる面積、或いは相異なる形
状の互いに分離した物からなっている事を特徴とするリ
ードフレーム。
【０００８】が用いられている事を特徴とする。
【０００９】また上記１）、２）のそれぞれにおいて ３）分離されたダイパッド部が一本もしくは二本以上の
直線或いは曲線で織りなされていることを特徴とするリ
ードフレーム。
直線或いは曲線で織りなされていることを特徴とするリ
ードフレーム。
【００１０】であってもよい。
【００１１】また上記１）、２）、３）のそれぞれにお
いて ４）インナーリードの一部分がダイパッドの分割された
部分に入り込んでいる事を特徴とするリードフレーム。
いて ４）インナーリードの一部分がダイパッドの分割された
部分に入り込んでいる事を特徴とするリードフレーム。
【００１２】であってもよい。
【００１３】
【実施例】以下、本発明について実施例に基づいて詳細
に説明する。
に説明する。
【００１４】図１は本発明の一実施例を示す要部の図で
ある。１はＩＣチップ、２はダイパッド、３はタブ吊り
リード、４はインナーリード、５はワイヤである。また
図１で用いているリードフレームを図２に示す。リード
フレームのダイパッド部が分割されており分割された両
方の部位にかかるようにＩＣチップは載る。従来は図３
のようにダイパッド部が一つの部分から成っており本発
明ではそれが分離された形になっている。図１のように
ダイパッドが二つの同一面積、同一形状の部分から成っ
ていなくても良く、例えば図４のように四つの同一面積
同一形状の部分から成っていたり、図５のように二つの
相異なる面積、形状を持つ部分から成っていたり、図６
のように三つの相異なる面積、形状を持つものから成っ
ていたりしても良い。
ある。１はＩＣチップ、２はダイパッド、３はタブ吊り
リード、４はインナーリード、５はワイヤである。また
図１で用いているリードフレームを図２に示す。リード
フレームのダイパッド部が分割されており分割された両
方の部位にかかるようにＩＣチップは載る。従来は図３
のようにダイパッド部が一つの部分から成っており本発
明ではそれが分離された形になっている。図１のように
ダイパッドが二つの同一面積、同一形状の部分から成っ
ていなくても良く、例えば図４のように四つの同一面積
同一形状の部分から成っていたり、図５のように二つの
相異なる面積、形状を持つ部分から成っていたり、図６
のように三つの相異なる面積、形状を持つものから成っ
ていたりしても良い。
【００１５】図７は本発明のリードフレームの一実施例
を示す。図２とは異なり、分離されたダイパッドが一本
の直線で織りなされる支持腕で接続されている。この支
持腕の形状は一本、直線である必要はなく、例えば図８
のようにように曲線で織りなされる一本の支持腕でも良
いし、図９のように直線で織りなされる二本の支持腕で
も良い。
を示す。図２とは異なり、分離されたダイパッドが一本
の直線で織りなされる支持腕で接続されている。この支
持腕の形状は一本、直線である必要はなく、例えば図８
のようにように曲線で織りなされる一本の支持腕でも良
いし、図９のように直線で織りなされる二本の支持腕で
も良い。
【００１６】図１０は本発明の一実施例である。２はダ
イパッド、４はインナーリード、３はタブ吊りリードで
ある。ダイパッドの分割された部分にインナーリードの
一部分が入り込んでいることを特徴としてこの入り込ん
でいるインナーリードの長さは図１０のようにダイパッ
ドの中心部まで延びている必要はなく、また一本である
必要もない。また分割も４カ所が分離する必要もない。
図１１に本発明のリードフレームを用いた半導体装置の
一実施例の要部の図である。図１１のリードフレームに
半導体チップ１を搭載しており、複数個の半導体チップ
がダイパッド上に搭載されている場合に半導体チップの
全パッドが有効に使えることになる。この図では入り込
んでいるインナーリードがそれぞれの分離部分で２本ず
つありこれが実際にはもっと多くのリード本数になる可
能性もある。このように結線すれば半導体チップのそれ
ぞれの端子で複数の電位を保持したいときにはそれぞれ
を同一リードに結線することで済むし、また従来使えな
かった側のパッドから配線を引き出してボンディングす
る事が可能になる。
イパッド、４はインナーリード、３はタブ吊りリードで
ある。ダイパッドの分割された部分にインナーリードの
一部分が入り込んでいることを特徴としてこの入り込ん
でいるインナーリードの長さは図１０のようにダイパッ
ドの中心部まで延びている必要はなく、また一本である
必要もない。また分割も４カ所が分離する必要もない。
図１１に本発明のリードフレームを用いた半導体装置の
一実施例の要部の図である。図１１のリードフレームに
半導体チップ１を搭載しており、複数個の半導体チップ
がダイパッド上に搭載されている場合に半導体チップの
全パッドが有効に使えることになる。この図では入り込
んでいるインナーリードがそれぞれの分離部分で２本ず
つありこれが実際にはもっと多くのリード本数になる可
能性もある。このように結線すれば半導体チップのそれ
ぞれの端子で複数の電位を保持したいときにはそれぞれ
を同一リードに結線することで済むし、また従来使えな
かった側のパッドから配線を引き出してボンディングす
る事が可能になる。
【００１７】
【発明の効果】以上述べたように本発明の半導体装置用
リードフレームは、従来のリードフレームのダイパッド
が一つの四辺形形状から成るのに対し複数の分離された
ダイパッドから成り、またそれぞれが支持腕で接続され
て形成される事で、ダイボンド後のＤＢ剤の熱膨張によ
るダイパッド、半導体チップへの影響が接触面積が少な
い事から緩和される。
リードフレームは、従来のリードフレームのダイパッド
が一つの四辺形形状から成るのに対し複数の分離された
ダイパッドから成り、またそれぞれが支持腕で接続され
て形成される事で、ダイボンド後のＤＢ剤の熱膨張によ
るダイパッド、半導体チップへの影響が接触面積が少な
い事から緩和される。
【００１８】またマルチチップでアース電位を個別にと
ることが可能になり、また半導体チップのリードに面し
ていない側のパッドがパッド間結線やアースをとるだけ
でなく、外部への信号入出力端子機能も果たす事になり
パッドを有効に使える事になる。
ることが可能になり、また半導体チップのリードに面し
ていない側のパッドがパッド間結線やアースをとるだけ
でなく、外部への信号入出力端子機能も果たす事になり
パッドを有効に使える事になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す要部の
図。
図。
【図２】本発明の半導体装置のリードフレームの一実施
例を示す図。
例を示す図。
【図３】従来の半導体装置の図。
【図４】本発明の半導体装置のリードフレームの一実施
例を示す要部の図（ダイパッドが４つの同一面積、形状
から成っている）。
例を示す要部の図（ダイパッドが４つの同一面積、形状
から成っている）。
【図５】本発明の半導体装置のリードフレームの一実施
例を示す要部の図（分離されたダイパッドが２つの相異
なる面積、形状から成っている）。
例を示す要部の図（分離されたダイパッドが２つの相異
なる面積、形状から成っている）。
【図６】本発明の半導体装置のリードフレームの一実施
例を示す要部の図（分離されたダイパッドが３つの相異
なる面積、形状から成っている）。
例を示す要部の図（分離されたダイパッドが３つの相異
なる面積、形状から成っている）。
【図７】本発明の半導体装置のリードフレームの一実施
例を示す要部の図（分離されたダイパッドが１本の支持
腕で接続されている）。
例を示す要部の図（分離されたダイパッドが１本の支持
腕で接続されている）。
【図８】本発明の半導体装置のリードフレームを用いた
半導体装置の一実施例の要部の図（支持腕が曲線）。
半導体装置の一実施例の要部の図（支持腕が曲線）。
【図９】本発明の半導体装置のリードフレームを用いた
半導体装置の一実施例の要部の図（支持腕が複数本）。
半導体装置の一実施例の要部の図（支持腕が複数本）。
【図１０】本発明の半導体装置のリードフレームの一実
施例を示す要部の図（分離されたダイパッドの間にイン
ナーリードが入り込んでいる）。
施例を示す要部の図（分離されたダイパッドの間にイン
ナーリードが入り込んでいる）。
【図１１】本発明の半導体装置のリードフレームを用い
た半導体装置の一実施例の要部の図（複数の半導体チッ
プが搭載されている）。
た半導体装置の一実施例の要部の図（複数の半導体チッ
プが搭載されている）。
１・・・ＩＣチップ ２・・・ダイパッド ３・・・タブ吊りリード ４・・・インナーリード ５・・・ワイヤ
Claims (4)
- 【請求項１】半導体チップと半導体装置のチップの周囲
に配されたインナーリードと、半導体チップとインナー
リードとをワイヤによりボンディングしている、樹脂封
止された半導体装置において、リードフレーム上の、ダ
イパッドが二つもしくは二つ以上の互いに分離したもの
から成っているリードフレームを用いたことを特徴とす
る半導体装置。 - 【請求項２】半導体チップと半導体装置のチップの周囲
に配されたインナーリードと、半導体チップとインナー
リードとをワイヤによりボンディングしている、樹脂封
止された半導体装置において、リードフレーム上の、ダ
イパッドが二つもしくは二つ以上の互いに分離したもの
から成っているリードフレームを用いたことを特徴とす
る半導体装置の製造方法。 - 【請求項３】請求項１記載の半導体装置のリードフレー
ムのダイパッド部が一本もしくは二本以上の支持腕で接
続されているリードフレームを用いたことを特徴とする
半導体装置。 - 【請求項４】請求項１または請求項２記載の半導体装置
のリードフレームのインナーリードの一部分がダイパッ
ドの分割された部分に入り込んでいるリードフレームを
用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23484192A JPH0685151A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23484192A JPH0685151A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685151A true JPH0685151A (ja) | 1994-03-25 |
Family
ID=16977209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23484192A Pending JPH0685151A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685151A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236685A (ja) * | 1994-12-14 | 1996-09-13 | Anam Ind Co Inc | 半導体パッケージのリードフレーム構造 |
| EP0833382A1 (en) * | 1996-09-30 | 1998-04-01 | STMicroelectronics S.r.l. | Plastic package for electronic devices |
| US5982028A (en) * | 1995-02-28 | 1999-11-09 | Siemens Aktiengesellschaft | Semiconductor device with good thermal behavior |
| KR100265460B1 (ko) * | 1995-10-30 | 2000-09-15 | 윤종용 | 응력을 완충하는 형상의 다이패드를 갖는 리드프레임 |
| DE10205563A1 (de) * | 2002-02-11 | 2003-08-28 | Advanced Micro Devices Inc | Halbleiter-Die-Packung mit zwei Die-Paddles |
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| JP2009009957A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
| US9349628B2 (en) | 2013-02-25 | 2016-05-24 | Advanced Micro Devices, Inc. | Method and an alignment plate for engaging a stiffener frame and a circuit board |
-
1992
- 1992-09-02 JP JP23484192A patent/JPH0685151A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236685A (ja) * | 1994-12-14 | 1996-09-13 | Anam Ind Co Inc | 半導体パッケージのリードフレーム構造 |
| US5982028A (en) * | 1995-02-28 | 1999-11-09 | Siemens Aktiengesellschaft | Semiconductor device with good thermal behavior |
| KR100265460B1 (ko) * | 1995-10-30 | 2000-09-15 | 윤종용 | 응력을 완충하는 형상의 다이패드를 갖는 리드프레임 |
| EP0833382A1 (en) * | 1996-09-30 | 1998-04-01 | STMicroelectronics S.r.l. | Plastic package for electronic devices |
| US6281566B1 (en) | 1996-09-30 | 2001-08-28 | Sgs-Thomson Microelectronics S.R.L. | Plastic package for electronic devices |
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
| DE10205563A1 (de) * | 2002-02-11 | 2003-08-28 | Advanced Micro Devices Inc | Halbleiter-Die-Packung mit zwei Die-Paddles |
| DE10205563B4 (de) * | 2002-02-11 | 2009-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7494838B2 (en) | 2002-07-29 | 2009-02-24 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7541665B2 (en) | 2002-07-29 | 2009-06-02 | Yamaha Corporation | Lead frame for a magnetic sensor |
| US8138757B2 (en) | 2002-07-29 | 2012-03-20 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| JP2009009957A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
| US8076771B2 (en) | 2007-06-26 | 2011-12-13 | Renesas Electronics Corporation | Semiconductor device having metal cap divided by slit |
| US9349628B2 (en) | 2013-02-25 | 2016-05-24 | Advanced Micro Devices, Inc. | Method and an alignment plate for engaging a stiffener frame and a circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613295A (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| US6291881B1 (en) | Dual silicon chip package | |
| GB2144910A (en) | Grounding a chip support pad in an intergrated circuit device | |
| JPH0685151A (ja) | 半導体装置とその製造方法 | |
| JPH1117100A (ja) | 半導体装置 | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH03166755A (ja) | 半導体集積回路用リードフレーム | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH0461152A (ja) | 半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JPS6141246Y2 (ja) | ||
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JPH03218059A (ja) | 半導体装置 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPS649734B2 (ja) | ||
| JPH06326235A (ja) | 半導体装置 | |
| JP3115432B2 (ja) | 半導体装置 | |
| KR0152950B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH077023A (ja) | 樹脂封止型半導体装置 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPS6343354A (ja) | 混成集積回路装置 | |
| JPH06204391A (ja) | 集積回路用セラミック・リードオンチップ・パッケージと方法 |