JP2009009957A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009009957A
JP2009009957A JP2007167063A JP2007167063A JP2009009957A JP 2009009957 A JP2009009957 A JP 2009009957A JP 2007167063 A JP2007167063 A JP 2007167063A JP 2007167063 A JP2007167063 A JP 2007167063A JP 2009009957 A JP2009009957 A JP 2009009957A
Authority
JP
Japan
Prior art keywords
semiconductor chip
slit
metal cap
semiconductor device
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007167063A
Other languages
English (en)
Inventor
Hideko Ando
英子 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007167063A priority Critical patent/JP2009009957A/ja
Priority to US12/146,864 priority patent/US8076771B2/en
Publication of JP2009009957A publication Critical patent/JP2009009957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Abstract

【課題】メタルキャップが半導体チップに与える熱応力を緩和する。
【解決手段】表面電極を形成した半導体チップ２をメタルキャップ１の平坦部に固着し、メタルキャップ１の側壁部を外部端子１３として兼用している。メタルキャップ１に、半導体チップ２を横切るようにスリット７を形成することによって、半導体チップ２とメタルキャップ１との固着領域を小さく分割し、それぞれの固着領域にかかる熱応力を小さくしている。これにより、それぞれの固着領域において剥離を防止でき、全体として信頼性を向上した小型の半導体装置が得られる。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、半導体チップが固着され、外部接続端子を有するメタルキャップを備える半導体装置に関する。
パワーＭＯＳＦＥＴなどの大電流を流す半導体装置の小型化のため、外部接続端子を一体化したメタルキャップに半導体チップを搭載したＣＳＰ（Chip Size Package）が開発されている。図１は、特許文献１に記載された従来の半導体装置１００の例である。半導体チップ２の一主面には複数の表面電極１５が形成されており、ゲート電極５やソース電極６と実装基板等とを電気的に接続できるようになっている。半導体チップ２の裏面には、ドレイン電極４が形成されており、固着材（図示せず）を用いてメタルキャップ２０に固着されている。メタルキャップ２０の両辺は、実装基板等に接続するための外部接続端子１３として兼用できるように折り曲げられており、半導体チップ２の裏面からメタルキャップ２０を介して外部に電流を引き出せるようになっている。
この従来技術では、メタルキャップ２０の折り曲げられた部分の一部が切り欠かれ、外部接続端子１３として実装基板等に接続されるようになっている。この切り欠きは、メタルキャップ２０の外部接続端子１３が実装基板等に接続される部分の面積と、半導体チップ２の複数の表面電極１５が実装基板等に接続される部分の面積とをほぼ同じ面積とすることで、表面電極１５側と外部接続端子１３側の熱容量を均等とし、良好な接続形態を得ることが出来るように工夫されたものである。
また、ＣＳＰではないが、特許文献２およびこれと同等の特許文献３には、図２（ａ）に示すように、半導体チップ２が一主面に形成された表面電極１５を介して基板２１に接続されるとともに、半導体チップ２の裏面が金属製の熱的ブリッジ素子２４を介してフィン付きキャップ２２に固着された半導体装置２００が記載されている。
図２（ｂ）は、熱的ブリッジ素子２４の平面図である。熱的ブリッジ素子２４には、中心から放射状に形成された溝２６と、外周から中心に向かって形成された溝２８が形成されている。この溝２６および２８は熱的ブリッジ素子２４に可撓性を与えるもので、半導体チップ２にかかる荷重を調節することができる。
特開２００４−４０００８号公報（図８） 特開昭５８−３３８６０号公報（ＦＩＧ．１、２） 米国特許公報４，４１５，０２５号（ＦＩＧ．１、２）
図１の半導体装置１００は、半導体チップ２から大電流を取り出したり、半導体チップ２からの放熱を行ったりするのに大変有効である。ここで、半導体装置１００は、半導体チップ２をメタルキャップ１に固着する固着材としてはんだを使用している。メタルキャップ１は銅（Ｃｕ）を主成分とした材料が用いられ、その線膨張係数はシリコン（Ｓｉ）からなる半導体チップ２の線膨張係数の４〜５倍である。そのため、温度サイクル試験や実際に使用される際に繰り返しかかる温度差によって、メタルキャップ１と半導体チップ２との固着領域に熱応力が発生するため、はんだが剥離する恐れがあり、電気抵抗や熱抵抗が上昇することが懸念される。
異なる線膨張係数を有する部材を固着する場合、部材間で発生する熱応力を小さくするために、部材そのものや固着材の弾性率を低くしたり、固着面積を小さくしたりすることが考えられる。一般的に半導体チップとメタルキャップ間の熱応力を吸収するためには、固着材として例えば銀（Ａｇ）フィラーを含んだ低弾性率のシリコーン樹脂を使用することが考えられる。しかし、パワーＭＯＳＦＥＴなどの大電流を流す半導体装置では固着材の電気抵抗を低く抑える必要があり、Ａｇフィラーの体積抵抗率がはんだに比べて２〜１０倍高いため、はんだを使用することが多い。その結果、はんだ内部やはんだと半導体チップとの界面、はんだとメタルキャップとの界面に熱応力が発生し、部材間の剥離をもたらすこととなる。
図２の半導体装置２００は、半導体チップ２とフィン付きキャップ２２との固着に可撓性のある熱的ブリッジ素子２４を介在しており、熱応力を小さくできると考えられる。しかし、半導体チップ２から発生する熱をフィン付きキャップ２２に逃がすには半導体チップ２とフィン付きキャップ２２の間のギャップを小さくした方が良く、熱的ブリッジ素子２４の曲率半径Ｒ１およびＲ２は大きい方が良いことが特許文献２および特許文献３のＦＩＧ．５に示されている。すなわち、熱的ブリッジ素子２４を小さくすることは困難であり、半導体装置２００を図１の半導体装置１００のようなＣＳＰと同程度まで小さくすることはできない。また、半導体チップ２と熱的ブリッジ素子２４とを低融点金属２５で固着し、熱的ブリッジ素子２４とフィン付きキャップ２２とを低融点金属２７で固着する必要があり、製造コストも上がってしまう。
本発明は、半導体チップとメタルキャップの平坦部との固着領域を、当該平坦部に形成したスリットによって複数に分割されていることを最も主要な特徴とする。半導体チップは、一主面に表面電極を有し、一主面とは反対側の面がメタルキャップの平坦部に固着される。メタルキャップは、平坦部と同一材料で形成された側壁部を有し、側壁部は外部端子を兼ねている。平坦部は、半導体チップが固着される面からその反対側の面まで貫通するスリットを有する。スリットは半導体チップを横切るように形成され、平坦部と半導体チップとの固着領域がスリットによって複数に分割される。
本発明の半導体装置は、半導体チップとメタルキャップとの固着領域をスリットによって分割することによって、固着領域を小さく分割している。それにより、それぞれの固着領域にかかる熱応力が小さくなり、剥離し難くなる。また、メタルキャップにスリットを入れているため、小型にでき、加工も容易である。したがって、半導体チップとメタルキャップ間の固着信頼性を向上させた小型の半導体装置を得ることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、各図において、本発明の本質に関わらない部分の構成については省略してある。
図３は、本発明の実施例１に係る半導体装置３００を示した斜視図である。図４は、図３のＡ−Ａ断面図である。図５は、図３の半導体装置３００を上面から見た図である。半導体チップ２の一主面には複数の表面電極１５が形成されており、図示しないゲート電極やソース電極と図示しない実装基板等とをフリップチップ接続できるようになっている。半導体チップ２の裏面には図示しないドレイン電極が形成されており、固着材３を用いてメタルキャップ１の平坦部１１に固着されている。メタルキャップ１の側壁部１２は外部接続端子１３として兼用できるように半導体チップ２側に突出しており、先端に形成されたはんだボール１４を介して実装基板等に接続できるようになっている。固着材３には、熱伝導率および電気伝導率の高い材料、例えばはんだを用いる。また、メタルキャップ１には、熱伝導率および電気伝導率が高く、その上はんだ付けが容易で安価に製造可能なＣｕ合金等を用いると良い。
図５に示すように、メタルキャップ１の平坦部１１には、半導体チップ２を固着する領域内で、半導体チップ２の辺２ａおよび２ｂにそれぞれ平行なスリット７１および７２が形成されている。スリット７１および７２は半導体チップ２を横切るように形成され、且つその長さは、半導体チップ２の辺２ａおよび２ｂの長さ以上とする。スリット７１および７２は合体して十字形のスリット７をなしている。図３〜５は、スリット７１および７２が半導体チップ２の外側まではみ出すように形成されている例である。半導体チップ２とメタルキャップ１との固着領域は、スリット７により分割され、個々の固着領域の形状は四角形となっている。
実装基板等に接続された半導体装置が温度変化にさらされた時、メタルキャップ１、固着材３、半導体チップ２および実装基板は、それぞれの線膨張係数に応じて伸縮しようとする。しかし、互いに固着されているメタルキャップ１、固着材３および半導体チップ２は、それぞれの伸縮がある程度限定され、その結果内部応力が発生する。この内部応力の大きさは固着領域の最大距離が大きくなるほど大きくなる。
本発明によれば、メタルキャップ１にスリットを入れることで固着領域を分割し、内部応力を小さくしている。例えば半導体チップ２の辺２ａの中央にスリット７１を入れれば、半導体チップ２のサイズに対し固着領域が半分になり、内部応力は固着領域の最大距離に応じて小さくなる。
図６は、半導体装置にかかる応力を説明するための図であり、半導体装置を実装基板等に接続する側の面からみた平面図である。熱応力の大きさは応力中心点からの距離に比例するため、応力中心点から遠くなるほど応力が大きくなる。スリットが無い場合は応力中心点が図６（ａ）の×印となり、白抜き矢印が示すように、半導体チップ２の角（頂点）で最大応力が発生する。白抜き矢印の大きさは最大応力の大きさを表す。これに対して、半導体チップ２とメタルキャップ１の固着領域を４分割するようにスリット７を形成した場合は、図６（ｂ）に示すように、それぞれの固着領域において応力中心点（×印）から角（頂点）までの距離が小さくなる。よって、白抜き矢印の大きさが示すように、最大応力の大きさはスリットが無い場合よりも大幅に小さくなる。
つまり、半導体チップ２とメタルキャップ１との個々の固着領域の最大距離を小さくするようにスリット７を形成すれば良い。図６（ａ）では半導体チップ２の対角線が最大距離となるが、図６（ｂ）では個々の固着領域の対角線が最大距離となる。図６（ｂ）の個々の固着領域にかかる熱応力は図６（ａ）の半分以下となるため、１つ１つの固着領域が剥離し難くなる。したがって、半導体チップ２とメタルキャップ１間の固着信頼性を大幅に向上させることができる。
ところで、半導体チップ２とメタルキャップ１との固着領域の面積はスリット７の面積分だけ減少するが、スリット７の側面や内部にも導電性の固着材３が形成されるため、半導体チップ２とメタルキャップ１間の電気抵抗の増加は固着面積の減少分に比例して増加するわけではなく、それよりも小さく抑えられる。
スリット７１および７２の長さは、半導体チップ２の辺２ａおよび２ｂの長さと、半導体チップ２をメタルキャップ１に固着するときの位置合わせマージンを合せた長さよりも長くすれば、半導体チップ２とメタルキャップ１の固着領域を確実に分割することができる。仮に部材間で部分的な剥離が生じたとしても、剥離はスリットを超えて伸展することはなく、剥離面積は最大でもその分割領域の面積以下となる。
スリット７の長さは少なくとも半導体チップの辺の長さ以上としておけば良い。スリット７の長さが半導体チップ２とメタルキャップ１との目合わせマージン分を含んでいない場合、半導体チップ２とメタルキャップ１の固着領域が分割されずに残る可能性があるが、その面積は固着領域全体に比べて非常に小さく、仮にその部分で部材間の剥離が生じたとしても、半導体チップ２とメタルキャップ１間の全体の固着信頼性は従来よりも大幅に向上する。
ここで、スリット７の幅は、半導体チップ２の辺の長さに対しておよそ１／３以下となるように設計する。つまり、スリット７１の幅７１ａは辺２ａの長さに対しておよそ１／３以下になるように設計し、スリット７２の幅７２ｂは辺２ｂの長さに対しおよそ１／３以下になるように設計する。なぜなら、スリット７１および７２を形成することで半導体チップ２とメタルキャップ１の固着領域の面積が少なくなるため、電気抵抗および熱抵抗が上昇する。よって、スリットの幅を制限する必要がある。表１は、半導体チップ２の辺２ａおよび２ｂの寸法をそれぞれ４．０ｍｍとし、メタルキャップ１の厚さを１．０ｍｍとした場合について、スリットが無い場合に対するスリット７１および７２を設けた場合の半導体装置の電気抵抗および熱抵抗の比率（概算値）を示したものである。なお、熱抵抗にはメタルキャップ２の表面の熱伝達を含んでいない。表１よりわかるように、スリットの幅が増加するに従い、特に熱抵抗が上昇する。熱抵抗の上昇をスリット無しの場合の２倍程度以下に抑制するため、スリットの幅を半導体チップの辺の１／３以下に抑制するのが好ましい。
Figure 2009009957
一方、スリット７の幅は、少なくともメタルキャップ１の平坦部１１の厚さの１／１０以上が望ましい。金属板に貫通スリットを形成する手段として、金型による打ち抜き、切削、レーザー加工等があるが、金型による打ち抜きでは貫通スリットの幅が板厚程度よりも狭くなると加工が難しくなり、その他の手段では貫通スリットの幅が板厚の１／１０以下になると加工が難しくなるため、急激に製造コストが上がってしまう。メタルキャップ１のスリット７の幅は、半導体装置が温度変化にさらされたときの伸縮によってもスリット７が接合しない程度の幅があれば良いが、高精度の加工を行う必要はないため、スリット７の幅は加工が容易な幅とするのが良い。例えば、スリット７の形成とメタルキャップ１の切り出しを同時に行い、スリット７を形成した金属板の両側を折り曲げて側壁部１２を形成したり、金属板の中央部を薄膜化して平坦部１１を形成すれば、スリット７が形成されたメタルキャップ１を容易に製造できる。
次に、図７を参照して、本実施例の半導体装置３００の製造工程を説明する。スリット７を形成したメタルキャップ１は、半導体チップ２を固着する一主面とは反対側の面を耐熱テープ８等に同じ向きで等間隔に複数接着されている。メタルキャップ１の一主面には、半導体チップ２をはんだ等で固着できるように、あらかじめめっき処理を施してある。耐熱テープ８に接着された半導体チップ２は、ヒーター９の上に置かれ、ワイヤもしくはテープ状のはんだ等の固着材３が半導体チップ２を固着する領域に必要量が供給される。その後、表面電極１５が形成された半導体チップ２の裏面をメタルキャップ１の上に乗せると、固着材３によりメタルキャップ１と半導体チップ２が固着される。なお、固着材３はメタルキャップ１に形成するのではなく、あらかじめ半導体チップ２の裏面に形成しておいても良い。
その後、耐熱テープ８から半導体チップ２が固着されたメタルキャップ１を取り外す。耐熱テープ８は、メタルキャップ１に形成されたスリット７から固着材３がはみ出すのを防止し、マウンタの搬送レーンや冶工具に固着材３が付着するのを防止するためにも役立つ。
以上説明したように、本発明の実施例１によれば、半導体チップ２の辺２ａおよび２ｂのそれぞれに平行なスリット７１および７２を合成したスリット７を形成することにより、半導体チップ２とメタルキャップ１との固着領域を複数の四角形に分割している。これにより、個々の固着領域における最大距離を小さく、つまり応力中心点から最大応力が発生する場所までの距離を短くすることで、熱応力を小さくできる。従来の熱応力を１とすると、本実施例によれば個々の固着領域にかかる熱応力が半分以下になるため、１つ１つの固着領域が剥離し難くなり、固着信頼性は大幅に向上する。また、仮にどれかの固着領域で剥離が生じたとしても、その固着領域内で剥離は止まり、他の固着領域まで剥離する恐れはない。なお、スリット７の面積分だけ半導体チップ２とメタルキャップ１の固着面積は減少するが、スリット７の側面や内部に導電性の固着材３が形成されるため、半導体チップ２とメタルキャップ１間の電気抵抗は固着面積の減少分に比例して増加するわけではなく、それよりも小さく抑えられる。
図８は、本発明の実施例２に係る半導体装置４００を示した斜視図である。図９は、図８の半導体装置４００を上面から見た図である。本実施例では、スリット７３および７４を半導体チップ２の対角線２ｃおよび２ｄの上に形成している。つまり、スリット７３および７４が合体したスリット７は、半導体チップ２の角（頂点）を露出しており、半導体チップ２とメタルキャップ１との個々の固着領域の形状は三角形となっている。
半導体チップ２のレイアウトによっては、部分的に高発熱領域が生じる場合がある。放熱効果を高めるためには、スリット７は高発熱領域を避けて形成した方が良い。図１０は、半導体チップ２の一例を示したレイアウト図である。半導体チップ２には、例えば、電源スイッチ機能を有するパワーＭＯＳＦＥＴ部１６と、パワーＭＯＳＦＥＴ部１６を制御するコントロール回路部１７と、種々の機能ブロックで構成されるアプリケーション回路部１８が形成されている。パワーＭＯＳＦＥＴ部１６は発熱量が大きく、コントロール回路部１７やアプリケーション回路部１８は発熱量が比較的小さい。よって、高発熱領域１９は半導体チップ２の偏った位置に生じている。図５のような十字形のスリット７を形成した場合は、スリット７１が高発熱領域１９の中心を横切ることになるが、図９のように半導体チップ２の対角線（図１０の一点鎖線）の上にスリット７を形成すれば、高発熱領域１９をほぼ避けることができる。高発熱領域１７が、より偏った位置に生じた場合は、スリット７を非対称な形状としても良いが、半導体チップ２を均等に分割するようにスリット７を形成した方が、半導体チップ２とメタルキャップ１との各固着領域がバランス良く配置されるため、剥離が生じにくくなる。
以上、図面を参照して本発明の実施例１および実施例２を説明したが、これらは本発明の例示であり、本発明の主旨を逸脱しない範囲で上記以外のさまざまな構成を採用することもできる。例えば、実施例１のスリット７はスリット７１、７２を合成した十字形、および実施例２のスリット７はスリット７３、７４を合成した十字形で説明したが、スリット７は十字形に限らず、１本または複数本をストライプ状に並べて配置したり、３本以上のスリットを放射状に配置して合成するなどの変形が可能である。半導体チップ２とメタルキャップ１との固着領域が分割されていれば、ある固着領域で剥離等の固着不良が発生しても、その固着領域内で止まるため、信頼性が向上する。電気抵抗や熱抵抗の許容範囲内で分割数を増やすことが可能である。
また、メタルキャップ１の外部接続端子１３は、対向する２辺のみでなく、３辺または４辺に形成しても良い。
従来の半導体装置１００を示した斜視図である。 従来の他の半導体装置２００を示した図である。 本発明の実施例１に係る半導体装置３００を示した斜視図である。 図３のＡ−Ａ断面である。 図３の半導体装置３００を示した平面図である。 半導体装置にかかる応力を説明するための図である。 本発明の実施例１に係る半導体装置３００の製造方法を示した側面図である。 本発明の実施例２に係る半導体装置４００を示した斜視図である。 図８の半導体装置４００を示した平面図である。 半導体チップ２の一例のレイアウト図である。
符号の説明
１ メタルキャップ
２ 半導体チップ
３ 固着材
４ ドレイン電極
５ ゲート電極
６ ソース電極
７ スリット
８ 耐熱テープ
９ ヒーター
１１ 平坦部
１２ 側壁部
１３ 外部接続端子
１５ 表面電極

Claims (6)

  1. 一主面に表面電極を有し、前記一主面とは反対側の面を有する半導体チップと、
    半導体チップの前記反対側の面が固着される平坦部と、少なくとも前記平坦部の対向する２辺に、前記平坦部と同一材料で形成された側壁部を有するメタルキャップを含み、
    前記側壁部は、前記半導体チップの表面電極と同じ側に外部接続端子が形成され、
    前記平坦部は、前記半導体チップが固着される面からその反対側の面まで貫通するスリットを有しており、前記スリットは前記半導体チップを横切るように形成され、前記平坦部と前記半導体チップとの固着領域が前記スリットによって複数に分割されている半導体装置。
  2. 前記スリットの幅が前記平坦部の厚さの１／１０以上であり、かつ前記半導体チップの一辺の長さに対して１／３以下である請求項１記載の半導体装置。
  3. 前記スリットの形状が十字形である請求項１または２記載の半導体装置。
  4. それぞれの前記固着領域の形状が四角形である請求項３記載の半導体装置。
  5. それぞれの前記固着領域の形状が三角形である請求項３記載の半導体装置。
  6. 前記半導体チップを前記平坦部に固着する固着材が前記スリットの内部にも固着している請求項１乃至５のいずれか一に記載の半導体装置。
JP2007167063A 2007-06-26 2007-06-26 半導体装置 Pending JP2009009957A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007167063A JP2009009957A (ja) 2007-06-26 2007-06-26 半導体装置
US12/146,864 US8076771B2 (en) 2007-06-26 2008-06-26 Semiconductor device having metal cap divided by slit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167063A JP2009009957A (ja) 2007-06-26 2007-06-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2009009957A true JP2009009957A (ja) 2009-01-15

Family

ID=40159397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167063A Pending JP2009009957A (ja) 2007-06-26 2007-06-26 半導体装置

Country Status (2)

Country Link
US (1) US8076771B2 (ja)
JP (1) JP2009009957A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069390A (ja) * 2011-09-26 2013-04-18 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
US8476550B2 (en) * 2010-08-25 2013-07-02 Canon Kabushiki Kaisha Manufacturing method of hermetically sealed container
KR200474757Y1 (ko) * 2012-11-15 2014-10-13 경기도 구급용 들것의 시트
JP2020123654A (ja) * 2019-01-30 2020-08-13 京セラ株式会社 配線基板および実装構造
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
JP6252550B2 (ja) * 2014-07-31 2017-12-27 株式会社デンソー 電子装置及びそれを用いた駆動装置、ならびに電子装置の製造方法
JP6565973B2 (ja) * 2017-06-29 2019-08-28 日亜化学工業株式会社 実装用部品、それを用いた半導体装置及びその製造方法
WO2019005152A1 (en) * 2017-06-30 2019-01-03 Intel Corporation CHIP REAR FRONT STRUCTURES FOR AN ARROW CONTROL

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340352A (ja) * 1986-08-05 1988-02-20 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
JPH09199517A (ja) * 1996-01-23 1997-07-31 Nec Corp 半導体装置
JPH11163186A (ja) * 1997-12-01 1999-06-18 Toshiba Corp 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415025A (en) 1981-08-10 1983-11-15 International Business Machines Corporation Thermal conduction element for semiconductor devices
US4833567A (en) * 1986-05-30 1989-05-23 Digital Equipment Corporation Integral heat pipe module
JPH07231176A (ja) * 1994-02-16 1995-08-29 Mitsubishi Electric Corp 混成集積回路装置
US5825087A (en) * 1996-12-03 1998-10-20 International Business Machines Corporation Integral mesh flat plate cooling module
JP3475426B2 (ja) * 1997-03-24 2003-12-08 セイコーエプソン株式会社 半導体装置の製造方法
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6216608B1 (en) * 1998-07-01 2001-04-17 The Geon Company Plastic pallet
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
US6437437B1 (en) * 2001-01-03 2002-08-20 Thermal Corp. Semiconductor package with internal heat spreader
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
EP1444543B1 (en) * 2001-10-19 2008-04-23 ION Geophysical Corporation Digital optical switch apparatus and process for manufacturing same
KR100416980B1 (ko) * 2002-02-22 2004-02-05 삼성전자주식회사 볼 그리드 어레이 칩 고정장치
JP4254248B2 (ja) * 2002-04-05 2009-04-15 株式会社村田製作所 電子装置
JP3853263B2 (ja) 2002-07-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体装置
TWI286832B (en) * 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US7161238B2 (en) * 2002-12-31 2007-01-09 Intel Corporation Structural reinforcement for electronic substrate
TWI266737B (en) * 2003-05-20 2006-11-21 Au Optronics Corp Chip carrier plate
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US6898084B2 (en) * 2003-07-17 2005-05-24 The Bergquist Company Thermal diffusion apparatus
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
US7748440B2 (en) * 2004-06-01 2010-07-06 International Business Machines Corporation Patterned structure for a thermal interface
JP2005347528A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 半導体装置及びその製造方法
FR2871651A1 (fr) * 2004-06-09 2005-12-16 Thomson Licensing Sa Capot en verre et boitier d'encapsulation de composants electroniques dote d'un tel capot
US7015577B2 (en) * 2004-07-21 2006-03-21 Advanced Semiconductor Engineering, Inc. Flip chip package capable of measuring bond line thickness of thermal interface material
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340352A (ja) * 1986-08-05 1988-02-20 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
JPH09199517A (ja) * 1996-01-23 1997-07-31 Nec Corp 半導体装置
JPH11163186A (ja) * 1997-12-01 1999-06-18 Toshiba Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476550B2 (en) * 2010-08-25 2013-07-02 Canon Kabushiki Kaisha Manufacturing method of hermetically sealed container
JP2013069390A (ja) * 2011-09-26 2013-04-18 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
KR200474757Y1 (ko) * 2012-11-15 2014-10-13 경기도 구급용 들것의 시트
JP2020123654A (ja) * 2019-01-30 2020-08-13 京セラ株式会社 配線基板および実装構造
JP7283909B2 (ja) 2019-01-30 2023-05-30 京セラ株式会社 配線基板および実装構造
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8076771B2 (en) 2011-12-13
US20090001555A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP2009009957A (ja) 半導体装置
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
TWI309459B (en) A heat sink, an electronic component package, and a method of manufacturing a heat sink
US5047837A (en) Semiconductor device with heat transfer cap
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
WO2012157584A1 (ja) 半導体装置とその製造方法
WO2013118478A1 (ja) 半導体装置
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
JP2004040008A (ja) 半導体装置
JP2005116702A (ja) パワー半導体モジュール
JP2003188565A (ja) 表面実装用電子部品の放熱構造
US11081428B2 (en) Electronic device with three dimensional thermal pad
JP5579148B2 (ja) 電力用半導体装置
JP2006269572A (ja) 熱電変換モジュール、回路基板及び熱電変換モジュールの製造方法
JP2004221460A (ja) 半導体部品、半導体装置、及び該半導体装置の製造方法
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
JPH0677678A (ja) ヒートシンク構造
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2006060106A (ja) リード部材及び表面実装型半導体装置
JP5734493B2 (ja) 電力用半導体装置
JP2009076675A (ja) 半導体装置
JPS6329413B2 (ja)
JPS6217382B2 (ja)
JP6941296B2 (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227