JP6941296B2 - リードフレームおよび半導体装置 - Google Patents

Description

本発明は、フリップチップ型リードフレームおよびフリップチップ型半導体装置に関する。

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。

また従来、実装基板上に半導体素子を実装する際、半導体素子と実装基板とをバンプによって互いに接続するフリップチップタイプの半導体装置が知られている（例えば特許文献１参照）。

特開平９−１１５９１０号公報

一般にフリップチップタイプの半導体装置は、封止樹脂の充填性が必ずしも良好でなく、また放熱性が低いという課題がある。このような課題を解決するために、リードフレームを用いてフリップチップタイプの半導体装置を作製することが考えられる。この場合、リードフレームを用いるため、低抵抗かつ放熱性の高い半導体装置が得られる。一方、このようなリードフレームを用いたフリップチップタイプの半導体装置においては、半導体素子の傾きを抑えることが求められている。

本発明はこのような点を考慮してなされたものであり、半導体素子の傾きを抑えることが可能な、リードフレームおよび半導体装置を提供することを目的とする。

本発明は、フリップチップ型リードフレームにおいて、半導体素子が搭載される複数のリード部と、前記半導体素子が搭載される搭載領域を横切るように配置されたチップ支持部とを備えた、リードフレームである。

本発明は、前記リード部の内側領域が裏面側から薄肉化され、前記チップ支持部は、薄肉化されていない、リードフレームである。

本発明は、前記チップ支持部は、前記搭載領域の中央部に配置されている、リードフレームである。

本発明は、前記チップ支持部は、前記搭載領域の中央部からずれた位置に配置されている、リードフレームである。

本発明は、前記リード部および前記チップ支持部に、それぞれ前記半導体素子に接続されるバンプを支持する接続部が設けられている、リードフレームである。

本発明は、前記リード部に設けられた前記接続部の幅は、前記チップ支持部に設けられた前記接続部の幅よりも広い、リードフレームである。

本発明は、前記リード部の内側領域が裏面側から薄肉化され、前記内側領域の厚みをＡとし、前記リード部に設けられた前記接続部の幅をＢとしたとき、Ａ＞１．５Ｂとなる、リードフレームである。

本発明は、前記接続部の断面がそれぞれ凹状に形成されている、リードフレームである。

本発明は、フリップチップ型リードフレームにおいて、半導体素子が搭載される複数のリード部を備え、前記複数のリード部に、それぞれ前記半導体素子に接続されるバンプを支持する接続部が設けられ、前記接続部のうち、平面方向外側に位置する接続部の幅は、平面方向内側に位置する接続部の幅よりも広い、リードフレームである。

本発明は、前記リード部の内側領域が裏面側から薄肉化され、前記内側領域の厚みをＡとし、前記リード部に設けられた前記接続部の幅をＢとしたとき、Ａ＞１．５Ｂとなる、リードフレームである。

本発明は、フリップチップ型半導体装置において、複数のリード部と、前記複数のリード部上に搭載された半導体素子と、前記半導体素子を横切るように配置されたチップ支持部と、前記半導体素子と前記リード部および前記チップ支持部とをそれぞれ電気的に接続するバンプと、前記複数のリード部と、前記半導体素子と、前記チップ支持部と、前記バンプとを封止する封止樹脂とを備えた、半導体装置である。

本発明は、フリップチップ型半導体装置において、複数のリード部と、前記複数のリード部上に搭載された半導体素子と、前記半導体素子と前記リード部とをそれぞれ電気的に接続するバンプと、前記複数のリード部と、前記半導体素子と、前記バンプとを封止する封止樹脂とを備え、前記複数のリード部に、それぞれ前記バンプを支持する接続部が設けられ、前記接続部のうち、平面方向外側に位置する接続部の幅は、平面方向内側に位置する接続部の幅よりも広い、半導体装置である。

本発明によれば、半導体素子の傾きを抑えることができる。

図１は、一実施の形態によるリードフレームを示す平面図。 図２は、一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。 図３は、一実施の形態による半導体装置を示す平面図。 図４は、一実施の形態による半導体装置を示す断面図（図３のIV−IV線断面図）。 図５（ａ）−（ｆ）は、一実施の形態によるリードフレームの製造方法を示す断面図。 図６（ａ）−（ｄ）は、一実施の形態による半導体装置の製造方法を示す断面図。 図７は、一変形例（変形例１）によるリードフレームを示す平面図。 図８は、一変形例（変形例２）によるリードフレームを示す平面図。 図９は、一変形例（変形例２）によるリードフレームを示す断面図（図８のIX−IX線断面図）。 図１０は、一変形例（変形例３）によるリードフレームを示す断面図。 図１１は、一変形例（変形例４）によるリードフレームを示す断面図。

以下、一実施の形態について、図１乃至図６を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。

リードフレームの構成
まず、図１および図２により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームの一部を示す平面図であり、図２は、本実施の形態によるリードフレームを示す断面図である。

図１および図２に示すリードフレーム１０は、フリップチップ型の半導体装置２０（図３および図４）を作製する際に用いられるものである。このようなフリップチップ型リードフレーム１０は、多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａを備えている。なお、図１においては、１つのパッケージ領域１０ａを中心としたリードフレーム１０の一部のみを示している。

本明細書中、「内」、「内側」とは、各パッケージ領域１０ａの中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａの中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。

また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。

図１乃至図２に示すように、各パッケージ領域１０ａは、半導体素子２１（後述）を搭載するとともに、半導体素子２１と実装基板（図示せず）とを接続する複数の細長いリード部１２と、半導体素子２１が搭載される搭載領域２１ｂを横切るように配置されたチップ支持部１６と、を備えている。パッケージ領域１０ａは、半導体装置２０（後述）に対応する領域であり、図１において外側の矩形状の仮想線（二点鎖線）によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。

また、搭載領域２１ｂは、半導体素子２１（後述）が搭載される領域である。すなわち、搭載領域２１ｂは、半導体素子２１に対応する領域であり、図１において内側の矩形状の仮想線（二点鎖線）によって取り囲まれる領域である。なお、本実施の形態において、各パッケージ領域１０ａは、１つの搭載領域２１ｂを含んでいるが、これに限らず、１つのパッケージ領域１０ａに複数の搭載領域２１ｂが形成されていても良い。

各パッケージ領域１０ａ同士は、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、リード部１２とチップ支持部１６とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、パッケージ領域１０ａの各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。

複数のリード部１２およびチップ支持部１６の表面には、後述する半導体素子２１が搭載される。すなわち、複数のリード部１２の内側領域１２ａと、チップ支持部１６の長手方向中央部分とが、それぞれ搭載領域２１ｂ内に位置している。このようなリードフレーム１０は、ボンディングワイヤを用いることなく、半導体素子２１とリード部１２とをフリップチップ接続するタイプのものである。このため、半導体素子２１は、ダイパッドではなく、リード部１２およびチップ支持部１６に搭載されて支持される。

各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。各コネクティングバー１３は、平面視で細長い棒形状を有しており、その幅（コネクティングバー１３の長手方向に垂直な方向の距離）は、９５μｍ以上１３５μｍ以下としても良い。各コネクティングバー１３には、それぞれ複数のリード部１２がコネクティングバー１３の長手方向に沿って間隔を空けて連結されている。コネクティングバー１３は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。なおコネクティングバー１３の厚みは、半導体装置２０の構成にもよるが、１００μｍ以上３００μｍ以下とすることができる。

また、互いに直交する２つのコネクティングバー１３は、パッケージ領域１０ａの周囲に位置する連結部１９において互いに連結されている。この連結部１９は、リードフレーム１０内で格子点状に配置されている。連結部１９は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。

各リード部１２は、後述するようにバンプ２６および接続部２５を介して半導体素子２１に接続されるものである。各リード部１２は、それぞれコネクティングバー１３から延び出しており、チップ支持部１６との間に空間を介して配置されている。この場合、複数のリード部１２は、平面視で一直線状のリード部１２と、平面視で屈曲した（くの字状の）形状をもつリード部１２との両方を含んでいるが、これに限らず、複数のリード部１２の形状が全て互いに同一であっても良い。

各リード部１２の基端部は、コネクティングバー１３に連結されている。各リード部１２の基端部は、当該リード部１２が連結されるコネクティングバー１３の長手方向に対して垂直に延び出している。

複数のリード部１２は、チップ支持部１６の周囲においてコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にチップ支持部１６とも電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７が形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。

この場合、外部端子１７は、各コネクティングバー１３に沿って平面視で１列に配置されている。しかしながら、これに限らず、外部端子１７は、隣り合うリード部１２間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。

各リード部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにバンプ２６（図２の仮想線）および接続部２５を介して半導体素子２１に電気的に接続される領域となっている。各リード部１２の内部端子１５上には、バンプ２６との密着性を向上させる接続部２５が設けられている。この場合、各リード部１２上には、それぞれ接続部２５が１つずつ設けられているが、これに限らず各リード部１２に複数の接続部２５が設けられていても良い。

各リード部１２は、内側（チップ支持部１６側）に位置する内側領域１２ａと、外側（コネクティングバー１３側）に位置する外側領域１２ｂとを有している。このうち内側領域１２ａは、リード部１２の裏面側から薄肉化（ハーフエッチング）されている（図２参照）。上述した内部端子１５は、内側領域１２ａに設けられている。一方、外側領域１２ｂは、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。上述した外部端子１７は、外側領域１２ｂに形成されている。

チップ支持部１６は、半導体素子２１を裏面側から支持する役割を果たす。このチップ支持部１６は、平面視略直線形状（バー形状）を有しており、Ｙ方向に対して平行に延びている。チップ支持部１６は、互いにＸ方向に平行に延びる一対のコネクティングバー１３同士を連結するように、これら一対のコネクティングバー１３の間に延びている。すなわち、チップ支持部１６の両端は、それぞれコネクティングバー１３に連結されている。

チップ支持部１６は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。すなわちチップ支持部１６の厚みＴ１は、例えば１００μｍ以上３００μｍ以下とすることができる。このように、チップ支持部１６が薄肉化されていないので、チップ支持部１６を用いて半導体素子２１をしっかりと支持することができ、半導体素子２１の傾きを効果的に抑制することができる。また、チップ支持部１６の幅Ｗ１は、例えば２００μｍ以上２０００μｍ以下とすることができる。このように、チップ支持部１６をバー形状に形成し、その幅Ｗ１を上記範囲とすることにより、半導体素子２１の傾きを抑えつつ、半導体素子２１の裏面側に封止樹脂２３を回り込ませやすくすることができる。

チップ支持部１６は、例えば半導体素子２１のグラウンド端子やパワー端子に接続されても良い。チップ支持部１６が半導体素子２１（搭載領域２１ｂ）を横切るように配置されることにより、半導体装置２０のサイズを大きくすることなく、機能を増加させることが可能となる。

このチップ支持部１６上には、バンプ２６との密着性を向上させる接続部２５が複数（この場合は５個）設けられている。複数の接続部２５は、チップ支持部１６の長手方向に沿って互いに間隔を空けて配置されている。また、リード部１２上の接続部２５は、搭載領域２１ｂの中央部２１ｃに対して放射状に配置されている。各接続部２５上にはバンプ２６が配置されるようになっており、このバンプ２６が、半導体素子２１の例えばグラウンド端子やパワー端子に接続される。この場合、チップ支持部１６上には複数の接続部２５が設けられるが、これに限らず、チップ支持部１６上に１つの接続部２５のみが設けられても良い。

チップ支持部１６は、少なくとも搭載領域２１ｂの平面方向中央部２１ｃに配置されている。具体的には、チップ支持部１６は、平面視で搭載領域２１ｂの中央部２１ｃを横切るように延びている。なお、搭載領域２１ｂの中央部２１ｃとは、搭載領域２１ｂのＸ方向の中間部かつＹ方向の中間部となる位置（点）をいう。このように、チップ支持部１６が搭載領域２１ｂの中央部２１ｃに配置されていることにより、チップ支持部１６が半導体素子２１をその中央部で支持し、半導体素子２１の傾きをより効果的に低減することができる。また、本実施の形態において、チップ支持部１６上の接続部２５のうちの１つは、搭載領域２１ｂの中央部２１ｃに配置されている。

なおチップ支持部１６は、各パッケージ領域１０ａに対して１本だけ設けられているが、これに限らず、各パッケージ領域１０ａに複数のチップ支持部１６が設けられていても良い。

リード部１２およびチップ支持部１６上に設けられた接続部２５は、バンプ２６とリード部１２およびチップ支持部１６との接続を良好にするためのものであり、例えば電解めっき法により形成された金属層からなる。このような金属層としては、例えば銀めっき層を挙げることができる。

図２に示すように、リード部１２の薄肉化された内側領域１２ａの厚みＡは、例えば１００μｍ以上１４０μｍ以下であり、リード部１２に設けられた接続部２５の幅Ｂは、例えば８０μｍ以上１００μｍ以下である。この場合、内側領域１２ａの厚みＡは、リード部１２に設けられた接続部２５の幅Ｂの１．５倍超とすることが好ましい（Ａ＞１．５Ｂ）。これにより、リード部１２の電気抵抗を低減し、バンプ２６と図示しない実装基板との電気的な接続を良好にすることができる。また、リード部１２の放熱性を高め、半導体素子２１からの熱を効率良く逃がすことができる。

また、チップ支持部１６に設けられた接続部２５の幅Ｃは、例えば６０μｍ以上８０μｍ以下としても良い。この場合、リード部１２に設けられた接続部２５の幅Ｂは、チップ支持部１６に設けられた接続部２５の幅Ｃよりも広くすることが好ましい（Ｂ＞Ｃ）。このように、外側に位置する接続部２５の幅が内側に位置する接続部２５の幅よりも大きいので、リード部１２及びチップ支持部１６が熱膨張し、外側に位置するリード部１２がチップ支持部１６から遠ざかる方向に拡張した場合でも、半導体素子２１のバンプ２６をリード部１２上の接続部２５に確実に接続させることができる。すなわち、半導体素子２１を搭載領域２１ｂに搭載する場合、半導体素子２１の中央部を搭載領域２１ｂの中央部２１ｃに合わせるように位置決めを行う。このため、リード部１２に設けられた接続部２５を、チップ支持部１６に設けられた接続部２５よりも大きくしておくことにより、熱膨張によってリード部１２が拡大し、接続部２５の位置が多少ずれた場合でも、この位置ずれを吸収し、接続部２５にバンプ２６を確実に接続することができる。

なお、上記に限らず、リード部１２に設けられた接続部２５の幅Ｂと、チップ支持部１６に設けられた接続部２５の幅Ｃとを同一にしても良い。

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、１００μｍ以上３００μｍ以下とすることができる。

なお、本実施の形態において、リード部１２は、パッケージ領域１０ａの４辺全てに沿って配置されているが、これに限られるものではなく、例えばパッケージ領域１０ａの対向する２辺のみに沿って配置されていても良い。

半導体装置の構成
次に、図３および図４により、本実施の形態による半導体装置について説明する。図３および図４は、本実施の形態による半導体装置（フリップチップタイプ）を示す図である。

図３および図４に示すように、フリップチップ型半導体装置（半導体パッケージ）２０は、放射状に配置された複数のリード部１２と、複数のリード部１２上に搭載された半導体素子２１と、半導体素子２１を横切るように配置されたチップ支持部１６と、半導体素子２１とリード部１２とを電気的に接続する複数のバンプ（ピラー）２６とを備えている。また、複数のリード部１２、半導体素子２１、チップ支持部１６およびバンプ２６は、封止樹脂２３によって樹脂封止されている。

リード部１２及びチップ支持部１６は、上述したリードフレーム１０から作製されたものである。この場合、チップ支持部１６は、平面視で半導体素子２１の中央部を横切るように延びている。またチップ支持部１６は、半導体装置２０を横切るようにＹ方向全体にわたって延びている。リード部１２の裏面（外部端子１７）及びチップ支持部１６の裏面は、それぞれ封止樹脂２３から外方に露出している。また、リード部１２及びチップ支持部１６上には、それぞれ接続部２５が設けられている。この接続部２５を介して、バンプ２６とリード部１２とが互いに電気的に接続され、かつバンプ２６とチップ支持部１６とが互いに電気的に接続されている。

このほか、リード部１２、チップ支持部１６及び接続部２５の構成は、半導体装置２０に含まれない領域を除き、上述した図１および図２に示すものと同様であるため、ここでは詳細な説明を省略する。

半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々バンプ２６が取り付けられる複数の電極２１ａを有している。

各バンプ２６は、例えば銅等の導電性の良い金属材料からなり、中実の略円筒形状を有している。各バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端が接続部２５を介して各リード部１２の内部端子１５及びチップ支持部１６にそれぞれ接続されている。

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図３において、封止樹脂２３のうち、リード部１２及びチップ支持部１６よりも表面側に位置する部分の表示を省略している。

リードフレームの製造方法
次に、図１および図２に示すリードフレーム１０の製造方法について、図５（ａ）−（ｆ）を用いて説明する。なお、図５（ａ）−（ｆ）は、リードフレーム１０の製造方法を示す断面図（図２に対応する図）である。

まず図５（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図５（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図５（ｃ））。

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図５（ｄ））。これにより、リード部１２、チップ支持部１６及びコネクティングバー１３の外形が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。

次いで、エッチング用レジスト層３２、３３を剥離して除去する（図５（ｅ））。

次に、リード部１２及びチップ支持部１６上に、例えばフォトリソグラフィ法により図示しない所定パターンのめっき用レジスト層を形成し、このめっき用レジスト層に覆われていない箇所に、例えば電解めっき法によりめっき層からなる接続部２５を形成する。その後、めっき用レジスト層を除去することにより、図１乃至図２に示すリードフレーム１０が得られる（図５（ｆ））。

半導体装置の製造方法
次に、図３および図４に示す半導体装置２０の製造方法について、図６（ａ）−（ｄ）を用いて説明する。

まず、例えば図５（ａ）−（ｆ）に示す方法により、リードフレーム１０を作製する（図６（ａ））。

次に、リードフレーム１０の搭載領域２１ｂ上に、半導体素子２１を搭載する。この場合、予め半導体素子２１の電極２１ａにそれぞれバンプ２６を形成しておき、このバンプ２６をリード部１２及びチップ支持部１６の接続部２５にそれぞれ接続して固定する（図６（ｂ））。このとき、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とが、それぞれバンプ２６及び接続部２５を介して互いに電気的に接続される。同様に、半導体素子２１の各電極２１ａと、チップ支持部１６とが、バンプ２６及び接続部２５を介して互いに電気的に接続される。

本実施の形態において、チップ支持部１６が半導体素子２１の搭載領域２１ｂを横切るように配置されているので、チップ支持部１６によって半導体素子２１をしっかりと支持することができる。これにより、正面側から見て半導体素子２１が傾く不具合の発生（図６（ｂ）の仮想線参照）を抑制し、半導体素子２１をリード部１２上に略水平に搭載することができる。また、リード部１２に設けられた外側の接続部２５が、チップ支持部１６に設けられた内側の接続部２５よりも大きいので、熱膨張によってリード部１２が拡大し、接続部２５の位置が多少ずれた場合であっても、この位置ずれを吸収し、バンプ２６を接続部２５に確実に接続することができる。

なお、リードフレーム１０の各接続部２５上に予めバンプ２６を突設形成しておき、その後、このバンプ２６に対して半導体素子２１の各電極２１ａをそれぞれ接続するようにしても良い。

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図６（ｃ））。これにより、リードフレーム１０（リード部１２、チップ支持部１６、コネクティングバー１３及び接続部２５）、半導体素子２１及びバンプ２６を封止する。

その後、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する。これにより、リードフレーム１０が半導体装置２０毎に分離され、図３および図４に示す半導体装置２０が得られる（図６（ｄ））。

以上説明したように、本実施の形態によれば、リードフレーム１０のチップ支持部１６が、半導体素子２１が搭載される搭載領域２１ｂを横切るように配置されている。これにより、チップ支持部１６によって半導体素子２１を支持し、側方から見て半導体素子２１が傾くことを抑制することができる。

また、本実施の形態によれば、リード部１２の内側領域１２ａが裏面側から薄肉化されているので、封止樹脂２３が内側領域１２ａの裏面に回り込み、封止樹脂２３とリード部１２とを強固に密着性することができる。一方、チップ支持部１６は、薄肉化されていないので、この薄肉化されていないチップ支持部１６によって半導体素子２１の傾きを効果的に抑制することができる。

また、本実施の形態によれば、チップ支持部１６は、少なくとも搭載領域２１ｂの中央部２１ｃに配置されているので、半導体素子２１の傾きをより確実に抑えることができる。

また、本実施の形態によれば、リード部１２およびチップ支持部１６に、それぞれ半導体素子２１に接続されるバンプ２６を支持する接続部２５が設けられている。これにより、リード部１２とバンプ２６とを良好に接続するとともに、チップ支持部１６とバンプ２６とを良好に接続することができる。

さらに、本実施の形態によれば、リード部１２に設けられた接続部２５の幅Ｂは、チップ支持部１６に設けられた接続部２５の幅Ｃよりも広くなっている。これにより、熱膨張によってリード部１２に設けられた接続部２５の位置が搭載領域２１ｂの中央部２１ｃからずれた場合であっても、この位置ずれを吸収し、バンプ２６を接続部２５に対して確実に接続することができる。

さらにまた、本実施の形態によれば、リード部１２の内側領域１２ａの厚みをＡとし、リード部１２に設けられた接続部２５の幅をＢとしたとき、Ａ＞１．５Ｂとなるので、リード部１２の電気抵抗を低減するとともに、リード部１２の放熱性を高めることができる。

変形例
次に、図７乃至図１１により、本実施の形態によるリードフレームの各変形例について説明する。図７乃至図１１に示す変形例は、主としてチップ支持部又は接続部の構成が異なるものであり、他の構成は、図１乃至図６に示す実施の形態と略同一である。図７乃至図１１において、図１乃至図６と同一部分には同一の符号を付して詳細な説明は省略する。

（変形例１）
図７は、一変形例（変形例１）によるリードフレーム１０Ａを示している。図７に示すリードフレーム１０Ａにおいて、チップ支持部１６は、Ｙ方向に沿って延びており、搭載領域２１ｂを横切っている。この場合、チップ支持部１６は、搭載領域２１ｂの中央部２１ｃからＸ方向プラス側にずれた位置に配置されている。また、搭載領域２１ｂの中央部２１ｃには、リード部１２やチップ支持部１６等の金属部分は設けられておらず、空間が形成されている。さらに、複数のリード部１２は、Ｘ方向に対して非対称に配置されている。具体的には、チップ支持部１６よりもＸ方向プラス側に５本のリード部１２が配置され、チップ支持部１６よりもＸ方向マイナス側に７本のリード部１２が配置されている。

なお、リード部１２に設けられた接続部２５の幅は、チップ支持部１６に設けられた接続部２５の幅と同一であるが、これに限らず、リード部１２に設けられた接続部２５の幅を、チップ支持部１６に設けられた接続部２５の幅よりも広くしても良い。

このように、チップ支持部１６を搭載領域２１ｂの中央部２１ｃからずれた位置に配置したことにより、半導体素子２１の中央部の裏面側に封止樹脂２３を回り込ませやすくすることができる。一般に、封止樹脂２３の熱膨張係数は、半導体素子２１の熱膨張係数に近い。このため、リードフレーム１０を構成する金属が熱膨張した場合であっても、半導体素子２１が外方向に向けて過度に引っ張られることがなく、半導体素子２１が封止樹脂２３から剥離する不具合を抑えることができる。

（変形例２）
図８及び図９は、一変形例（変形例２）によるリードフレーム１０Ｂを示している。図８及び図９に示すリードフレーム１０Ｂにおいて、チップ支持部１６に代えて、他のリード部１２よりも長いリード部（長リード部）１２Ａが設けられている。この長リード部１２Ａは、コネクティングバー１３から搭載領域２１ｂの中央部２１ｃ近傍まで延びている。

図８及び図９において、複数のリード部１２、１２Ａには、それぞれバンプ２６を支持する接続部２５が設けられている。具体的には、各リード部１２には、接続部２５が１つずつ設けられ、長リード部１２Ａには、複数（３つ）の接続部２５が設けられている。この場合、接続部２５のうち、平面方向外側に位置する接続部２５の幅Ｂは、平面方向内側に位置する接続部２５の幅Ｃよりも広くなっている（Ｂ＞Ｃ）。具体的には、リード部１２に設けられた接続部２５の幅Ｂは、長リード部１２Ａ上であって中央部２１ｃに位置する接続部２５の幅Ｃよりも広い。

また、リード部１２の内側領域１２ａの厚みをＡと、このリード部１２上に設けられた接続部２５の幅をＢとしたとき、Ａ＞１．５Ｂという関係が成り立つ。これにより、リード部１２の電気抵抗を低減するとともに、リード部１２の放熱性を高めることができる。

このように、複数の接続部２５のうち、平面方向外側に位置する接続部２５の幅Ｂを、平面方向内側に位置する接続部２５の幅Ｃよりも広くしたことにより、熱膨張によってリード部１２に設けられた接続部２５の位置が搭載領域２１ｂの中央部２１ｃからずれた場合であっても、この位置ずれを吸収し、バンプ２６を接続部２５に対して確実に接続することが可能となる。

（変形例３）
図１０は、一変形例（変形例３）によるリードフレーム１０Ｃを示している。図１０に示すリードフレーム１０Ｃにおいて、リード部１２およびチップ支持部１６上に設けられた接続部２５の断面がそれぞれ凹状に形成されている。この接続部２５は、外縁部から中央部に向けて凹んでおり、接続部２５の表面は、断面視で略円弧状に湾曲している。また、接続部２５の平面形状は略円形状であり、接続部２５の外縁部の厚みが全周にわたって接続部２５の中央部の厚みよりも厚くなっている。このような接続部２５は、例えば電解めっき法により接続部２５を形成する際、供給される電流を大きくすることにより形成することができる。

なお、リード部１２に設けられた接続部２５の幅は、チップ支持部１６に設けられた接続部２５の幅と同一であるが、これに限らず、リード部１２に設けられた接続部２５の幅を、チップ支持部１６に設けられた接続部２５の幅よりも広くしても良い。

このように、接続部２５が外縁部から中央部に向けて凹んでいることにより、バンプ２６を接続部２５に対して安定して接続することができる。

（変形例４）
図１１は、一変形例（変形例４）によるリードフレーム１０Ｄを示している。図１１に示すリードフレーム１０Ｄにおいて、リード部１２上には、その長さ方向に沿って複数（２つ）の接続部２５が設けられている。また、チップ支持部１６上には、その幅方向に沿って複数（２つ）の接続部２５が設けられている。

図１１において、チップ支持部１６に設けられた２つの接続部２５の幅Ｃは互いに同一であり、リード部１２に設けられた２つの接続部２５の幅Ｂは互いに同一である。また、リード部１２に設けられた接続部２５の幅Ｂは、チップ支持部１６に設けられた接続部２５の幅Ｃよりも広い（Ｂ＞Ｃ）。これにより、リード部１２が熱膨張し、リード部１２上の接続部２５の位置が多少ずれた場合でも、この位置ずれを吸収し、接続部２５にバンプ２６を接続することができる。

なお、図示していないが、図７乃至図１１に示すリードフレーム１０Ａ〜１０Ｄを用いることにより、それぞれ図３及び図４に示す半導体装置２０と略同様の構成をもつ半導体装置を得ることができる。また、図７乃至図１１に示すリードフレーム１０Ａ〜１０Ｄの製造方法や、リードフレーム１０Ａ〜１０Ｄを用いて半導体装置を製造する方法についても、それぞれ上述した図５（ａ）−（ｆ）及び図６（ａ）−（ｄ）に示す方法と略同様である。

上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。

１０ リードフレーム
１０ａ パッケージ領域
１２ リード部
１２ａ 内側領域
１２ｂ 外側領域
１３ コネクティングバー
１５ 内部端子
１６ チップ支持部
１７ 外部端子
２０ 半導体装置
２１ 半導体素子
２１ｂ 搭載領域
２１ｃ 中央部
２３ 封止樹脂
２５ 接続部
２６ バンプ

Claims (11)

1. フリップチップ型リードフレームにおいて、
   半導体素子が搭載される複数のリード部と、
   前記半導体素子が搭載される搭載領域を横切るように配置されたチップ支持部とを備え、
   前記リード部の内側領域が裏面側から薄肉化され、前記チップ支持部は、薄肉化されていない、リードフレーム。
2. 前記チップ支持部は、前記搭載領域の中央部に配置されている、請求項１記載のリードフレーム。
3. 前記チップ支持部は、前記搭載領域の中央部からずれた位置に配置されている、請求項１記載のリードフレーム。
4. 前記リード部および前記チップ支持部に、それぞれ前記半導体素子に接続されるバンプを支持する接続部が設けられている、請求項１乃至３のいずれか一項記載のリードフレーム。
5. 前記リード部に設けられた前記接続部の幅は、前記チップ支持部に設けられた前記接続部の幅よりも広い、請求項４記載のリードフレーム。
6. 前記リード部の内側領域が裏面側から薄肉化され、前記内側領域の厚みをＡとし、前記リード部に設けられた前記接続部の幅をＢとしたとき、Ａ＞１．５Ｂとなる、請求項４又は５記載のリードフレーム。
7. 前記接続部の断面がそれぞれ凹状に形成されている、請求項４乃至６のいずれか一項記載のリードフレーム。
8. フリップチップ型リードフレームにおいて、
   半導体素子が搭載される複数のリード部を備え、
   前記複数のリード部に、それぞれ前記半導体素子に接続されるバンプを支持する接続部が設けられ、
   前記接続部のうち、平面方向外側に位置する接続部の幅は、平面方向内側に位置する接続部の幅よりも広く、
   前記複数のリード部のうち、平面方向外側に位置するリード部の内側領域が裏面側から薄肉化され、平面方向内側に位置するリード部は、薄肉化されていない、リードフレーム。
9. 前記内側領域の厚みをＡとし、前記リード部に設けられた前記接続部の幅をＢとしたとき、Ａ＞１．５Ｂとなる、請求項８記載のリードフレーム。
10. フリップチップ型半導体装置において、
    複数のリード部と、
    前記複数のリード部上に搭載された半導体素子と、
    前記半導体素子を横切るように配置されたチップ支持部と、
    前記半導体素子と前記リード部および前記チップ支持部とをそれぞれ電気的に接続するバンプと、
    前記複数のリード部と、前記半導体素子と、前記チップ支持部と、前記バンプとを封止する封止樹脂とを備え、
    前記リード部の内側領域が裏面側から薄肉化され、前記チップ支持部は、薄肉化されていない、半導体装置。
11. フリップチップ型半導体装置において、
    複数のリード部と、
    前記複数のリード部上に搭載された半導体素子と、
    前記半導体素子と前記リード部とをそれぞれ電気的に接続するバンプと、
    前記複数のリード部と、前記半導体素子と、前記バンプとを封止する封止樹脂とを備え、
    前記複数のリード部に、それぞれ前記バンプを支持する接続部が設けられ、
    前記接続部のうち、平面方向外側に位置する接続部の幅は、平面方向内側に位置する接続部の幅よりも広く、
    前記複数のリード部のうち、平面方向外側に位置するリード部の内側領域が裏面側から薄肉化され、平面方向内側に位置するリード部は、薄肉化されていない、半導体装置。

Images