JPH06224343A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06224343A
JPH06224343A JP5010945A JP1094593A JPH06224343A JP H06224343 A JPH06224343 A JP H06224343A JP 5010945 A JP5010945 A JP 5010945A JP 1094593 A JP1094593 A JP 1094593A JP H06224343 A JPH06224343 A JP H06224343A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5010945A
Other languages
English (en)
Inventor
Nobuhiko Tada
信彦 多田
Naoki Mitsuyanagi
直毅 三柳
Yoshiaki Shimomura
義昭 下村
Shigeyuki Sakurai
茂行 桜井
Yoshiya Nagano
義也 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP5010945A priority Critical patent/JPH06224343A/ja
Publication of JPH06224343A publication Critical patent/JPH06224343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体装置の多ピン化及び薄型化の要求に対し
て信頼性が高く高強度を保てると共に、実装時の取扱い
を容易にする。 【構成】半導体チップ2の回路形成面をダイパッド3に
向けてチップ2を接着剤6によりダイパッド3に接合す
ると共に、インナーリード4aの先端を半導体チップの
端子部分まで伸ばして金バンプ7を介して端子に直接接
続する。また、インナーリード4及びダイパッド3は樹
脂モールド部5内で同一平面上に位置するように延在さ
せ、リードフレーム4及びダイパッド2が半導体チップ
2を介して樹脂モールド部5全体を直線状に貫通した構
造とする。インナーリード4aの幅はチップに近づくに
したがって次第に狭くなるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係わり、特に、四方向からアウターリードを出し
たQFP(Quad Flat Package )と呼ばれるプラスチッ
クフラットパッケージ及びその製造方法に係わる。
【0002】
【従来の技術】従来のプラスチックフラットパッケージ
は、例えば特開昭60−88447号公報等に記載のよ
うに、金属製のリードフレーム上に半導体チップを樹脂
モールドで封止しており、ダイパッド上に搭載した半導
体チップの端子とリードフレームのインナーリードは金
線によってワイヤーボンディングされる。
【0003】一方、リードフレームを用いないプラスチ
ックフラットパッケージとしてはTAB(Tap Automate
d Bonding )方式がある。これは、例えば特開平2−6
5166号公報等に記載のように、ポリイミドフィルム
の上にCu箔のリードを形成し、このリードと半導体チ
ップの端子とを直接接合し、これらを一体的に樹脂モー
ルドで封止するものである。
【0004】
【発明が解決しようとする課題】近年、電子機器の小型
化、高性能化を実現するため、半導体チップの高集積
化、小型化が進行しており、これに伴ってQFPなどの
リードフレームを用いた半導体装置では多ピン化が求め
られている。半導体装置を多ピン化する場合、当然リー
ドフレームのリードピッチを狭くしファインピッチ化す
る必要がある。しかし、リードフレームの加工はプレス
ないしはエッチングで行うのが主流であり、エッチング
による場合、リードフレームのファインピッチ化は板厚
0.15mmの場合においてはインナーリードの先端部
分で0.2mm程度が限界である。一方、半導体チップ
の高集積化の進行は著しく、端子のピッチが0.05m
m程度のものが出現している。このような高集積の半導
体チップを用いて半導体装置を製造しようとした場合、
ピッチの差により生じる円周方向長さの違いからリード
フレーム先端と半導体チップとの間隔は広くならざるを
得ず、上記従来技術のようにワイヤーボンディングを行
う場合にはワイヤーボンディング長さ(金線の長さ)が
長くなる。ワイヤーボンディング長さが長くなると、ワ
イヤーボンディングをする際の金線の切断や、樹脂モー
ルド時の金線間の接触等が発生する可能性が増大し、信
頼性が低下する。
【0005】一方、半導体装置のモールドした完成品の
厚さは軽量化、小型化の観点から薄い方が有利であるこ
とは明らかであり、上記半導体装置では多ピン化に平行
して薄型化が進行している。しかし、モールドの厚さを
薄くすると外部からの衝撃あるいは曲げ力に対して弱く
なり、破壊し易くなる。特に、上記従来技術のようにワ
イヤーボンディングを行う構造では、インナーリードと
半導体チップ間には樹脂以外に非強度部材である金線が
存在するだけで、樹脂材が全ての負荷を受けるので、こ
の部分が脆弱化する。このため、インナーリードから半
導体チップにかけて曲げ剛性が不連続となり、その不連
続点に応力が集中して破壊が起こり易い。この傾向は、
上記のように半導体チップを高集積化し、リードフレー
ム先端と半導体チップとの間隔が広くなると一層顕著と
なる。
【0006】一方、TAB方式の半導体装置は、ポリイ
ミドフィルム上へCu箔のリードを形成しているため、
ファインピッチ化に適しているが、ポリイミドフィルム
にリードフレームのような強度は期待できないため、半
導体装置の強度は十分でない。またQFPと同様のリフ
ローハンダ付けは今の所できないので、実装時の取扱い
に難がある。
【0007】本発明の目的は、多ピン化及び薄型化の要
求に対して高い信頼性と高強度を保つことができ、かつ
実装時の取扱いが容易な半導体装置及びその製造方法を
提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、ダイパッド上に搭載した半導体チ
ップの端子をリードフレームのインナーリードに電気的
に接続し、これら半導体チップ、ダイパッド及びリード
フレームのインナーリードをモールド部にて一体に封止
した半導体装置において、前記半導体チップはその回路
形成面を前記ダイパッドに向けて該ダイパッドに接合さ
れると共に、前記リードフレームのインナーリードはそ
の先端が前記半導体チップの端子部分まで伸びて該端子
に接合され、前記インナーリード及びダイパッドが前記
モールド部内で同一平面上に位置するように延在するこ
とを特徴とする半導体装置が提供される。
【0009】上記半導体装置において、好ましくは、前
記インナーリードは前記半導体チップに近づくにしたが
って幅が次第に狭くなる。
【0010】また、上記目的を達成するために、本発明
によれば、一枚の平坦な金属板からダイパッドとリード
フレームを形成し、かつその時インナーリードの先端が
ダイパッドに搭載される半導体チップの端子部分まで伸
びるようにすると共に、インナーリードとダイパッドは
屈曲することなく同一平面状態にあるようにし、次いで
半導体チップの回路形成面がダイパッドに対向しかつ半
導体チップの端子が前記インナーリードの先端に一致す
るよう半導体チップをダイパッド上に配置し、この状態
で前記半導体チップとダイパッドとを接合すると共にイ
ンナーリードの先端と半導体チップの端子とを接続し、
次いでこれら半導体チップ、ダイパッド及びリードフレ
ームのインナーリードをモールドにて一体的に封止する
ことを特徴とする半導体装置の製造方法が提供される。
【0011】上記製造方法において、好ましくは、前記
半導体チップの回路形成面と前記ダイパッドの間に熱硬
化性接着剤を塗布し、前記インナーリードの先端と前記
半導体チップの端子との間に金バンプを配置し、前記ダ
イパッド及びインナーリードを加圧しながら加熱するこ
とにより前記半導体チップとダイパッドの接合と、前記
インナーリードの先端と前記半導体チップの端子の接合
とを同時に行う。
【0012】
【作用】リードフレームのファインピッチ化を目指した
加工方法として、本件出願人は先に、エッチングで加工
できない微細ピッチのインナーリードの先端部分だけを
YAGレーザで切断し、残りはエッチング及びプレスで
事前または事後に加工する加工方法を提案し、出願して
いる(特願平4−313615号:平成4年11月24
日出願)。この加工方法により、板厚0.15mmの素
材を用いインナーリードの先端部分を0.07mm程度
のピッチまで切断可能となった。しかし、このようなリ
ードフレームのファインピッチ化が可能となっても、リ
ードフレーム先端と半導体チップとをワイヤーボンディ
ングで接続していたのでは、上記の課題は解決されな
い。本願発明者等は、このファインピッチ化の技術をベ
ースに更に検討を加え、インナーリード先端を半導体チ
ップの端子に直接接続することを考えた。
【0013】すなわち、本発明では、上記微細加工の技
術により微細ピッチに加工したインナーリードの先端を
半導体チップの端子近傍まで伸ばし、その先端を該端子
に直接接合することで、ワイヤーボンディングによらず
にインナーリードと半導体チップを電気的に接続する。
このとき、半導体チップの回路形成面はダイパッド側を
向くことになるので、その回路形成面はそのままダイパ
ッドに接合する。また、インナーリード及びダイパッド
はモールド部内で屈曲させず、同一平面上に位置したま
まとする。このようにすることで、リードフレーム及び
ダイパッドがチップを介してモールド部全体を直線状に
貫通した構造が得られるので、半導体装置の全体の曲げ
剛性の変化がほぼ連続的となり、内部応力の極端な変化
が無くなる。このとき、インナーリードの幅を半導体チ
ップに近づくにしたがって狭くすれば、曲げ剛性の変化
は緩やかとなる。よって、モールド部の厚さを薄くして
も十分な強度が得られ、逆に従来品と同じ厚さにすれ
ば、強度が増大して丈夫な構造が得られる。
【0014】また、リードフレームが半導体チップの部
分まで伸びているので、モールド部内でのリードの差込
み量が長くなり、アウターリードのモールド部に対する
取付け強度が増大する。
【0015】また、ワイヤーボンディングを用いないの
で、リードピッチをファインピッチ化してもワイヤーボ
ンディングの際の金線の切断や、樹脂モールド時の金線
間の接触等が発生する問題は起こらず、信頼性が向上す
る。更に、リードフレームを用いているので、従来のQ
FPと同様にリフローハンダ付けによる実装が可能であ
る。
【0016】以上の半導体装置は上記本発明の製造方法
により製造できる。この本発明の製造方法においては、
インナーリードとダイパッドは同一平面状態のまま使用
すると共にワイヤーボンディングを実施しないので、製
造工程が簡単となる。また、ダイパッド及びインナーリ
ードを加圧しながら加熱して半導体チップとダイパッド
の接合と、インナーリードの先端と半導体チップの端子
の接続とを同時に行うことにより、一工程で半導体チッ
プとダイパッドとインナーリードの先端との接合が完了
する。このため、温度変化の頻度を減るので、温度変化
に伴なう熱膨張変形が少なくなる。また、半導体チップ
とダイパッドとインナーリードが同時に位置決めされる
ので、インナーリードの変形や位置づれが起きにくく、
しかも同一平面での位置決めであるから、位置合わせが
容易となる。
【0017】
【実施例】以下、本発明の一実施例による半導体装置を
図1及び図2により説明する。本実施例はQFP(Quad
Flat Package )と呼ばれるフラットプラスチックパッ
ケージに本発明を適用した例である。
【0018】図1及び図2において、本実施例の半導体
装置1は半導体チップ2と、半導体チップ2の上側に位
置しこれを搭載したダイパッド3と、半導体チップ2の
端子に電気的に接続されたインナーリード4aを有する
リードフレーム4と、これら半導体チップ2、ダイパッ
ド3及びリードフレーム4のインナーリード4aを一体
的に封止した樹脂モールド部5とで構成されている。リ
ードフレーム4のインナーリード4aとダイパッド2は
樹脂モールド部5の内部で屈曲することなく同一平面上
に位置するよう延在し、半導体チップ2は、回路形成面
をダイパッド3に向けて熱硬化性の接着剤6でダイパッ
ド3に接合されている。リードフレーム4のインナーリ
ード4aはその先端が半導体チップ2の端子部分まで伸
びており、半導体チップ2の端子に金バンプ7により電
気的に接続されている。リードフレーム4の樹脂モール
ド部5の外側に突出したアウターリード4bの部分は下
方に曲げ成形されている。また、インナーリード4aの
内方部分は図2に示すように放射状に配置され、かつそ
の部分の幅は半導体チップ2に近づくにしたがって次第
に狭くなっている。
【0019】以上のように構成した半導体装置1におい
ては、インナーリード4aの先端が半導体チップ2の端
子部分まで伸ばされてその端子に直接接続され、かつイ
ンナーリード4a及びダイパッド3は樹脂モールド部5
内で屈曲せず同一平面上を延在しているので、リードフ
レーム4及びダイパッド2が半導体チップ2を介して樹
脂モールド部5全体を直線状に貫通した構造が得られ
る。このため、半導体装置1の全体の曲げ剛性がほぼ連
続的に変化し、内部応力の極端な変化が無くなる。ま
た、インナーリード4aの幅が半導体チップ2に近づく
にしたがって狭くなるので、曲げ剛性の変化も一様とな
る。よって、樹脂モールド部5の厚さが薄くても十分な
強度が得られる。逆に、従来品と同じ厚さにすれば、強
度が増して丈夫な構造が得られる。
【0020】また、リードフレーム4が半導体チップ2
の部分まで伸びているので、樹脂モールド部5内でのリ
ードの差込み量が長くなり、アウターリード4bの樹脂
モールド5に対する取付け強度が増大する。このため、
アウターリード4bの曲げ成形に際してアウターリード
4bが樹脂モールド部5から抜けたり、樹脂モールド部
5が剥がれたりする可能性が小さくなる。
【0021】また、インナーリード4aと半導体チップ
2との接続はワイヤーボンディングを用いないので、ワ
イヤーボンディングの際の金線の切断や、樹脂モールド
時の金線間の接触等が発生する問題は起こらず、信頼性
が向上する。更に、リードフレーム4を用いているの
で、従来のQFPと同様にリフローハンダ付けによる実
装が可能であり、TAB(Tap Automated Bonding )方
式の半導体装置に比べ実装時の取扱いが極めて容易であ
る。
【0022】更に、半導体チップ2の回路形成面が金属
製のダイパッド3に対面しているので、このダイパッド
3を利用して種々の機能を付加することができる。例え
ば、接着剤6に良熱伝導性のものを用いれば、回路形成
面で発生した熱は速やかにダイパッドに熱伝導し、ダイ
パッドからモールド部5やリードフレーム4などを介し
て周囲環境に放散するので、放熱性に優れた半導体装置
を提供することができる。また、ダイパッド3をアース
することにより浮游容量を低減することができる。更
に、電磁シールド性に優れた材料でダイパッド3を作る
ことにより、ダイパッド3を磁気シールドまたは電気シ
ールドとして用いることができ、磁気ノイズ、電気ノイ
ズの影響を受けにくい構造となり、耐環境性が向上す
る。
【0023】次に、上述した半導体装置1の製造方法の
一実施例を図3〜図5により説明する。まず、ステップ
100において、例えば鋼、銅合金,42アロイ、コバ
ール等の金属板をレベラーにかけ、所定厚さに加工す
る。次にステップ101において、その金属板を加工
し、図4に示すように、ダイパッド3及びリードフレー
ム4と、これらを製造途中に支持するためのダムバー1
0及びガイド穴12を有する周辺枠材11とを形成す
る。このとき、リードフレーム4のインナーリード4a
は、その先端がダイパッド3に搭載される半導体チップ
2の端子部分まで伸びる長さに成形する。また、インナ
ーリード4aの先端部分のピッチは金属板の板厚が0.
15mmの場合で0.07mm程度とする。インナーリ
ード4aの先端部分をこのような長さ及び微細ピッチと
することにより、高集積化され微細ピッチを持つ半導体
チップの端子にインナーリード4aを直接接続すること
が可能となる。このような微細ピッチを持つリードフレ
ーム4の加工は、先に述べた先願発明の加工方法によっ
て実現可能である。次に、上記のように加工した金属板
の全面にハンダメッキ処理を施す。
【0024】次にステップ102において、半導体チッ
プ2の回路形成面に熱硬化性の接着剤を塗布すると共
に、半導体チップ2の端子に金バンプを配置する。な
お、熱硬化性の接着剤を塗布する前に、半導体チップ2
の回路形成面には電気絶縁性の保護膜を形成しておくこ
とが好ましい。
【0025】次にステップ103において、上記のよう
に形成された金属板のダイパッド3上に半導体チップ2
を搭載する。このとき、半導体チップ2は接着剤の塗布
した回路形成面をダイパッド3に対向するように配置し
かつインナーリード4aの先端を半導体チップ2の端子
に配置された金バンプに一致させる。なお、この半導体
チップの搭載及び位置決めはインナーリード4aとダイ
パッド3の同一平面状態を保ったまま行う。
【0026】次にステップ104において、ダイパッド
3の上から高温に加熱したコテを押し当てることで熱と
圧力を加え、熱硬化性の接着剤を硬化させて半導体チッ
プ2とダイパッド3を接着する。また、インナーリード
4aの先端部分にも同様に高温に加熱したコテを押し当
てることで熱と圧力を加え、インナーリード4aの先端
と半導体チップ2の端子を金バンプを介して電気的に接
続する。この場合、2つのコテを一緒に押し当てること
により、半導体チップ2とダイパッド3の接合とインナ
ーリード先端とチップ端子との接続は同時に行われる。
この接合と接続が完了した状態を図5に示す。
【0027】次にステップ105において、上記のよう
に接合、接続された半導体チップ2、ダイパッド3及び
リードフレーム4のインナーリード4aを樹脂モールド
にて一体的に封止し、樹脂モールド部5を形成する。
【0028】次にステップ106において、ダムバー1
0及び周辺枠材11を切除し、半導体チップ2とリード
フレーム4との接続を検査し、ステップ107におい
て、アウターリード4bを折り曲げ成形し、製品番号や
製造番号等をマーキングし、最後にステップ108にお
いて製品の検査をし、包装して出荷する。
【0029】以上の半導体装置1の製造方法において、
ステップ101及び102でダイパッド3及びリードフ
レーム4が形成された金属板は、その後、インナーリー
ド部が折り曲げられることなく、インナーリード4aと
ダイパッド3が同一平面状態のまま用いられる。このた
め、モールド前は一切折曲げ工程が不要となる。また、
インナーリードとチップ端子との接続は金バンプを介し
て直接行われ、ワイヤーボンディングは実施しない。し
かも、半導体チップ2とダイパッド3の接合と、インナ
ーリード4aの先端と半導体チップ2の端子の接続は同
時に行うので、一工程で半導体チップとダイパッドとイ
ンナーリードの先端との接合が完了する。したがって、
半導体装置の製造工程が大幅に簡素化される。
【0030】また、一工程で半導体チップ2とダイパッ
ド3とインナーリード4aの先端との接合が行われるの
で、温度変化の頻度が減って温度変化に伴なう熱膨張変
形が少なくなり、寸法精度が向上する。また、同一平面
状態のダイパッド3及びインナーリード4aに対して半
導体チップの位置決めを行うので、位置合わせが正確に
容易に行える。更に、半導体チップ2とダイパッド3と
の位置決め及びチップ端子とインナーリード先端との位
置決めを同時に行うので、インナーリード変形や位置づ
れが起きにくい。これらによりインナーリードのピッチ
を微細化し、かつ半導体装置の精度及び信頼性を向上で
きる。
【0031】本発明の他の実施例を図6及び図7により
説明する。本実施例においては、半導体装置1Aのイン
ナーリード4aの半導体チップ2と反対側の面にダイパ
ッド3を取り囲むように電気絶縁性があり耐熱性の補強
テープ8が貼り付けてある。この補強テープ8は、図3
に示す製造工程において、ステップ102で金属板にハ
ンダメッキした後、ステップ103で半導体チップを搭
載する前にインナーリード4aに張り付ける。他の構成
及び製造工程は図1及び図2に示す半導体装置と同じで
ある。
【0032】本実施例によれば、補強テープ8にてイン
ナーリード4aを貼り付けてあるため、その後の処理工
程においてインナーリード4aのピッチの誤差が起こり
にくく、インナーリードの取扱いが容易となる。これに
より、更に半導体装置の精度及び信頼性を向上できる。
【0033】
【発明の効果】本発明の半導体装置によれば、多ピン化
及び薄型化の要求に対して信頼性が低下せずかつ高強度
を保つことができると共に、リードフレームを用いてい
るのでリフローハンダ付けによる実装が可能であり、実
装時の取扱いが極めて容易となる。
【0034】また、インナーリードの折り曲げ工程やワ
イヤーボンディングがないので、半導体装置の製造工程
が簡単化できる。
【0035】更に、半導体チップの回路形成面が対向す
るダイパッドを利用して、浮游容量の低減、電気シール
ド、磁気シールド作用による耐環境性の向上等、種々の
機能を付加することができる。
【0036】また、本発明の製造方法によれば、インナ
ーリードのピッチを微細化し、かつ半導体装置の精度及
び信頼性を向上できる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の断面図で
ある。
【図2】図1に示す半導体装置の樹脂モールド部を除去
して示す平面図である。
【図3】本発明の一実施例による半導体装置の製造方法
の製造工程を示す図である。
【図4】図3に示す製造工程において、ダイパッドとリ
ードフレームを加工した後の金属板の平面図である。
【図5】図3に示す製造工程において、ダイパッドとイ
ンナーリードに半導体チップを接合、接続した状態を示
す平面図である。
【図6】本発明の他の実施例による半導体装置の断面図
である。
【図7】図6に示す半導体装置の樹脂モールド部を除去
して示す平面図である。
【符号の説明】
1 半導体装置 2 半導体チップ 3 ダイパッド 4 リードフレーム 4a インナーリード 4b アウターリード 5 樹脂モールド部 6 接着剤 7 金バンプ 8 補強テープ
フロントページの続き (72)発明者 桜井 茂行 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 (72)発明者 長野 義也 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッド上に搭載した半導体チップの
    端子をリードフレームのインナーリードに電気的に接続
    し、これら半導体チップ、ダイパッド及びリードフレー
    ムのインナーリードをモールド部にて一体に封止した半
    導体装置において、 前記半導体チップはその回路形成面を前記ダイパッドに
    向けて該ダイパッドに接合されると共に、前記リードフ
    レームのインナーリードはその先端が前記半導体チップ
    の端子部分まで伸びて該端子に接続され、前記インナー
    リード及びダイパッドが前記モールド部内で同一平面上
    に位置するように延在することを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置において、前
    記インナーリードは前記半導体チップに近づくにしたが
    って幅が次第に狭くなることを特徴とする半導体装置。
  3. 【請求項3】 ダイパッド上に搭載した半導体チップの
    端子をリードフレームのインナーリードに電気的に接続
    し、これら半導体チップ、ダイパッド及びリードフレー
    ムのインナーリードをモールド部にて一体に封止した半
    導体装置の製造方法において、 一枚の平坦な金属板からダイパッドとリードフレームを
    形成し、かつその時インナーリードの先端がダイパッド
    に搭載される半導体チップの端子部分まで伸びるように
    すると共に、インナーリードとダイパッドは屈曲するこ
    となく同一平面状態にあるようにし、次いで半導体チッ
    プの回路形成面がダイパッドに対向しかつ半導体チップ
    の端子が前記インナーリードの先端に一致するよう半導
    体チップをダイパッド上に配置し、この状態で前記半導
    体チップとダイパッドとを接合すると共にインナーリー
    ドの先端と半導体チップの端子とを接続し、次いでこれ
    ら半導体チップ、ダイパッド及びリードフレームのイン
    ナーリードをモールドにて一体的に封止することを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 請求項3記載の半導体装置の製造方法に
    おいて、前記半導体チップの回路形成面と前記ダイパッ
    ドの間に熱硬化性接着剤を塗布し、前記インナーリード
    の先端と前記半導体チップの端子との間に金バンプを配
    置し、前記イパッド及びインナーリードを加圧しながら
    加熱することにより前記半導体チップとダイパッドの接
    合と、前記インナーリードの先端と前記半導体チップの
    端子の接続とを同時に行うことを特徴とする半導体装置
    の製造方法。
JP5010945A 1993-01-26 1993-01-26 半導体装置及びその製造方法 Pending JPH06224343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5010945A JPH06224343A (ja) 1993-01-26 1993-01-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5010945A JPH06224343A (ja) 1993-01-26 1993-01-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06224343A true JPH06224343A (ja) 1994-08-12

Family

ID=11764348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5010945A Pending JPH06224343A (ja) 1993-01-26 1993-01-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06224343A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184508A (ja) * 2017-09-20 2021-12-02 大日本印刷株式会社 リードフレームおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184508A (ja) * 2017-09-20 2021-12-02 大日本印刷株式会社 リードフレームおよび半導体装置

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US5652461A (en) Semiconductor device with a convex heat sink
US5227662A (en) Composite lead frame and semiconductor device using the same
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
JP2002151554A (ja) 半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JPH08186151A (ja) 半導体装置及びその製造方法
JP3663295B2 (ja) チップスケールパッケージ
JPH06252333A (ja) 半導体装置及びその製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
EP0458469A1 (en) Composite lead frame and semiconductor device using the same
JP2008016469A (ja) 半導体装置
JPH06224343A (ja) 半導体装置及びその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JPH06252334A (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JPH06224360A (ja) 半導体装置及びその製造方法
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JP2586696B2 (ja) 表面実装型プラスチックパッケージ