JP2021184508A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP2021184508A JP2021184508A JP2021145006A JP2021145006A JP2021184508A JP 2021184508 A JP2021184508 A JP 2021184508A JP 2021145006 A JP2021145006 A JP 2021145006A JP 2021145006 A JP2021145006 A JP 2021145006A JP 2021184508 A JP2021184508 A JP 2021184508A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip support
- semiconductor element
- support portion
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 229920005989 resin Polymers 0.000 description 23
- 239000011347 resin Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 23
- 238000007789 sealing Methods 0.000 description 21
- 238000012986 modification Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
まず、図1および図2により、本実施の形態によるリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームを示す断面図である。
次に、図3および図4により、本実施の形態による半導体装置について説明する。図3および図4は、本実施の形態による半導体装置(フリップチップタイプ)を示す図である。
次に、図1および図2に示すリードフレーム10の製造方法について、図5(a)−(f)を用いて説明する。なお、図5(a)−(f)は、リードフレーム10の製造方法を示す断面図(図2に対応する図)である。
次に、図3および図4に示す半導体装置20の製造方法について、図6(a)−(d)を用いて説明する。
次に、図7乃至図11により、本実施の形態によるリードフレームの各変形例について説明する。図7乃至図11に示す変形例は、主としてチップ支持部又は接続部の構成が異なるものであり、他の構成は、図1乃至図6に示す実施の形態と略同一である。図7乃至図11において、図1乃至図6と同一部分には同一の符号を付して詳細な説明は省略する。
図7は、一変形例(変形例1)によるリードフレーム10Aを示している。図7に示すリードフレーム10Aにおいて、チップ支持部16は、Y方向に沿って延びており、搭載領域21bを横切っている。この場合、チップ支持部16は、搭載領域21bの中央部21cからX方向プラス側にずれた位置に配置されている。また、搭載領域21bの中央部21cには、リード部12やチップ支持部16等の金属部分は設けられておらず、空間が形成されている。さらに、複数のリード部12は、X方向に対して非対称に配置されている。具体的には、チップ支持部16よりもX方向プラス側に5本のリード部12が配置され、チップ支持部16よりもX方向マイナス側に7本のリード部12が配置されている。
図8及び図9は、一変形例(変形例2)によるリードフレーム10Bを示している。図8及び図9に示すリードフレーム10Bにおいて、チップ支持部16に代えて、他のリード部12よりも長いリード部(長リード部)12Aが設けられている。この長リード部12Aは、コネクティングバー13から搭載領域21bの中央部21c近傍まで延びている。
図10は、一変形例(変形例3)によるリードフレーム10Cを示している。図10に示すリードフレーム10Cにおいて、リード部12およびチップ支持部16上に設けられた接続部25の断面がそれぞれ凹状に形成されている。この接続部25は、外縁部から中央部に向けて凹んでおり、接続部25の表面は、断面視で略円弧状に湾曲している。また、接続部25の平面形状は略円形状であり、接続部25の外縁部の厚みが全周にわたって接続部25の中央部の厚みよりも厚くなっている。このような接続部25は、例えば電解めっき法により接続部25を形成する際、供給される電流を大きくすることにより形成することができる。
図11は、一変形例(変形例4)によるリードフレーム10Dを示している。図11に示すリードフレーム10Dにおいて、リード部12上には、その長さ方向に沿って複数(2つ)の接続部25が設けられている。また、チップ支持部16上には、その幅方向に沿って複数(2つ)の接続部25が設けられている。
10a パッケージ領域
12 リード部
12a 内側領域
12b 外側領域
13 コネクティングバー
15 内部端子
16 チップ支持部
17 外部端子
20 半導体装置
21 半導体素子
21b 搭載領域
21c 中央部
23 封止樹脂
25 接続部
26 バンプ
Claims (1)
- フリップチップ型リードフレームにおいて、
半導体素子が搭載される複数のリード部と、
前記半導体素子が搭載される搭載領域を横切るように配置されたチップ支持部とを備えた、リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021145006A JP7180735B2 (ja) | 2017-09-20 | 2021-09-06 | リードフレームおよび半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180386A JP6941296B2 (ja) | 2017-09-20 | 2017-09-20 | リードフレームおよび半導体装置 |
JP2021145006A JP7180735B2 (ja) | 2017-09-20 | 2021-09-06 | リードフレームおよび半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180386A Division JP6941296B2 (ja) | 2017-09-20 | 2017-09-20 | リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021184508A true JP2021184508A (ja) | 2021-12-02 |
JP7180735B2 JP7180735B2 (ja) | 2022-11-30 |
Family
ID=66107865
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180386A Active JP6941296B2 (ja) | 2017-09-20 | 2017-09-20 | リードフレームおよび半導体装置 |
JP2021145006A Active JP7180735B2 (ja) | 2017-09-20 | 2021-09-06 | リードフレームおよび半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180386A Active JP6941296B2 (ja) | 2017-09-20 | 2017-09-20 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6941296B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224343A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Constr Mach Co Ltd | 半導体装置及びその製造方法 |
JPH1050922A (ja) * | 1996-06-21 | 1998-02-20 | Anam Ind Co Inc | グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ |
WO2011078335A1 (ja) * | 2009-12-25 | 2011-06-30 | 三菱瓦斯化学株式会社 | エッチング液及びこれを用いた半導体装置の製造方法 |
JP2017212290A (ja) * | 2016-05-24 | 2017-11-30 | Shマテリアル株式会社 | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134210A (ja) * | 1999-11-10 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 表示装置 |
US6597059B1 (en) * | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
JP6653139B2 (ja) * | 2015-07-24 | 2020-02-26 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
JP6679125B2 (ja) * | 2016-01-21 | 2020-04-15 | 大口マテリアル株式会社 | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 |
-
2017
- 2017-09-20 JP JP2017180386A patent/JP6941296B2/ja active Active
-
2021
- 2021-09-06 JP JP2021145006A patent/JP7180735B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224343A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Constr Mach Co Ltd | 半導体装置及びその製造方法 |
JPH1050922A (ja) * | 1996-06-21 | 1998-02-20 | Anam Ind Co Inc | グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ |
US6150709A (en) * | 1996-06-21 | 2000-11-21 | Anam Semiconductor Inc. | Grid array type lead frame having lead ends in different planes |
WO2011078335A1 (ja) * | 2009-12-25 | 2011-06-30 | 三菱瓦斯化学株式会社 | エッチング液及びこれを用いた半導体装置の製造方法 |
JP2017212290A (ja) * | 2016-05-24 | 2017-11-30 | Shマテリアル株式会社 | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6941296B2 (ja) | 2021-09-29 |
JP7180735B2 (ja) | 2022-11-30 |
JP2019057577A (ja) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102011559B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2015072946A (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP2006202976A (ja) | 樹脂封止型半導体装置およびリードフレーム | |
JP6936963B2 (ja) | リードフレーム | |
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP2006203048A (ja) | 半導体装置 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2014212210A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6941296B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6924411B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP2018014397A (ja) | リードフレームおよび半導体装置 | |
JP2018088461A (ja) | 配線基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7180735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |