JP2018088461A - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置 Download PDF

Info

Publication number
JP2018088461A
JP2018088461A JP2016230497A JP2016230497A JP2018088461A JP 2018088461 A JP2018088461 A JP 2018088461A JP 2016230497 A JP2016230497 A JP 2016230497A JP 2016230497 A JP2016230497 A JP 2016230497A JP 2018088461 A JP2018088461 A JP 2018088461A
Authority
JP
Japan
Prior art keywords
lead
die pad
portions
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016230497A
Other languages
English (en)
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016230497A priority Critical patent/JP2018088461A/ja
Publication of JP2018088461A publication Critical patent/JP2018088461A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ボンディングワイヤーの長さを短くすることにより、ボンディングワイヤーやリード部の設計を簡素化することが可能な、配線基板および半導体装置を提供する。
【解決手段】配線基板10は、ダイパッド11と、ダイパッド11の周囲に設けられた複数のリード部12と、ダイパッド11及び複数のリード部12の裏面側に配置された絶縁層14とを備えている。複数のリード部12のうち少なくとも1つのリード部12Aの先端が、複数に分岐している。
【選択図】図1

Description

本発明は、配線基板および半導体装置に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている(例えば特許文献1)。
また近年、ICチップの機能を統合することによる多機能化を実現したり、ICチップによる通信速度を向上させるために、1つのICチップあたりの端子数が増加している。しかしながら、従来一般的な構造からなるQFNの場合、端子数が増加するにしたがってワイヤーボンド作業を行う回数が増加する。このため、ボンディングワイヤーやリード部の設計が複雑化することにより歩留が低下したり、ワイヤーボンド作業に掛かるコストが増加したりしてしまう。
特開2006−19767号公報
本発明はこのような点を考慮してなされたものであり、ボンディングワイヤーやリード部の設計を簡素化することが可能な、配線基板および半導体装置を提供することを目的とする。
本発明は、半導体装置を作製するための配線基板であって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部と、前記ダイパッド及び前記複数のリード部の裏面側に配置された絶縁層とを備え、前記複数のリード部のうち少なくとも1つのリード部の先端が、複数に分岐していることを特徴とする配線基板である。
本発明は、前記少なくとも1つのリード部は、リード支持部と、前記リード支持部から延びる複数のリード分岐部とを有し、前記複数のリード分岐部は、互いに平行に配置されていることを特徴とする配線基板である。
本発明は、前記複数のリード分岐部は、前記ダイパッドの辺に対して垂直に配置されていることを特徴とする配線基板である。
本発明は、前記複数のリード部のうち少なくとも1つのリード部は、内部端子と、外部端子と、前記内部端子と前記外部端子とを連結する接続リードとを有し、前記接続リードは、平面視で曲線状に湾曲する湾曲部を有することを特徴とする配線基板である。
本発明は、前記ダイパッドと前記複数のリード部との間に、接続リングが設けられていることを特徴とする配線基板である。
本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部と、前記ダイパッド及び前記複数のリード部の裏面側に配置された絶縁層と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記複数のリード部のうち少なくとも1つのリード部の先端が、複数に分岐していることを特徴とする半導体装置である。
本発明は、前記少なくとも1つのリード部は、リード支持部と、前記リード支持部から延びる複数のリード分岐部とを有し、前記複数のリード分岐部は、互いに平行に配置されていることを特徴とする半導体装置である。
本発明は、前記複数のリード分岐部は、前記ダイパッドの辺に対して垂直に配置されていることを特徴とする半導体装置である。
本発明は、前記複数のリード部のうち少なくとも1つのリード部は、内部端子と、外部端子と、前記内部端子と前記外部端子とを連結する接続リードとを有し、前記接続リードは、平面視で曲線状に湾曲する湾曲部を有することを特徴とする半導体装置である。
本発明は、前記ダイパッドと前記複数のリード部との間に、接続リングが設けられていることを特徴とする半導体装置である。
本発明は、前記接続部材は、前記ダイパッドの辺に対して垂直に設けられていることを特徴とする半導体装置である。
本発明によれば、ボンディングワイヤーやリード部の設計を簡素化することができる。
図1は、本発明の一実施の形態による配線基板を示す平面図。 図2は、本発明の一実施の形態による配線基板を示す底面図。 図3は、本発明の一実施の形態による配線基板を示す断面図(図1のIII−III線断面図)。 図4は、本発明の一実施の形態による配線基板を示す拡大平面図(図1の部分拡大図)。 図5は、本発明の一実施の形態による半導体装置を示す拡大平面図。 図6は、本発明の一実施の形態による半導体装置を示す断面図(図5のVI−VI線断面図)。 図7(a)−(g)は、本発明の一実施の形態による配線基板の製造方法を示す断面図。 図8(a)−(d)は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。
以下、本発明の一実施の形態について、図1乃至図8を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
配線基板の構成
まず、図1乃至図4により、本実施の形態による配線基板の概略について説明する。図1乃至図4は、本実施の形態による配線基板を示す図である。
図1乃至図3に示すように、配線基板10は、1つ又は複数の単位配線基板10aを含んでいる。単位配線基板10aは、それぞれ半導体装置20(後述)に対応する領域であり、図1および図2において仮想線の内側に位置する領域である。各単位配線基板10aは、半導体素子21(後述)を搭載する平面矩形状のダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と実装基板(図示せず)とを接続する複数の細長いリード部12と、ダイパッド11およびリード部12の裏面側に設けられた絶縁層14とを備えている。なお、図1および図2の仮想線は、単位配線基板10a及び半導体装置20の外周縁に対応している。
複数の単位配線基板10aは、外枠部13を介して互いに連結されている。この外枠部13は、X方向、およびX方向に垂直なY方向に沿ってそれぞれ延びており、ダイパッド11およびリード部12は、外枠部13の内側に配置されている。ここで、X方向、Y方向とは、配線基板10の面内において、ダイパッド11の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。
ダイパッド11は、平面略正方形形状を有しており、その4辺はX方向又はY方向のいずれかに沿って延びている。ダイパッド11の表面には、後述する半導体素子21が搭載される。ダイパッド11の平面形状は、正方形に限らず、長方形等の多角形としても良い。なお、本明細書中、「表面」とは、半導体素子21が搭載される側の面(Z方向プラス側の面)をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面(Z方向マイナス側の面)をいう。
ダイパッド11と複数のリード部12との間には、接続リング18が設けられている。接続リング18は、1つ又は複数のボンディングワイヤ22を介して半導体素子21に電気的に接続される。また接続リング18は、外部の図示しない実装基板と半導体素子21とを電気的に接続するものであっても良い。接続リング18には、複数(12本)の連結バー19が連結され、これらの連結バー19は、接続リング18とダイパッド11とを連結している。接続リング18とダイパッド11との間には、貫通溝18aが形成されている。この場合、接続リング18は、平面視で略正方形の環形状を有しているが、これに限らず、長方形等の多角形状、円形状又は楕円形状等としても良い。また、接続リング18は、必ずしも完全な環状でなくても良く、例えばコの字又はC字状等、その一部が部分的に開放された形状であっても良い。このような接続リング18は、例えばグランド(GND)端子又は電源端子として用いることができる。
また、接続リング18の4つのコーナー部のうち対角線上にある2つのコーナー部には、それぞれコーナーリード13aが連結されており、接続リング18は、この2本のコーナーリード13aを介して外枠部13に連結されている。このコーナーリード13aは、後述するように、電解めっきにより第1中心金属層43に第2中心金属層44、第2表面金属層42、第1裏面金属層45、第1表面金属層41及び第2裏面金属層46を形成する際の給電部として用いられても良い(図4(e)〜(g)参照)。
各リード部12は、後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11及び接続リング18から離間して配置されている。各リード部12は、それぞれ外枠部13からダイパッド11側に延び出している。
隣接するリード部12同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、リード部12は、半導体装置20の製造後にダイパッド11と電気的に絶縁される形状となっている。このリード部12の裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17が形成されている。これら複数の外部端子17は、ダイパッド11の各辺に対して平行かつ一直線上に配置されている。各外部端子17は、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出するようになっている。
また、リード部12の先端側には、それぞれボンディングワイヤ22を介して半導体素子21に電気的に接続される内部端子15が形成されている。これら複数の内部端子15は、ダイパッド11の各辺に対して平行かつ一直線上に配置されている。また、各リード部12において、内部端子15と外部端子17とは、接続リード16によって互いに連結されている。
本実施の形態において、複数のリード部12のうち一部のリード部12(なお、このようなリード部12を分岐リード部12Aともいう)は、その先端が複数に分岐している。分岐リード部12Aは、分岐した箇所の各先端において互いに離間して配置された複数の内部端子15を有している。本実施の形態において、複数のリード部12のうちの一部のリード部12が分岐リード部12Aからなっているが、これに限らず、複数のリード部12の全てが分岐リード部12Aからなっていても良い。また、分岐リード部12Aは1つのみ設けられていても良い。なお、リード部12及び分岐リード部12Aの詳細な構成は後述する。
絶縁層14は、ダイパッド11とリード部12とを支持するものである。この絶縁層14は、ダイパッド11およびリード部12の裏面側において、ダイパッド11とリード部12とを互いに連結している。また、絶縁層14のうち、ダイパッド11の裏面およびリード部12の外部端子17に対応する位置には、それぞれ絶縁層開口部14a、14bが形成されている。絶縁層開口部14a、14bは、それぞれ絶縁層14を厚み方向に貫通している。このうちダイパッド11の裏面に形成された絶縁層開口部14aは、平面略矩形形状であり、ダイパッド11よりも若干小さい平面形状を有している。また各リード部12の裏面に形成された絶縁層開口部14bは、平面視で半円と長方形と台形とを合わせた形状を有している。
絶縁層14は、絶縁層開口部14a、14bを除き、配線基板10の略全面にわたって形成されている。したがって、配線基板10の表面側から見た場合(図1)、ダイパッド11、リード部12、外枠部13、コーナーリード13a、接続リング18及び連結バー19を除く領域には、絶縁層14が露出している。一方、配線基板10の裏面側から見た場合(図2)、絶縁層開口部14a、14b以外の領域は、絶縁層14によって覆われている。
なお、本実施の形態において、リード部12は、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。
図3は、配線基板10の部分断面図(図1のIII−III線断面図)である。図3に示すように、配線基板10は、ダイパッド11と、リード部12と、ダイパッド11及び複数のリード部12の裏面側に配置された絶縁層14とを有している。ダイパッド11とリード部12との間に、接続リング18が設けられている。
これらダイパッド11、接続リング18及びリード部12は、それぞれ複数の金属層を積層した構造からなっている。なお、図3において、各金属層は厚み方向(Z方向)に誇張して示されている。
すなわちダイパッド11及びリード部12は、表面側から順に、第1表面金属層41と、第2表面金属層42と、第1中心金属層43と、第2中心金属層44と、第1裏面金属層45と、第2裏面金属層46とを含んでいる。このうち第1表面金属層41、第2表面金属層42及び第1中心金属層43は、絶縁層14よりも表面側に位置している。一方、第2中心金属層44、第1裏面金属層45及び第2裏面金属層46は、絶縁層14の側方に位置している。また接続リング18は、絶縁層14よりも表面側に位置しており、第1表面金属層41と、第2表面金属層42と、第1中心金属層43とを含んでいる。
次に、上述した各層の構成について説明する。
第1中心金属層43は、ダイパッド11及びリード部12の中心となる層であり、絶縁層14の表面上に積層されている。第1中心金属層43は、例えば銅、銅合金、42合金(Ni42%のFe合金)等の金属からなり、その厚みは、例えば4μm以上18μm以下である。
第2表面金属層42は、第1表面金属層41を形成するための下地となるめっき層であり、第1中心金属層43の表面上に積層されている。また、第2表面金属層42は、第1中心金属層43の側面にも形成されている。この第2表面金属層42は、例えばニッケル等の金属からなり、その厚みは、例えば1μm以上6μm以下である。
第1表面金属層41は、例えばボンディングワイヤ22との密着性を向上させるめっき層であり、第2表面金属層42の表面上に積層されている。また、第1表面金属層41は、第2表面金属層42の側面にも形成されている。第1表面金属層41は、例えば金等の貴金属からなり、その厚みは、例えば0.1μm以上0.6μm以下である。なお、内部端子15は、各リード部12の第1表面金属層41上に形成されている。
第2中心金属層44は、外部の実装基板(図示せず)とダイパッド11又はリード部12とを電気的に接続するためのめっき層であり、絶縁層14の絶縁層開口部14a、14bの内側に形成されている。この第2中心金属層44は、第1中心金属層43の裏面に積層されている。第2中心金属層44は、例えば銅、銅合金、42合金(Ni42%のFe合金)等の金属からなり、第1中心金属層43と同一種類の金属からなっていても良い。第2中心金属層44の厚みは、絶縁層14の厚みよりも薄く、例えば3μm以上12μm以下である。
第1裏面金属層45は、第2裏面金属層46を形成するための下地となるめっき層であり、第2中心金属層44の裏面に積層されている。この第1裏面金属層45は、例えばニッケル等の金属からなり、第2表面金属層42と同一種類の金属からなっていても良い。第1裏面金属層45の厚みは、例えば1μm以上6μm以下である。
第2裏面金属層46は、例えばはんだ等により外部の実装基板(図示せず)と接続されるめっき層であり、第1裏面金属層45の裏面に積層されている。この第2裏面金属層46は、例えば金等の貴金属からなり、第1表面金属層41と同一種類の金属からなっていても良い。第2裏面金属層46の厚みは、例えば0.1μm以上0.6μm以下である。なお、外部端子17は、各リード部12の第2裏面金属層46上に形成されている。
絶縁層14は、ダイパッド11及びリード部12を支持する層であり、とりわけ微細形状を有するリード部12を変形させることなく安定して支持する役割を果たす。絶縁層14は、例えばポリイミド等、絶縁性を有するとともにウエットエッチング可能な樹脂からなることが好ましい。また、絶縁層14の厚みは、例えば5μm以上20μm以下である。絶縁層14の厚みを5μm以上とすることにより、ダイパッド11およびリード部12を確実に支持することができる。また、絶縁層14の厚みを20μm以下とすることにより、配線基板10を薄肉に構成することができる。
次に、図4を参照して、リード部12(分岐リード部12A)の構成について更に説明する。
各リード部12は、上述したように、内部端子15と、接続リード16と、外部端子17とを有している。
このうち外部端子17は、リード部12の外側(外枠部13側)に位置しており、裏面側において外部の図示しない実装基板と接続される。各外部端子17は、平面視で半円と長方形と台形とを合わせた形状を有しており、その幅wは、例えば150μm以上300μm以下としても良く、その長さLは、例えば150μm以上600μm以下としても良い。また、互いに隣接する外部端子17同士のピッチp(外部端子17の中心間の距離)は、例えば350μm以上600μm以下としても良い。この場合、各リード部12の外部端子17は互いに同一の形状を有しているが、これに限らず一部の外部端子17が異なる形状を有していても良い。
接続リード16は、外部端子17から内側(ダイパッド11側)に延びている。接続リード16の基端部は外部端子17側に連結され、接続リード16の先端部は内部端子15側に連結されている。接続リード16の幅wは、例えば10μm以上100μm以下としても良い。
各リード部12の接続リード16は、様々な平面形状を有していてもよい。例えば、一部のリード部12(例えば図4の最も左側のリード部12)の接続リード16は、全体としてダイパッド11の各辺に対して垂直な直線形状を有している。また、一部のリード部12(例えば図4の中央のリード部12)の接続リード16は、平面視で直線状の直線部16aと、曲線状に湾曲する湾曲部16bとを有している。この場合、湾曲部16bは、2つの直線部16aの間に配置されている。なお、これに限らず、例えば湾曲部16b同士を互いに連結し、全体として接続リード16がS字状になるように構成しても良い。
本実施の形態において、各接続リード16には、直線部16a同士をくの字状に連結させて構成された屈曲部は設けられていない。このように接続リード16に湾曲部16bを設ける一方、屈曲部を設けないことにより、絶縁層14が熱収縮した時に接続リード16の屈曲部に応力が集中し、接続リード16に断線が生じる不具合を抑制することができる。また、接続リード16に湾曲部16bを設けたことにより、接続リード16の周囲に、絶縁層14が露出する広いスペースSを確保することができる。これにより、ともに樹脂材料からなる絶縁層14と封止樹脂23(後述)とを広い範囲で接着することができ、絶縁層14と封止樹脂23との密着性を高めることができる。
内部端子15は、リード部12の内側(ダイパッド11側)に位置しており、表面側において後述するボンディングワイヤ22が接続される。なお、各内部端子15は、平面視で略矩形形状を有しており、その幅wは、例えば15μm以上60μm以下としても良く、その長さLは、例えば50μm以上200μm以下としても良い。また、互いに隣接する内部端子15同士のピッチp(内部端子15の中心間の距離)は、例えば20μm以上80μm以下としても良い。各リード部12の内部端子15は、互いに同一の形状を有していても良く、互いに異なる形状を有していても良い。後者の場合、例えば、2本以上のボンディングワイヤ22が接続される内部端子15の幅wを、1本のボンディングワイヤ22が接続される内部端子15の幅wよりも広くしても良い。
次に、分岐リード部12A(例えば図4の最も右側のリード部12)の構成について説明する。分岐リード部12Aは、上述したように、その先端が複数に分岐している。すなわち分岐リード部12Aは、リード支持部26と、リード支持部26から延びる複数のリード分岐部27とを有している。これらリード支持部26と、複数のリード分岐部27とにより、フォーク状先端部28が形成されている。
図4において、リード支持部26は、接続リード16の先端部に連結されており、ダイパッド11の辺に対して平行、すなわちX方向に延びている。一方、各リード分岐部27は、それぞれリード支持部26に対して垂直、すなわちY方向に延びている。この場合、リード分岐部27は3つ設けられており、互いに平行に配置されている。これら3つのリード分岐部27は、リード支持部26の長手方向両端部と、リード支持部26の長手方向中間部とにそれぞれ接続されている。このように、複数のリード分岐部27を、ダイパッド11の辺に対して垂直かつ互いに平行に配置したことにより、リード分岐部27を半導体素子21の各電極21a(後述)に接続する際、ボンディングワイヤ22をダイパッド11の辺に対して垂直に配置することができる。これにより、ボンディングワイヤ22による接続距離を短くすることができる。
リード分岐部27には、それぞれ内部端子15が形成されている。1つの内部端子15には、1つのボンディングワイヤ22が接続されても良く、複数のボンディングワイヤ22が接続されても良い。この場合、3つのリード分岐部27は、それぞれ半導体素子21の電極21aに対応する位置に配置されており、互いに異なる間隔で配置されている。すなわち、図4において、3つのリード分岐部27のうち、左側に位置するリード分岐部27と中央に位置するリード分岐部27との間隔Dは、右側に位置するリード分岐部27と中央に位置するリード分岐部27との間隔Dよりも長くなっている。しかしながら、これに限らず、複数のリード分岐部27は、等間隔に配置されていても良い。なお、リード支持部26に連結されるリード分岐部27の数は、2つ以上であれば良く、特に限定されるものではない。
半導体装置の構成
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置を示す図である。
図5および図6に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12と、ダイパッド11上に搭載された半導体素子21とを備えている。ダイパッド11及びリード部12の裏面側には、ダイパッド11とリード部12とを支持する絶縁層14が配置されている。また、ダイパッド11と複数のリード部12との間には、接続リング18が設けられている。
また、リード部12と半導体素子21とは、複数のボンディングワイヤ(接続部材)22により電気的に接続されている。さらに、接続リング18と半導体素子21とは、複数のボンディングワイヤ22により電気的に接続されている。ダイパッド11、リード部12、接続リング18、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
複数のリード部12のうち一部のリード部12は、上述したように、その先端が複数に分岐した分岐リード部12Aからなる。この分岐リード部12Aは、リード支持部26と、リード支持部26から延びる複数のリード分岐部27とを有している。各リード分岐部27にはそれぞれ内部端子15が形成されており、各内部端子15と半導体素子21とが、ボンディングワイヤ22によって接続されている。なお、分岐リード部12Aは、例えば電源端子等、複数のボンディングワイヤ22が接続される接続パッドからなる。
ダイパッド11、リード部12、絶縁層14及び接続リング18は、上述した配線基板10から作製されたものである。このダイパッド11、リード部12、絶縁層14及び接続リング18の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図4に示すものと同様であるため、ここでは詳細な説明を省略する。
また、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、1つの内部端子15に対して複数のボンディングワイヤ22が接続されていても良い。各内部端子15には、ボンディングワイヤ22と密着性を向上させる第1表面金属層41が設けられている(図6参照)。
本実施の形態において、半導体素子21の複数の電極21aは、半導体素子21の周縁に沿って不均一な間隔で配置されている。半導体素子21の各電極21aに対向する位置には、それぞれ当該電極21aに接続される内部端子15(又は接続リング18)が配置されている。したがって、各電極21aに接続されるボンディングワイヤ22を、ダイパッド11の辺に対して平面視で略垂直に配置することができる。また、複数のボンディングワイヤ22が上下方向(Z方向)に重なって配置されることもない。これにより、ボンディングワイヤ22の長さを短くすることができるとともに、ボンディングワイヤ22を簡単なレイアウトで配置することができる。また、複数のボンディングワイヤ22が上下方向に重ならないので、半導体装置20を薄く構成することができる。さらに、分岐リード部12Aは、その先端が複数に分岐しているので、リード分岐部27の間隔を電極21aの間隔に合わせて適宜調整することにより、分岐リード部12Aに接続されるボンディングワイヤ22をダイパッド11の辺に対して略垂直に配置することができる。
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23の一辺(半導体装置20の一辺)は、例えば8mm以上16mm以下することができる。なお、図5において、封止樹脂23のうち、ダイパッド11及びリード部12よりも表面側に位置する部分の表示を省略している。
配線基板の製造方法
次に、図1乃至図4に示す配線基板10の製造方法について、図7(a)−(g)を用いて説明する。なお、図7(a)−(g)は、配線基板10の製造方法を示す断面図(図3に対応する図)である。
まず図7(a)に示すように、金属基板31と、金属基板31の裏面に設けられた絶縁層14と、絶縁層14の裏面に設けられた支持層35とを有する3層の積層体30を準備する。積層体30を作製する場合、まず平板状の金属基板31に絶縁層14を貼着又は塗布によって形成し、その後、金属基板31上の絶縁層14に対して支持層35を貼着しても良い。あるいは、支持層35に絶縁層14を貼着又は塗布によって形成し、その後、支持層35上の絶縁層14に対して金属基板31を貼着しても良い。
金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。また支持層35は、例えば銅、銅合金、42合金(Ni42%のFe合金)、ステンレス等の金属からなっている。この支持層35は、積層体30のハンドリング性を高める役割を果たす。なお、支持層35の厚みは、ハンドリング性を考慮した場合、例えば15μm以上50μm以下とすることが好ましい。
次に、積層体30の金属基板31を表面側からエッチングすることにより、金属基板31をパターニングし、第1中心金属層43を形成する(図7(b))。この第1中心金属層43は、ダイパッド11、複数のリード部12及び接続リング18に対応する平面形状を有する。この際、まず金属基板31の表面に感光性レジストを塗布し、乾燥する。続いて、金属基板31をフォトマスクを介して露光し、現像することにより、所望の開口部を有する図示しないエッチング用レジスト層を形成する。次に、このエッチング用レジスト層を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施すことにより、金属基板31の表面側からエッチングが施され、ダイパッド11、複数のリード部12及び接続リング18の外形が形成される。腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31に対してスプレーエッチングにて行うことができる。
次に、積層体30の支持層35を除去する。具体的には、支持層35を裏面側からエッチングすることにより、支持層35を厚み方向全体にわたって除去する(図7(c))。なお、配線基板10の周縁領域等、支持層35の一部を絶縁層14の裏面に残しても良い。支持層35の材料としてステンレスを用いる場合、腐蝕液としては、例えば塩化第二鉄を主成分とする塩酸との混合液、または更に硝酸を加えた混合液を使用することができる。
続いて、積層体30の絶縁層14をエッチングすることにより、絶縁層14に絶縁層開口部14a、14bを形成する(図7(d))。この際、まず絶縁層14の裏面に感光性レジストを塗布し、乾燥する。続いて、絶縁層14に対してフォトマスクを介して露光し、現像することにより、所望の開口部を有する図示しないエッチング用レジスト層を形成する。次に、このエッチング用レジスト層を耐腐蝕膜として絶縁層14に腐蝕液でエッチングを施すことにより、絶縁層14の裏面側からエッチングが施され、絶縁層14のうち、ダイパッド11およびリード部12に対応する位置に、それぞれ絶縁層開口部14a、14bが形成される。腐蝕液は、絶縁層14の材質に応じて適宜選択することができ、例えば、絶縁層14としてポリイミドを用いる場合、アルカリ−アミン系のポリイミドケミカルエッチング液を使用することができる。
次に、ダイパッド11およびリード部12に対応する第1中心金属層43の裏面に、それぞれ電解めっき処理を施し、第2中心金属層44を形成する(図7(e))。この場合、第1中心金属層43が外枠部13に連結されているので、電解めっき用の電流を外枠部13を介して第2中心金属層44に対して供給することができる。第2中心金属層44を形成するめっき種の種類は、例えば銅、銅合金、42合金(Ni42%のFe合金)等の金属である。
続いて、ダイパッド11およびリード部12に対応する第1中心金属層43の表面と、第2中心金属層44の裏面とに電解めっき処理を施し、それぞれ第2表面金属層42と第1裏面金属層45とを同時に形成する(図7(f))。このとき、第2表面金属層42は、第1中心金属層43の側面にも形成される。第2表面金属層42及び第1裏面金属層45は、例えばニッケル等の金属からなる。
その後、第2表面金属層42の表面と、第1裏面金属層45の裏面とに電解めっき処理を施し、それぞれ第1表面金属層41と第2裏面金属層46とを同時に形成する(図7(g))。このとき、第1表面金属層41は、第2表面金属層42の側面にも形成される。第1表面金属層41及び第2裏面金属層46は、例えば金等の金属からなる。
このようにして、ダイパッド11と、リード部12と、接続リング18と、絶縁層14とを有する配線基板10が得られる。このうちダイパッド11及びリード部12は、第1表面金属層41、第2表面金属層42、第1中心金属層43、第2中心金属層44、第1裏面金属層45及び第2裏面金属層46によって積層形成される。また、接続リング18は、第1表面金属層41、第2表面金属層42及び第1中心金属層43によって積層形成される。
半導体装置の製造方法
次に、図5および図6に示す半導体装置20の製造方法について、図8(a)−(d)を用いて説明する。
まず、例えば図7(a)−(g)に示す方法により、配線基板10を作製する(図8(a))。
次に、配線基板10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図8(b))。
次に、半導体素子21の各電極21aと、各リード部12の内部端子15とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(c))。この場合、一部のリード部12は分岐リード部12Aからなり、分岐リード部12Aは、その先端が複数に分岐している。このため、リード分岐部27の間隔を電極21aの間隔に合わせて適宜調整することにより、ボンディングワイヤ22をダイパッド11の辺に対して略垂直に配置することができる。これにより、ボンディングワイヤ22の配置を簡略化することができるとともに、ボンディングワイヤ22の長さを短くすることにより半導体装置20の製造コストを低減することができる。
次に、配線基板10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する。このようにして、ダイパッド11、リード部12、接続リング18、半導体素子21およびボンディングワイヤ22を封止する。その後、各半導体素子21間の封止樹脂23及び絶縁層14をダイシングすることにより、配線基板10を各半導体装置20毎に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各半導体装置20間の封止樹脂23及び絶縁層14を切断しても良い。このようにして、図5および図6に示す半導体装置20が得られる(図8(d))。
このように、本実施の形態によれば、複数のリード部12のうち一部のリード部12(分岐リード部12A)の先端が、複数に分岐している。これにより、上述したように、リード分岐部27の間隔を電極21aの間隔に合わせて適宜調整することができ、ボンディングワイヤ22をダイパッド11の辺に対して略垂直に配置することができる。このように、ボンディングワイヤ22の配置を簡略化することにより、ボンディングワイヤ22が複雑に配置されることによる歩留低下(ショートなど)を防止することができる。また、ボンディングワイヤ22の長さを短くすることにより、半導体装置20の製造コストを低減することができる。
また、本実施の形態によれば、ダイパッド11及び複数のリード部12の裏面側に絶縁層14が配置されている。これにより、配線基板10及び半導体装置20の製造工程において、微細なリード部12(とりわけ分岐リード部12A)を裏面側から支持することができ、リード部12の変形を防止することができる。
また、本実施の形態によれば、複数のリード分岐部27は、互いに平行に配置され、かつダイパッド11の辺に対して垂直に配置されている。これにより、各ボンディングワイヤ22をダイパッド11の辺に対して垂直に配置することができ、ボンディングワイヤ22の接続距離を短くすることができる。
また、本実施の形態によれば、リード部12の接続リード16は、平面視で曲線状に湾曲する湾曲部16bを有している。これにより、接続リード16を直線的にくの字状に屈曲させる場合と異なり、絶縁層14が熱収縮した時に接続リード16の屈曲部に応力が集中することを防止し、接続リード16に断線が生じることを防止することができる。
さらに、本実施の形態によれば、ダイパッド11及び複数のリード部12との間に、接続リング18が設けられている。これにより、接続リング18を例えばグランド(GND)端子又は電源端子として用い、接続リング18を用いて複数のボンディングワイヤ22をまとめて接続することができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
10 配線基板
11 ダイパッド
12 リード部
12A 分岐リード部
13 外枠部
14 絶縁層
15 内部端子
16 接続リード
17 外部端子
18 接続リング
19 連結バー
20 半導体装置
21 半導体素子
21a 電極
22 ボンディングワイヤ(接続部材)

Claims (11)

  1. 半導体装置を作製するための配線基板であって、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられた複数のリード部と、
    前記ダイパッド及び前記複数のリード部の裏面側に配置された絶縁層とを備え、
    前記複数のリード部のうち少なくとも1つのリード部の先端が、複数に分岐していることを特徴とする配線基板。
  2. 前記少なくとも1つのリード部は、リード支持部と、前記リード支持部から延びる複数のリード分岐部とを有し、前記複数のリード分岐部は、互いに平行に配置されていることを特徴とする請求項1記載の配線基板。
  3. 前記複数のリード分岐部は、前記ダイパッドの辺に対して垂直に配置されていることを特徴とする請求項2記載の配線基板。
  4. 前記複数のリード部のうち少なくとも1つのリード部は、内部端子と、外部端子と、前記内部端子と前記外部端子とを連結する接続リードとを有し、前記接続リードは、平面視で曲線状に湾曲する湾曲部を有することを特徴とする請求項1乃至3のいずれか一項記載の配線基板。
  5. 前記ダイパッドと前記複数のリード部との間に、接続リングが設けられていることを特徴とする請求項1乃至4のいずれか一項記載の配線基板。
  6. 半導体装置であって、
    ダイパッドと、
    前記ダイパッドの周囲に設けられた複数のリード部と、
    前記ダイパッド及び前記複数のリード部の裏面側に配置された絶縁層と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と各リード部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記複数のリード部のうち少なくとも1つのリード部の先端が、複数に分岐していることを特徴とする半導体装置。
  7. 前記少なくとも1つのリード部は、リード支持部と、前記リード支持部から延びる複数のリード分岐部とを有し、前記複数のリード分岐部は、互いに平行に配置されていることを特徴とする請求項6記載の半導体装置。
  8. 前記複数のリード分岐部は、前記ダイパッドの辺に対して垂直に配置されていることを特徴とする請求項7記載の半導体装置。
  9. 前記複数のリード部のうち少なくとも1つのリード部は、内部端子と、外部端子と、前記内部端子と前記外部端子とを連結する接続リードとを有し、前記接続リードは、平面視で曲線状に湾曲する湾曲部を有することを特徴とする請求項6乃至8のいずれか一項記載の半導体装置。
  10. 前記ダイパッドと前記複数のリード部との間に、接続リングが設けられていることを特徴とする請求項6乃至9のいずれか一項記載の半導体装置。
  11. 前記接続部材は、前記ダイパッドの辺に対して垂直に設けられていることを特徴とする請求項6乃至10のいずれか一項記載の半導体装置。
JP2016230497A 2016-11-28 2016-11-28 配線基板および半導体装置 Pending JP2018088461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016230497A JP2018088461A (ja) 2016-11-28 2016-11-28 配線基板および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230497A JP2018088461A (ja) 2016-11-28 2016-11-28 配線基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2018088461A true JP2018088461A (ja) 2018-06-07

Family

ID=62493732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230497A Pending JP2018088461A (ja) 2016-11-28 2016-11-28 配線基板および半導体装置

Country Status (1)

Country Link
JP (1) JP2018088461A (ja)

Similar Documents

Publication Publication Date Title
JP6205816B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP4091050B2 (ja) 半導体装置の製造方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP2018022772A (ja) リードフレーム
JP6379448B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
CN102395981B (zh) Ic封装的引线框架和制造方法
JP2018088461A (ja) 配線基板および半導体装置
US8174099B2 (en) Leadless package with internally extended package leads
JP2018093093A (ja) リードフレームおよび半導体装置
JP6459618B2 (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6436202B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018107335A (ja) リードフレーム基板および半導体装置
JP2019047004A (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP2018137315A (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP6842649B2 (ja) リードフレームおよび半導体装置
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法