JP6459618B2 - リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6459618B2
JP6459618B2 JP2015034221A JP2015034221A JP6459618B2 JP 6459618 B2 JP6459618 B2 JP 6459618B2 JP 2015034221 A JP2015034221 A JP 2015034221A JP 2015034221 A JP2015034221 A JP 2015034221A JP 6459618 B2 JP6459618 B2 JP 6459618B2
Authority
JP
Japan
Prior art keywords
terminal portion
insulating layer
lead frame
layer
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015034221A
Other languages
English (en)
Other versions
JP2016157800A (ja
Inventor
貫 正 雄 大
貫 正 雄 大
嵜 剛 山
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015034221A priority Critical patent/JP6459618B2/ja
Publication of JP2016157800A publication Critical patent/JP2016157800A/ja
Application granted granted Critical
Publication of JP6459618B2 publication Critical patent/JP6459618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

本発明は、リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法に関する。
従来、薄型の半導体を作製するための各種の方法が知られている。例えば、特許文献１には、Ｃｕ材の表面をハーフエッチングすることにより部分的に除去し、除去されなかった部分に半導体素子を搭載してワイヤボンディングおよび樹脂封止を行い、その後、裏面側からＣｕ材の一部をハーフエッチング（セカンドエッチング）により除去する技術が開示されている。
特開２００７−４８９８１号公報
しかしながら、特許文献１に示す技術を用いた場合、表面側と裏面側とで（ハーフ）エッチング工程を２回行わなければならないため、半導体装置の製造工程が煩雑になるおそれがある。とりわけ２回目のエッチング工程は、樹脂封止を行った後に実施される。このため、仮に２回目のエッチング工程で不具合が生じた場合、半導体素子や封止樹脂ごと製品を破棄する必要が生じてしまう。また、上述した技術を用いた場合、端子部が封止樹脂の裏面から突出するため、端子部の抜けが生じやすくなるおそれもある。
本発明はこのような点を考慮してなされたものであり、樹脂封止後にエッチングを行う必要がなく、端子部の抜けが生じにくい半導体装置を得ることが可能な、リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、リードフレーム基板であって、第１端子部と、前記第１端子部から離間して配置された第２端子部と、前記第１端子部および前記第２端子部の裏面側に設けられ、前記第１端子部と前記第２端子部とを支持する絶縁層とを備え、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成され、前記絶縁層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とするリードフレーム基板である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域とが、金属層によって覆われていることを特徴とするリードフレーム基板である。
本発明は、前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第１端子部と前記第２端子部との間の領域に、空隙部が設けられていることを特徴とするリードフレーム基板である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とするリードフレーム基板である。
本発明は、前記第１端子部および前記第２端子部は、外枠部の内側に配置されており、前記第１端子部および前記第２端子部のうちの少なくとも一方は、端子本体と、前記端子本体と前記外枠部とを連結する引出線部とを有することを特徴とするリードフレーム基板である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第１端子部および前記第２端子部の前記側面は、前記金属層によって覆われていないことを特徴とするリードフレーム基板である。
本発明は、前記第１端子部および前記第２端子部は、互いに独立して配置されるとともに、互いに電気的に絶縁されていることを特徴とするリードフレーム基板である。
本発明は、半導体装置であって、第１端子部と、前記第１端子部から離間して配置された第２端子部と、前記第１端子部および前記第２端子部の裏面側に設けられ、前記第１端子部と前記第２端子部とを支持する絶縁層と、前記第１端子部上に搭載された半導体素子と、前記半導体素子と前記第２端子部とを電気的に接続する導電部材と、前記第１端子部と、前記第２端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成され、前記絶縁層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とする半導体装置である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域とが、金属層によって覆われていることを特徴とする半導体装置である。
本発明は、前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第１端子部と前記第２端子部との間の領域に、空隙部が設けられていることを特徴とする半導体装置である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とする半導体装置である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第１端子部および前記第２端子部の前記側面は、前記金属層によって覆われていないことを特徴とする半導体装置である。
本発明は、リードフレーム基板の製造方法において、金属基板を準備する工程と、前記金属基板の裏面に絶縁層を設ける工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第１端子部と、前記第１端子部から離間して配置された第２端子部とを形成する工程であって、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成される、工程と、前記絶縁層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ絶縁層開口部を形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の裏面のうち前記絶縁層開口部の内側領域とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、リードフレーム基板の製造方法において、金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第１端子部と、前記第１端子部から離間して配置された第２端子部とを形成する工程であって、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成される、工程と、前記支持層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、前記支持層のうち、前記第１端子部と前記第２端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、前記絶縁層開口部を形成した後、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、リードフレーム基板の製造方法において、金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、前記支持層のうち、第１端子部および第２端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第１端子部と、前記第１端子部から離間して配置された第２端子部とを形成する工程であって、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成される、工程と、前記支持層のうち、前記第１端子部と前記第２端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、前記絶縁層開口部を形成した後、前記金属基板の表面のうち前記第１端子部および前記第２端子部に対応する位置と、前記金属基板の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、半導体装置の製造方法において、前記リードフレーム基板を準備する工程と、前記リードフレーム基板の前記第１端子部上に半導体素子を搭載する工程と、前記半導体素子と前記第２端子部とを導電部材により電気的に接続する工程と、前記第１端子部と、前記第２端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、樹脂封止後にエッチングを行う必要がなく、端子部の抜けが生じにくい半導体装置を得ることができる。
図１は、本発明の第１の実施の形態によるリードフレーム基板を示す平面図。 図２は、本発明の第１の実施の形態によるリードフレーム基板を示す断面図（図１のII−II線断面図）。 図３は、本発明の第１の実施の形態による半導体装置を示す平面図。 図４は、本発明の第１の実施の形態による半導体装置を示す断面図（図３のIV−IV線断面図）。 図５（ａ）−（ｈ）は、本発明の第１の実施の形態によるリードフレーム基板の製造方法を示す断面図。 図６（ａ）−（ｅ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。 図７は、本発明の第１の実施の形態によるリードフレーム基板の変形例を示す平面図。 図８は、本発明の第１の実施の形態によるリードフレーム基板の変形例を示す平面図。 図９は、本発明の第２の実施の形態によるリードフレーム基板を示す平面図。 図１０は、本発明の第２の実施の形態によるリードフレーム基板を示す断面図（図９のＸ−Ｘ線断面図）。 図１１は、本発明の第２の実施の形態による半導体装置を示す平面図。 図１２は、本発明の第２の実施の形態による半導体装置を示す断面図（図１１のXII−XII線断面図）。 図１３（ａ）−（ｉ）は、本発明の第２の実施の形態によるリードフレーム基板の製造方法を示す断面図。 図１４は、本発明の第３の実施の形態によるリードフレーム基板を示す平面図。 図１５は、本発明の第３の実施の形態によるリードフレーム基板を示す断面図（図１４のXV−XV線断面図）。 図１６は、本発明の第３の実施の形態による半導体装置を示す平面図。 図１７は、本発明の第３の実施の形態による半導体装置を示す断面図（図１６のXVII−XVII線断面図）。 図１８（ａ）−（ｈ）は、本発明の第３の実施の形態によるリードフレーム基板の製造方法を示す断面図。 図１９は、本発明の第３の実施の形態によるリードフレーム基板の変形例を示す平面図。
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図６を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。なお、本明細書中、「表面」とは半導体素子２１が搭載される側の面（すなわち図２の上方を向く面、Ｚ方向プラス側の面）のことをいい、「裏面」とは、図示しない実装基板に接続される側の面（すなわち図２の下方を向く面、Ｚ方向マイナス側の面）のことをいう。
リードフレーム基板の構成
まず、図１および図２により、本実施の形態によるリードフレーム基板の概略について説明する。図１は、本実施の形態によるリードフレーム基板を示す平面図であり、図２は、本実施の形態によるリードフレーム基板を示す断面図である。
図１および図２に示すように、リードフレーム基板１０は、半導体素子２１（後述）を搭載するダイパッド（第１端子部）１１と、ダイパッド１１周囲に設けられ、半導体素子２１と実装基板（図示せず）とを接続する複数のリード部（第２端子部）１２と、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃ側に設けられ、ダイパッド１１とリード部１２とを支持する絶縁層１４とを備えている。
このリードフレーム基板１０は、それぞれ半導体装置２０（後述）に対応する領域である、複数の単位リードフレーム領域１０ａを含んでいる。単位リードフレーム領域１０ａは、図１において仮想線の内側に位置する領域である。これら単位リードフレーム領域１０ａは、外枠部（支持部材）１３を介して互いに連結されている。この外枠部１３は、Ｘ方向、およびＸ方向に垂直なＹ方向に沿ってそれぞれ延びており、ダイパッド１１およびリード部１２は、この外枠部１３の内側に配置されている。
ダイパッド１１は、平面略矩形状であり、その４辺はＸ方向又はＹ方向のいずれかに沿って延びている。ダイパッド１１の平面形状は、略矩形状に限らず、例えば円形状、楕円形状、多角形状、Ｌ字形状等としても良い。ダイパッド１１は、連結部１６を介して外枠部１３に連結されている。この連結部１６は、後述するように、ダイパッド１１に電解めっきにより金属層２５およびはんだ部２８を形成する際の給電部として用いられても良い。
また、複数のリード部１２は、ダイパッド１１から水平方向に離間して配置され、それぞれ外枠部１３に連結されている。各リード部１２は、半円と長方形とを合わせた平面形状を有しており（図１参照）、かつダイパッド１１および外枠部１３と同一の厚みを有している（図２参照）。
リード部１２は、その表面に内部端子１５を有している。この内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。またリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７が形成されている。
図２に示すように、ダイパッド１１およびリード部１２は、それぞれ側面１１ａ、１２ａを有している。この側面１１ａ、１２ａは、平面視でダイパッド１１およびリード部１２の外周全体に亘って形成されている。このダイパッド１１の側面１１ａおよびリード部１２の側面１２ａは、断面視ですり鉢状に形成されている。すなわち、ダイパッド１１の側面１１ａの断面形状は、表面側から裏面側に向かうにつれてダイパッド１１の水平断面が大きくなるように湾曲している。また、リード部１２の側面１２ａの断面形状は、表面側から裏面側に向かうにつれてリード部１２の水平断面が大きくなるように湾曲している。この場合、ダイパッド１１およびリード部１２は、それぞれその側面１１ａ、１２ａの全体にわたってすり鉢状（表面側から裏面側に向かうにつれて広がる形状）となっている。したがって、ダイパッド１１およびリード部１２は、それぞれ表面側より裏面側の方が面積が広くなっている。
以上説明したダイパッド１１、リード部１２および外枠部１３は、後述するように１枚の金属基板３１から１回のエッチング工程により作製される（図５（ｅ）参照）。ダイパッド１１、リード部１２および外枠部１３は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、ダイパッド１１、リード部１２および外枠部１３の厚みは、製造する半導体装置２０の構成にもよるが、例えば８０μｍ〜２５０μｍとすることができる。
絶縁層１４は、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃ側において、ダイパッド１１とリード部１２とを互いに連結している。また、絶縁層１４のうち、ダイパッド１１およびリード部１２に対応する位置には、それぞれ絶縁層開口部１４ａ、１４ｂが形成されている。このうちダイパッド１１の裏面に形成された絶縁層開口部１４ａは、平面略矩形形状であり、ダイパッド１１よりも小さい形状を有している。また各リード部１２の裏面に形成された絶縁層開口部１４ｂは、平面視で半円と長方形とを合わせた形状を有しており、各リード部１２よりも小さい形状を有している。絶縁層１４は、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃであって、絶縁層開口部１４ａ、１４ｂの周縁領域に接着されている。
この場合、絶縁層１４は、絶縁層開口部１４ａ、１４ｂを除く、外枠部１３の内側領域の全域を覆っている。これにより、後述するように、封止樹脂２３によりダイパッド１１およびリード部１２を封止する際（図６（ｄ）参照）、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃ側に別途樹脂封止用のテープを設ける必要が生じない。
図１および図２において、絶縁層１４とダイパッド１１又はリード部１２との重なり幅（接着領域の幅）ｗは、５μｍ〜４０μｍ（５μｍ以上かつ４０μｍ以下をいう。以下同様）とすることが好ましい。重なり幅ｗを５μｍ以上、好ましくは２０μｍ以上とすることにより、絶縁層１４とダイパッド１１又はリード部１２とを確実に接着させ、樹脂封止工程（図６（ｄ）参照）において封止樹脂２３が裏面側に漏れる不具合を確実に防止することができる。また、重なり幅ｗを４０μｍ以下とすることにより、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃの面積を一定以上確保することができる。
絶縁層１４は、例えばポリイミド等のウエットエッチング可能な樹脂からなることが好ましい。また、絶縁層１４の厚みは、５μｍ〜４０μｍとすることが好ましい。絶縁層１４の厚みを５μｍ以上とすることにより、ダイパッド１１およびリード部１２を確実に支持することができる。また、絶縁層１４の厚みを４０μｍ以下とすることにより、リードフレーム基板１０を薄肉に構成することができる。
図２に示すように、ダイパッド１１およびリード部１２を覆うように金属層２５が形成されている。具体的には、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂと、ダイパッド１１およびリード部１２の側面１１ａ、１２ａと、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち絶縁層開口部１４ａ、１４ｂの内側領域とが、それぞれ金属層２５によって覆われている。
このうちダイパッド１１およびリード部１２の表面１１ｂ、１２ｂに形成される金属層２５は、それぞれダイパッド１１およびリード部１２と半導体素子２１およびボンディングワイヤ２２（後述）との密着性を向上させる役割を果たす。また、ダイパッド１１およびリード部１２の側面１１ａ、１２ａに形成される金属層２５は、それぞれダイパッド１１およびリード部１２と封止樹脂２３との密着性を向上させる役割を果たす。さらに、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃに形成される金属層２５は、それぞれダイパッド１１およびリード部１２とはんだ部２８（後述）との接着性を向上させる役割を果たす。このダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃに形成された金属層２５は、絶縁層開口部１４ａ、１４ｂから裏面側に露出している。なお、半導体素子２１が発光素子（ＬＥＤ素子）からなる場合、金属層２５は、半導体素子２１からの光を反射させる役割を果たしても良い。
金属層２５は、例えばＰｄ、Ａｇ、Ａｕ、Ｎｉ等の金属の単一層でも良く、あるいは、これらのうち複数種類の金属を積層した層からなっていても良い。金属層２５を形成する方法としては、めっき又はスパッタリング等の手法を用いても良い。また、金属層２５の厚みは、絶縁層１４の厚みよりも薄くすることが好ましく、具体的には０．３μｍ〜７μｍとすることが好ましい。
半導体装置の構成
次に、図３および図４により、本実施の形態による半導体装置について説明する。図３および図４は、本実施の形態による半導体装置を示す図である。
図３および図４に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１から離間して配置された複数のリード部１２と、ダイパッド１１およびリード部１２の裏面側に設けられ、ダイパッド１１とリード部１２とを支持する絶縁層１４とを備えている。
このうちダイパッド１１上に半導体素子２１が搭載され、半導体素子２１と各リード部１２とは、それぞれボンディングワイヤ（導電部材）２２によって電気的に接続されている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１、リード部１２および絶縁層１４は、上述したリードフレーム基板１０から作製されたものである。このダイパッド１１、リード部１２および絶縁層１４の構成は、単位リードフレーム領域１０ａに含まれない領域を除き、上述した図１および図２に示すものと略同様であり、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。半導体素子２１としては、発光素子（ＬＥＤ素子）を用いても良い。この場合、半導体素子２１の発光層としては、例えばＧａＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＡｌＩｎＧａＰ、またはＩｎＧａＮ等の化合物半導体単結晶からなる材料が挙げられ、これら材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、リード部１２の表面１２ｂには、ボンディングワイヤ２２との密着性を向上させる金属層２５がそれぞれ設けられている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、１００μｍ〜１０００μｍ程度とすることができる。なお、図３において、ダイパッド１１およびリード部１２よりも表面側に位置する封止樹脂２３の表示を省略している。
さらに、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち、絶縁層開口部１４ａ、１４ｂの内側領域には、それぞれはんだ部２８が設けられている。このはんだ部２８は、半導体装置２０と図示しない実装基板とを連結するために用いられるものである。各はんだ部２８は、例えば断面半円形状、半楕円形状、又はかまぼこ形状を有しており、絶縁層１４よりも裏面側に突出している。
なお、半導体装置２０の一辺は、例えば８ｍｍ〜１６ｍｍとしても良い。また半導体装置２０の厚みは、例えば１５０μｍ〜５００μｍとすることができる。
リードフレーム基板の製造方法
次に、図１および図２に示すリードフレーム基板１０の製造方法について、図５（ａ）−（ｈ）を用いて説明する。なお、図５（ａ）−（ｈ）は、リードフレーム基板１０の製造方法を示す断面図（図２に対応する図）である。
まず図５（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の裏面に絶縁層１４を設ける（図５（ｂ））。絶縁層１４は、上述したように、例えばポリイミド等の樹脂からなっていても良い。この場合、絶縁層１４は、金属基板３１の裏面に貼着されても良く、あるいは金属基板３１の裏面にポリイミドワニス等の樹脂を塗布し、これを熱処理することにより形成されても良い。
次に、金属基板３１の表面および絶縁層１４の裏面にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図５（ｃ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１および絶縁層１４に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図５（ｄ））。
次に、表面側のエッチング用レジスト層３２を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図５（ｅ））。これにより、金属基板３１の表面側からエッチングが施され、ダイパッド１１および複数のリード部１２の外形が形成される。このエッチングは、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂ側からのみ施されるので、腐蝕液は裏面側から回り込まない。このため、ダイパッド１１およびリード部１２の側面１１ａ、１２ａは、断面視ですり鉢状に形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。
続いて、裏面側のエッチング用レジスト層３３を耐腐蝕膜として絶縁層１４に腐蝕液でエッチングを施す（図５（ｆ））。これにより、絶縁層１４のうち、ダイパッド１１およびリード部１２に対応する位置に、それぞれ絶縁層開口部１４ａ、１４ｂが形成される。腐蝕液は、絶縁層１４の材質に応じて適宜選択することができ、例えば、絶縁層１４としてポリイミドを用いる場合、アルカリ−アミン系のポリイミドケミカルエッチング液を使用することができる。なお、上記において、金属基板３１をエッチングした後（図５（ｅ））、絶縁層１４をエッチングしているが（図５（ｆ））、これに限らず、まず絶縁層１４をエッチングし、その後金属基板３１をエッチングしても良い。
その後、エッチング用レジスト層３２、３３を剥離して除去する（図５（ｇ））。
次に、ダイパッド１１およびリード部１２にそれぞれ電解めっき処理を施し、金属層２５を形成する（図５（ｈ））。具体的には、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂと、ダイパッド１１およびリード部１２の側面１１ａ、１２ａと、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち絶縁層開口部１４ａ、１４ｂの内側領域とに、めっきにより金属層２５を形成する。この場合、ダイパッド１１およびリード部１２がそれぞれ外枠部１３に連結されているので、電解めっき用の電流を外枠部１３を介してダイパッド１１およびリード部１２に対して供給することができる。金属層２５を形成するめっき種の種類は問わないが、例えばＰｄ、Ａｇ、Ａｕ、Ｎｉなどの単層めっきでもよいし、これらを積層した複層めっきでもよい。
このようにして、図１および図２に示すリードフレーム基板１０が得られる。
半導体装置の製造方法
次に、図３および図４に示す半導体装置２０の製造方法について、図６（ａ）−（ｅ）を用いて説明する。図６（ａ）−（ｅ）は、半導体装置２０の製造方法を示す断面図（図４に対応する図）である。
まず、例えば図５（ａ）−（ｈ）に示す方法（上述）により、リードフレーム基板１０を作製する（図６（ａ））。
次に、リードフレーム基板１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図６（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の表面１２ｂに形成された金属層２５（内部端子１５）とを、それぞれボンディングワイヤ（導電部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図６（ｃ））。
次に、リードフレーム基板１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図６（ｄ））。これにより、ダイパッド１１、複数のリード部１２、半導体素子２１、およびボンディングワイヤ２２を樹脂封止する。また、ダイパッド１１とリード部１２との間において、封止樹脂２３は絶縁層１４に密着する。この際、ダイパッド１１とリード部１２との間の領域が予め絶縁層１４によって覆われているので、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃ側に樹脂封止用のテープを別途設ける必要が生じない。
その後、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち、絶縁層開口部１４ａ、１４ｂの内側領域に、それぞれはんだ部２８を設ける。はんだ部２８は、はんだめっき（電解めっき）により形成されても良い。この場合、ダイパッド１１およびリード部１２がそれぞれ外枠部１３に連結されているので、はんだめっき用の電流を外枠部１３を介してダイパッド１１およびリード部１２に対して供給することができる。
続いて、各半導体素子２１間の外枠部１３、絶縁層１４および封止樹脂２３をダイシングすることにより、リードフレーム基板１０を各単位リードフレーム領域１０ａ（図１参照）毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各単位リードフレーム領域１０ａ間の外枠部１３、絶縁層１４および封止樹脂２３を切断しても良い。
このようにして、図３および図４に示す半導体装置２０が得られる（図６（ｅ））。
このように本実施の形態によれば、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃ側に絶縁層１４が設けられている。これにより、ダイパッド１１およびリード部１２を保持することができ、リードフレーム基板１０全体の強度を高めることができる。
また、本実施の形態によれば、封止樹脂２３を用いて樹脂封止した後にエッチングを行う必要がないので、製造工程が煩雑になることがなく、仮にエッチング工程で不具合が生じた場合であっても、半導体素子２１等に影響を及ぼすことがない。
さらに、本実施の形態によれば、ダイパッド１１およびリード部１２は、その厚み方向全域にわたって封止樹脂２３に密着しており、ダイパッド１１およびリード部１２が封止樹脂２３の裏面から突出しないようになっている。またダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃは、部分的に絶縁層１４によって覆われている。これにより、ダイパッド１１およびリード部１２の抜けが生じにくい構造となっている。
変形例
次に、図７および図８により、本実施の形態によるリードフレーム基板の変形例について説明する。図７および図８に示す変形例は、ダイパッド（第１端子部）およびリード部（第２端子部）の構成が異なるものであり、他の構成は、図１乃至図６に示す形態と略同一である。図７および図８において、図１乃至図６と同一部分には同一の符号を付して詳細な説明は省略する。
図７に示すリードフレーム基板１０Ａは、ダイパッド（第１端子部）１１Ａと、ダイパッド１１Ａの周囲に設けられ、半導体素子２１と実装基板（図示せず）とを接続する複数のリード部（第２端子部）１２Ａ〜１２Ｃと、ダイパッド１１Ａおよびリード部１２Ａ〜１２Ｃの裏面側に設けられ、ダイパッド１１Ａとリード部１２Ａ〜１２Ｃとを支持する絶縁層１４とを備えている。
ダイパッド１１Ａおよびリード部１２Ａ〜１２Ｃの側面１１ａ、１２ａは、断面視ですり鉢状に形成されている。また、絶縁層１４のうち、ダイパッド１１Ａおよびリード部１２Ａ〜１２Ｃに対応する位置に、それぞれ絶縁層開口部１４ａ、１４ｂが形成されている
図７において、各リード部１２Ａ〜１２Ｃは、それぞれ端子本体５３と、端子本体５３と外枠部１３とを連結する引出線部５２とを有している。この場合、複数の端子本体５３は、外枠部１３に沿って複数列（３列）に配列されている。すなわち、リード部１２Ａ〜１２Ｃのうち、引出線部５２が最も短いリード部１２Ａの端子本体５３は、最も外側（外枠部１３側）に配置され、引出線部５２が最も長いリード部１２Ｃの端子本体５３は、最も内側（ダイパッド１１Ａ側）に配置されている。また、中間の長さの引出線部５２をもつリード部１２Ｂの端子本体５３は、リード部１２Ａの端子本体５３とリード部１２Ｃの端子本体５３との間に配置されている。
各リード部１２Ａ〜１２Ｃの端子本体５３は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。一方、各リード部１２Ａの引出線部５２は、平面略直線形状を有し、当該リード部１２Ａに連結された外枠部１３に対して垂直に延びている。また、リード部１２Ｂ、１２Ｃの引出線部５２は、それぞれ当該リード部１２Ｂ、１２Ｃに連結された外枠部１３に対して垂直に延びる直線状部分と、当該直線状部分に対して斜めに延びる斜め部分とを組合せて構成されている。
図７に示す変形例によれば、リード部１２Ａ〜１２Ｃの端子本体５３を３列に配置したので、端子本体５３を高密度で配置することができる。
図８に示すリードフレーム基板１０Ｂは、互いに離間して配置された複数のリード部１２Ｄ（第１端子部、第２端子部）と、リード部１２Ｄの裏面側に設けられ、複数のリード部１２Ｄを支持する絶縁層１４とを備えている。この場合、ダイパッドに代えて、内側に配置された複数のリード部１２Ｄ上に半導体素子２１が搭載されるようになっている（仮想線参照）。また、半導体素子２１が搭載されないリード部１２Ｄは、半導体素子２１と実装基板（図示せず）とを互いに接続するために用いられる。
互いに隣接する一対のリード部１２Ｄの側面１２ａは、断面視ですり鉢状に形成されている。また、絶縁層１４のうち、リード部１２Ｄに対応する位置に、それぞれ絶縁層開口部１４ｂが形成されている。
図８において、各リード部１２Ｄは、それぞれ端子本体５３と、端子本体５３と外枠部１３又は他の端子本体５３とを連結する引出線部５２とを有している。この場合、複数の端子本体５３は、単位リードフレーム領域１０ａ内でＸ方向およびＹ方向それぞれ等間隔に格子点状に配置されている。なお、一部のリード部１２Ｄは、複数の端子本体５３および／または複数の引出線部５２を有している。
各端子本体５３は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。また、各引出線部５２は、平面略直線形状を有するか、又は、直線状部分と、当該直線状部分に対して斜めに延びる斜め部分とを組合せて構成されている。
図８に示す変形例によれば、リード部１２Ｄの端子本体５３を格子点状に配置したので、端子本体５３を高密度で配置することができる。また、半導体装置２０を小型化することができる。
（第２の実施の形態）
次に、図９乃至図１３を参照して本発明の第２の実施の形態について説明する。図９乃至図１３は本発明の第２の実施の形態を示す図である。図９乃至図１３に示す第２の実施の形態は、主として、絶縁層１４の裏面に支持層１８を設けたものであり、他の構成は上述した第１の実施の形態と略同一である。図９乃至図１３において、第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
リードフレーム基板の構成
まず、図９および図１０により、本実施の形態によるリードフレーム基板の概略について説明する。
図９および図１０に示すリードフレーム基板１０Ｃにおいて、絶縁層１４の裏面に、導体からなる支持層１８が設けられている。この支持層１８は、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）、ステンレス等の金属からなっている。支持層１８は、リードフレーム基板１０Ｃのハンドリング性を高めるとともに、はんだ部２８（図１２参照）の接続面積を広くする役割を果たす。なお、支持層１８の厚みは、ハンドリング性を考慮した場合、例えば１５μｍ〜５０μｍとすることが好ましい。
支持層１８のうち、絶縁層開口部１４ａ、１４ｂに対応する位置には、それぞれ支持層開口部１８ａ、１８ｂが形成されている。この支持層開口部１８ａ、１８ｂは、それぞれ絶縁層開口部１４ａ、１４ｂと同一の平面形状を有していても良く、あるいは、絶縁層開口部１４ａ、１４ｂよりもわずかに小さい平面形状を有していても良い。このように、絶縁層開口部１４ａ、１４ｂに対応する位置に、それぞれ支持層開口部１８ａ、１８ｂを形成したことにより、はんだ部２８（図１２参照）をダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃに接続させることができる。
また、支持層１８のうちダイパッド１１とリード部１２との間の領域には、空隙部１８ｃが設けられている。すなわち空隙部１８ｃにおいては、絶縁層１４が裏面側に露出している。このように空隙部１８ｃを設けたことにより、半導体装置２０Ｃ（図１２参照）においてダイパッド１１とリード部１２とが短絡することが防止される。なお、空隙部１８ｃの平面形状は、ダイパッド１１とリード部１２とが短絡しない形状であれば良く、図示する形状に限らない。
図１０に示すように、ダイパッド１１およびリード部１２を覆うように金属層２５が形成されている。具体的には、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂと、ダイパッド１１およびリード部１２の側面１１ａ、１２ａと、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち絶縁層開口部１４ａ、１４ｂの内側領域とが、それぞれ金属層２５によって覆われている。
さらに、支持層１８の一部が金属層２６によって覆われている。この場合、金属層２６は、支持層１８のうち、ダイパッド１１又はリード部１２側の側面と、ダイパッド１１又はリード部１２側の裏面の一部とを覆うように設けられている。すなわち金属層２６は、断面Ｌ字形状を有している。この金属層２６は、ダイパッド１１およびリード部１２とはんだ部２８（図１２参照）との接着性を向上させる役割を果たす。
金属層２６は、例えばＡｕ、Ｎｉ等の金属の単一層でも良く、あるいは、これらのうち複数種類の金属を積層した層からなっていても良い。また、金属層２６は、金属層２５と同一の金属からなっていても良く、異なる金属からなっていても良い。金属層２６を形成する方法としては、例えばめっき又はスパッタリング等の手法が挙げられる。また、金属層２６の厚みは、例えば０．３μｍ〜７μｍとしても良い。
半導体装置の構成
次に、図１１および図１２により、本実施の形態による半導体装置について説明する。
図１１および図１２に示す半導体装置（半導体パッケージ）２０Ｃは、図９および図１０に示すリードフレーム基板１０Ｃを用いて作製されたものであり、絶縁層１４の裏面に、導体からなる支持層１８が設けられている。
この場合、はんだ部２８は、絶縁層開口部１４ａ、１４ｂおよび支持層開口部１８ａ、１８ｂの内側領域に設けられている。また、はんだ部２８は、断面略キノコ形状を有しており、その一部が支持層１８の裏面（金属層２６上）を覆っている。すなわち電解めっきによりはんだ部２８を形成する際、絶縁層１４および支持層１８の厚みよりも厚く金属を析出させる。これにより、はんだ部２８は、絶縁層開口部１４ａ、１４ｂおよび支持層開口部１８ａ、１８ｂの内壁に沿って厚み方向に堆積した後、支持層１８から盛り上がりながら支持層１８の裏面に沿って横方向にも析出する。この場合、はんだ部２８（図１２参照）の接続面積を支持層開口部１８ａ、１８ｂの面積よりも広く確保することができる。
リードフレーム基板の製造方法
次に、図９および図１０に示すリードフレーム基板１０Ｃの製造方法について、図１３（ａ）−（ｉ）を用いて説明する。図１３（ａ）−（ｉ）は、リードフレーム基板１０Ｃの製造方法を示す断面図（図１０に対応する図）である。
まず図１３（ａ）に示すように、金属基板３１と、金属基板３１の裏面に設けられた絶縁層１４と、絶縁層１４の裏面に設けられた支持層１８とを有する積層体３０を準備する。積層体３０を作製する場合、まず平板状の金属基板３１に絶縁層１４を貼着又は塗布によって形成し、その後、金属基板３１上の絶縁層１４に対して支持層１８を貼着しても良い。あるいは、支持層１８に絶縁層１４を貼着又は塗布によって形成し、その後、支持層１８上の絶縁層１４に対して金属基板３１を貼着しても良い。
次に、積層体３０の表面および裏面にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図１３（ｂ））。
続いて、この積層体３０に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図１３（ｃ））。
次に、表面側のエッチング用レジスト層３２を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図１３（ｄ））。これにより、金属基板３１の表面側からエッチングが施され、ダイパッド１１および複数のリード部１２の外形が形成される。このエッチングは、表面側からのみ実施されるので、ダイパッド１１およびリード部１２の側面１１ａ、１２ａは、断面視ですり鉢状に形成される。
続いて、裏面側のエッチング用レジスト層３３を耐腐蝕膜として支持層１８に腐蝕液でエッチングを施す（図１３（ｅ））。これにより、支持層１８のうち、ダイパッド１１およびリード部１２に対応する位置に、それぞれ支持層開口部１８ａ、１８ｂが形成される。支持層１８の材料としてステンレスを用いる場合、腐蝕液としては、例えば塩化第二鉄を主成分とする塩酸との混合液、または更に硝酸を加えた混合液を使用することができる。なお、上記において、金属基板３１をエッチングした後（図１３（ｄ））、支持層１８をエッチングしているが（図１３（ｅ））、これに限らず、まず支持層１８をエッチングし、その後金属基板３１をエッチングしても良い。
次に、支持層１８を耐腐蝕膜として絶縁層１４に腐蝕液でエッチングを施す（図１３（ｆ））。これにより、絶縁層１４のうち、支持層開口部１８ａ、１８ｂが設けられた箇所に、それぞれ絶縁層開口部１４ａ、１４ｂが形成される。なお、支持層１８を耐腐蝕膜として用いているので、例えば図１３（ｆ）のXIII部において、腐蝕液が支持層１８を回り込み、絶縁層１４のうち支持層１８に覆われている領域も合わせて除去されても良い。この場合、絶縁層開口部１４ａ、１４ｂは支持層開口部１８ａ、１８ｂよりもわずかに大きい平面形状を有するので、はんだ部２８の密着性を高めることができる。
その後、エッチング用レジスト層３２、３３を剥離して除去する（図１３（ｇ））。
次に、上述した図５（ｈ）の場合と略同様にして、ダイパッド１１およびリード部１２にそれぞれ電解めっき処理を施し、金属層２５を形成する（図１３（ｈ））。
また、支持層１８の一部に電解めっき処理を施し、金属層２６を形成する。この際、支持層１８のうち金属層２６を設けない領域をめっき用レジスト層３４で覆っておく。金属層２６は、支持層１８のうちめっき用レジスト層３４で覆われていない領域、すなわち、支持層１８のうちダイパッド１１又はリード部１２側の側面と、ダイパッド１１又はリード部１２側の裏面の一部とに設けられる。その後、めっき用レジスト層３４を除去する。なお、金属層２５と金属層２６とは同時に形成しても良く、あるいは、金属層２５および金属層２６の一方を先に形成し、他方を後から形成しても良い。
続いて、支持層１８のうち、ダイパッド１１とリード部１２との間に位置する部分を除去する（図１３（ｉ））。この場合、ダイパッド１１およびリード部１２の表面側と、絶縁層１４および支持層１８の裏面側の所定箇所とをエッチング用レジスト層３５によって覆い、エッチング用レジスト層３５を耐腐蝕膜として支持層１８に腐蝕液でエッチングを施す。これにより、支持層１８のうち、ダイパッド１１とリード部１２との間に位置する領域に、空隙部１８ｃが形成される。その後、エッチング用レジスト層３５を除去する。なお、腐蝕液としては、図１３（ｅ）に示す工程で用いた液と同一の液を用いることができる。
このようにして、図９および図１０に示すリードフレーム基板１０Ｃが得られる。
なお、本実施の形態による半導体装置２０Ｃの製造方法は、第１の実施の形態によるリードフレーム基板１０の製造方法（図６（ａ）−（ｆ））と略同様である。
本実施の形態によれば、絶縁層１４の裏面に、導体からなる支持層１８が設けられているので、リードフレーム基板１０Ｃのハンドリング性を高めることができる。また、はんだ部２８を支持層１８の裏面側にも析出することができるので、はんだ部２８の形状を大きくし、はんだ部２８と実装基板との接続面積を広く確保することができる。このほか、第１の実施の形態と同様の作用効果が得られる。
本実施の形態においても、ダイパッド（第１端子部）およびリード部（第２端子部）は、図７および図８に示す形状としても良い。
（第３の実施の形態）
次に、図１４乃至図１８を参照して本発明の第３の実施の形態について説明する。図１４乃至図１８は本発明の第３の実施の形態を示す図である。図１４乃至図１８に示す第３の実施の形態は、主として、金属層２５が形成される領域と、リードフレーム基板１０Ｄの製造方法とが異なるものであり、他の構成は上述した第２の実施の形態と略同一である。図１４乃至図１８において、第１の実施の形態および第２の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
リードフレーム基板の構成
まず、図１４および図１５により、本実施の形態によるリードフレーム基板の概略について説明する。
図１４および図１５に示すリードフレーム基板１０Ｄにおいて、金属層２５は、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂの一部と、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち絶縁層開口部１４ａ、１４ｂの内側領域とを覆っている。また、支持層１８の一部が金属層２６によって覆われている。一方、第１の実施の形態および第２の実施の形態とは異なり、ダイパッド１１およびリード部１２の側面１１ａ、１２ａは、金属層２５によって覆われることなく、ダイパッド１１およびリード部１２の材料（例えば銅）が露出している。
この場合、金属層２５は、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂと、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち、所望の範囲に形成することができる。このため、金属層２５を形成する領域の自由度を高めることができる。とりわけ、金属層２５は、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂのうち、少なくとも半導体素子２１が搭載される領域と、ボンディングワイヤ２２が接続される領域に形成されることが好ましい。
半導体装置の構成
次に、図１６および図１７により、本実施の形態による半導体装置について説明する。
図１６および図１７に示す半導体装置（半導体パッケージ）２０Ｄは、図１４および図１５に示すリードフレーム基板１０Ｄを用いて作製されたものである。図１６および図１７において、ダイパッド１１およびリード部１２の表面１１ｂ、１２ｂの一部と、ダイパッド１１およびリード部１２の裏面１１ｃ、１２ｃのうち絶縁層開口部１４ａ、１４ｂの内側領域とが金属層２５によって覆われ、ダイパッド１１およびリード部１２の側面１１ａ、１２ａは、金属層２５によって覆われていない。このほかの構成は、第２の実施の形態と同様である。
リードフレーム基板の製造方法
次に、図１４および図１５に示すリードフレーム基板１０Ｄの製造方法について、図１８（ａ）−（ｈ）を用いて説明する。なお、図１８（ａ）−（ｈ）は、リードフレーム基板１０Ｄの製造方法を示す断面図（図１５に対応する図）である。
まず上述した図１３（ａ）の場合と略同様にして、金属基板３１と、金属基板３１の裏面に設けられた絶縁層１４と、絶縁層１４の裏面に設けられた支持層１８とを有する積層体３０を準備する（図１８（ａ））。
次に、積層体３０の表面および裏面にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図１８（ｂ））。
続いて、この積層体３０に対してフォトマスクを介して露光し、現像することにより、支持層１８の裏面に所望の開口部３３ｂを有するエッチング用レジスト層３３を形成する（図１８（ｃ））。また、金属基板３１の表面には、開口部を有さないエッチング用レジスト層３２が形成される。
次に、上述した図１３（ｅ）の場合と略同様にして、裏面側のエッチング用レジスト層３３を耐腐蝕膜として支持層１８に腐蝕液でエッチングを施す（図１８（ｄ））。これにより、支持層１８のうち、ダイパッド１１およびリード部１２に対応する位置に、それぞれ支持層開口部１８ａ、１８ｂが形成される。
続いて、上述した図１３（ｆ）の場合と略同様にして、支持層１８を耐腐蝕膜として絶縁層１４に腐蝕液でエッチングを施す（図１８（ｅ））。これにより、絶縁層１４のうち、支持層開口部１８ａ、１８ｂが設けられた箇所に、それぞれ絶縁層開口部１４ａ、１４ｂが形成される。
その後、エッチング用レジスト層３２、３３を剥離して除去するとともに、金属基板３１にそれぞれ電解めっき処理を施し、金属層２５を形成する（図１８（ｆ））。具体的には、金属基板３１の表面のうちダイパッド１１およびリード部１２に対応する位置と、金属基板３１の裏面のうち絶縁層開口部１４ａ、１４ｂの内側領域とを、金属層２５によって覆う。また、支持層１８の一部に電解めっき処理を施し、金属層２６を形成する。この金属層２６は、支持層１８のうち絶縁層開口部１４ａ、１４ｂ側の側面と、絶縁層開口部１４ａ、１４ｂ側の裏面の一部とに設けられる。
この場合、金属基板３１のうち金属層２５を設けない領域と、支持層１８のうち金属層２６を設けない領域とをめっき用レジスト層３４で覆っておく。金属層２５および金属層２６は、めっき用レジスト層３４で覆われていない領域に設けられる。金属層２５および金属層２６を形成した後、めっき用レジスト層３４を除去する。なお、金属層２５と金属層２６とは同時に形成しても良く、あるいは、金属層２５および金属層２６の一方を先に形成し、他方を後から形成しても良い。
次に、金属基板３１の表面側の所定箇所と、絶縁層１４および支持層１８の裏面側とをエッチング用レジスト層３６で覆い、このエッチング用レジスト層３６を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図１８（ｇ））。これにより、金属基板３１の表面側からエッチングが施され、ダイパッド１１および複数のリード部１２の外形が形成される。このエッチングは、金属基板３１の表面側からのみ施されるので、ダイパッド１１およびリード部１２の側面１１ａ、１２ａは、断面視ですり鉢状に形成される。その後、エッチング用レジスト層３６を除去する。
続いて、支持層１８のうち、ダイパッド１１とリード部１２との間に位置する部分を除去する（図１８（ｈ））。この場合、ダイパッド１１およびリード部１２の表面側と、絶縁層１４および支持層１８の裏面側の所定箇所とをエッチング用レジスト層３５によって覆い、このエッチング用レジスト層３５を耐腐蝕膜として支持層１８に腐蝕液でエッチングを施す。これにより、支持層１８のうち、ダイパッド１１とリード部１２との間に位置する領域に、空隙部１８ｃが形成される。その後、エッチング用レジスト層３５を除去する。
このようにして、図１４および図１５に示すリードフレーム基板１０Ｄが得られる。
なお、本実施の形態による半導体装置２０Ｄの製造方法は、第１の実施の形態によるリードフレーム基板１０の製造方法（図６（ａ）−（ｆ））と略同様である。
本実施の形態によれば、金属基板３１に電解めっきにより金属層２５を形成し、その後、金属基板３１をエッチングすることにより、ダイパッド１１およびリード部１２を作製する。このため、ダイパッド１１およびリード部１２がどのような形状であっても、金属基板３１を介して電解めっき用の電流を供給し、金属層２５を形成することができる。これにより、金属層２５を電解めっきで形成する際の給電方法を考慮する必要がなく、ダイパッド１１およびリード部１２の形状の自由度を高めることができる（例えば、後述する図１９参照）。このほか、第１の実施の形態および第２の実施の形態と同様の作用効果が得られる。
変形例
次に、図１９により、本実施の形態によるリードフレーム基板の変形例について説明する。図１９に示す変形例は、ダイパッド１１およびリード部１２に代えて、端子部５４を設けた点が異なるものであり、他の構成は、図１４および図１５に示す形態と略同一である。図１９において、図１４および図１５と同一部分には同一の符号を付して詳細な説明は省略する。
図１９に示すリードフレーム基板１０Ｅは、互いに離間して配置された複数の端子部５４（第１端子部、第２端子部）と、端子部５４の裏面側に設けられ、複数の端子部５４を支持する絶縁層１４と、絶縁層１４の裏面に設けられた支持層１８とを備えている。この場合、ダイパッドに代えて、内側に配置された複数の端子部５４上に半導体素子２１が搭載されるようになっている（仮想線参照）。また、半導体素子２１が搭載されない端子部５４は、半導体素子２１と実装基板（図示せず）とを互いに接続するために用いられる。
互いに隣接する一対の端子部５４の側面５４ａは、断面視ですり鉢状に形成されている。また、絶縁層１４のうち、端子部５４に対応する位置に、それぞれ平面円形状の絶縁層開口部１４ｂが形成されている。
図１９において、各端子部５４は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。また、複数の端子部５４は、単位リードフレーム領域１０ａ内でＸ方向およびＹ方向それぞれ等間隔に格子点状に配置されている。上述したように、各端子部５４に金属層２５を電解めっきで形成する際の給電方法を考慮する必要がないため、各端子部５４は、他の端子部５４から独立して配置されており、他の端子部５４とは電気的に絶縁されている。
また、図１９において、単位リードフレーム領域１０ａの周囲に外枠部は設けられていない。このため、リードフレーム基板１０Ｅを各単位リードフレーム領域１０ａ毎に分離（ダイシング）する際、ブレードが樹脂部分（絶縁層１４および封止樹脂２３）のみを切断し、金属部分（外枠部等）を切断することがない。これにより、ブレードに対する負荷を軽減するとともに、ダイシングの速度を向上させることができる。
図１９に示す変形例によれば、複数の端子部５４を格子点状に配置したので、端子部５４を高密度で配置することができる。また、半導体装置２０を小型化することができる。
１０、１０Ａ〜１０Ｅ リードフレーム基板
１０ａ 単位リードフレーム領域
１１ ダイパッド
１２、１２Ａ〜１２Ｄ リード部
１３ 外枠部
１４ 絶縁層
１４ａ、１４ｂ 絶縁層開口部
１５ 内部端子
１７ 外部端子
１８ 支持層
１８ａ、１８ｂ 支持層開口部
１８ｂ 支持層開口部
１８ｃ 空隙部
２０、２０Ｃ、２０Ｄ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部材）
２３ 封止樹脂
２５、２６ 金属層
２８ はんだ部

Claims (13)

  1. リードフレーム基板であって、
    第１端子部と、
    前記第１端子部から離間して配置された第２端子部と、
    前記第１端子部および前記第２端子部の裏面側に設けられ、前記第１端子部と前記第２端子部とを支持する絶縁層とを備え、
    前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成され、
    前記絶縁層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ絶縁層開口部が形成され、
    前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第１端子部と前記第２端子部との間の領域に、空隙部が設けられていることを特徴とするリードフレーム基板。
  2. 前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とする請求項１記載のリードフレーム基板。
  3. 前記第１端子部および前記第２端子部は、外枠部の内側に配置されており、前記第１端子部および前記第２端子部のうちの少なくとも一方は、端子本体と、前記端子本体と前記外枠部とを連結する引出線部とを有することを特徴とする請求項１又は２記載のリードフレーム基板。
  4. 前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第１端子部および前記第２端子部の前記側面は、前記金属層によって覆われていないことを特徴とする請求項１記載のリードフレーム基板。
  5. 前記第１端子部および前記第２端子部は、互いに独立して配置されるとともに、互いに電気的に絶縁されていることを特徴とする請求項４記載のリードフレーム基板。
  6. 半導体装置であって、
    第１端子部と、
    前記第１端子部から離間して配置された第２端子部と、
    前記第１端子部および前記第２端子部の裏面側に設けられ、前記第１端子部と前記第２端子部とを支持する絶縁層と、
    前記第１端子部上に搭載された半導体素子と、
    前記半導体素子と前記第２端子部とを電気的に接続する導電部材と、
    前記第１端子部と、前記第２端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
    前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成され、
    前記絶縁層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ絶縁層開口部が形成され、
    前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第１端子部と前記第２端子部との間の領域に、空隙部が設けられていることを特徴とする半導体装置。
  7. 前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とする請求項６記載の半導体装置。
  8. 前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第１端子部および前記第２端子部の前記側面は、前記金属層によって覆われていないことを特徴とする請求項６記載の半導体装置。
  9. リードフレーム基板の製造方法において、
    金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、
    前記金属基板を表面側からエッチング加工することにより、前記金属基板に第１端子部と、前記第１端子部から離間して配置された第２端子部とを形成する工程であって、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成される、工程と、
    前記支持層のうち、前記第１端子部および前記第２端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、
    前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、
    前記支持層のうち、前記第１端子部と前記第２端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法。
  10. 前記絶縁層開口部を形成した後、前記第１端子部および前記第２端子部の表面と、前記第１端子部および前記第２端子部の前記側面と、前記第１端子部および前記第２端子部の裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とする請求項９記載のリードフレーム基板の製造方法。
  11. リードフレーム基板の製造方法において、
    金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、
    前記支持層のうち、第１端子部および第２端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、
    前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、
    前記金属基板を表面側からエッチング加工することにより、前記金属基板に第１端子部と、前記第１端子部から離間して配置された第２端子部とを形成する工程であって、前記第１端子部および前記第２端子部の側面は、断面視ですり鉢状に形成される、工程と、
    前記支持層のうち、前記第１端子部と前記第２端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法。
  12. 前記絶縁層開口部を形成した後、前記金属基板の表面のうち前記第１端子部および前記第２端子部に対応する位置と、前記金属基板の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とする請求項１１記載のリードフレーム基板の製造方法。
  13. 半導体装置の製造方法において、
    請求項１乃至５のいずれか一項記載のリードフレーム基板を準備する工程と、
    前記リードフレーム基板の前記第１端子部上に半導体素子を搭載する工程と、
    前記半導体素子と前記第２端子部とを導電部材により電気的に接続する工程と、
    前記第１端子部と、前記第２端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2015034221A 2015-02-24 2015-02-24 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 Active JP6459618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015034221A JP6459618B2 (ja) 2015-02-24 2015-02-24 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015034221A JP6459618B2 (ja) 2015-02-24 2015-02-24 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016157800A JP2016157800A (ja) 2016-09-01
JP6459618B2 true JP6459618B2 (ja) 2019-01-30

Family

ID=56826376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015034221A Active JP6459618B2 (ja) 2015-02-24 2015-02-24 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6459618B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6907572B2 (ja) * 2017-02-07 2021-07-21 大日本印刷株式会社 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法
JP7326115B2 (ja) 2019-09-26 2023-08-15 ローム株式会社 端子、半導体装置、およびこれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0324285A (ja) * 1989-06-19 1991-02-01 Hitachi Cable Ltd 金属のエッチング方法
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2004218033A (ja) * 2003-01-17 2004-08-05 Toppan Printing Co Ltd エッチング製品及びエッチング方法
TWI419290B (zh) * 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造

Also Published As

Publication number Publication date
JP2016157800A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5573176B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
CN108109927B (zh) 半导体器件及其制造方法
WO2017006633A1 (ja) 半導体装置および半導体装置の製造方法
JP2009038139A (ja) 半導体装置およびその製造方法
JP5812845B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP5904001B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6414669B2 (ja) リードフレーム及びその製造方法
JP2008053290A (ja) 光半導体装置およびその製造方法
JP6459618B2 (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2018022772A (ja) リードフレーム
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6019988B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6071034B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2018113312A (ja) リードフレーム基板、単位リードフレームおよび半導体装置
JP5939474B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018117043A (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP6115058B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2013084858A (ja) リードフレームおよびその製造方法
JP6155584B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP5888098B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018129375A (ja) リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法
JP2018107335A (ja) リードフレーム基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150