JP2018129375A - リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 - Google Patents

リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018129375A
JP2018129375A JP2017020640A JP2017020640A JP2018129375A JP 2018129375 A JP2018129375 A JP 2018129375A JP 2017020640 A JP2017020640 A JP 2017020640A JP 2017020640 A JP2017020640 A JP 2017020640A JP 2018129375 A JP2018129375 A JP 2018129375A
Authority
JP
Japan
Prior art keywords
insulating layer
terminal portion
lead frame
die pad
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017020640A
Other languages
English (en)
Other versions
JP6907572B2 (ja
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
藤 謙 二 後
Kenji Goto
藤 謙 二 後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017020640A priority Critical patent/JP6907572B2/ja
Publication of JP2018129375A publication Critical patent/JP2018129375A/ja
Application granted granted Critical
Publication of JP6907572B2 publication Critical patent/JP6907572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】第1端子部および第2端子部と絶縁層との密着性や、絶縁層と封止樹脂との密着性を高めることが可能な、リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法を提供する。
【解決手段】リードフレーム基板10は、第1端子部11と、第1端子部11から離間して配置された第2端子部12と、第1端子部11および第2端子部12の裏面11c、12c側に設けられ、第1端子部11と第2端子部12とを支持する絶縁層14とを備えている。絶縁層14の表面14cが粗化されている。
【選択図】図3

Description

本発明は、リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法に関する。
従来、薄型の半導体を作製するための各種の方法が知られている。例えば、特許文献1には、電解銅箔の表面に配線を形成し、銅箔の配線面にポリイミドフィルムを接着した後、レーザを用いて配線の接続用端子部を露出させ、その後銅箔をエッチングによって除去する技術が開示されている。
特開2002−110858号公報
しかしながら、一般に、ポリイミドフィルム付き半導体パッケージにおいては、その主な構成要素である銅又は銅合金、ポリイミドフィルム、封止樹脂用樹脂等は互いに異なる材料からなるため、熱膨張係数も互いに異なっている。このため、従来の半導体パッケージが高温に曝された場合、各構成材料の熱膨張係数の差に起因して熱応力が発生し、この熱応力の影響により各構成材料間にデラミネーションが発生するという問題がある。このため、電解銅箔とポリイミドフィルムとの密着性や、ポリイミドフィルムと封止樹脂用樹脂との密着性を高めることが求められている。
本発明はこのような点を考慮してなされたものであり、第1端子部および第2端子部と絶縁層との密着性や、絶縁層と封止樹脂との密着性を高めることが可能な、リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、リードフレーム基板であって、第1端子部と、前記第1端子部から離間して配置された第2端子部と、前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層とを備え、前記絶縁層の表面が粗化されていることを特徴とするリードフレーム基板である。
本発明は、前記第1端子部と前記第2端子部との間において、前記絶縁層の前記粗化された表面が露出していることを特徴とするリードフレーム基板である。
本発明は、前記絶縁層の表面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とするリードフレーム基板である。
本発明は、前記第1端子部または前記第2端子部と、前記絶縁層との接着強度が0.8kN/m以上であることを特徴とするリードフレーム基板である。
本発明は、リードフレーム用積層体であって、金属基板と、前記金属基板上に積層された絶縁層とを備え、前記絶縁層のうち前記金属基板側の面が粗化されていることを特徴とするリードフレーム用積層体である。
本発明は、前記絶縁層のうち前記金属基板側の面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とするリードフレーム用積層体である。
本発明は、前記金属基板と前記絶縁層との接着強度が0.8kN/m以上であることを特徴とするリードフレーム用積層体である。
本発明は、半導体装置であって、第1端子部と、前記第1端子部から離間して配置された第2端子部と、前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層と、前記第1端子部上に搭載された半導体素子と、前記半導体素子と前記第2端子部とを電気的に接続する導電部材と、前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、前記絶縁層の表面が粗化されていることを特徴とする半導体装置である。
本発明は、リードフレーム基板の製造方法において、金属基板を準備する工程と、前記金属基板の裏面を粗化する工程と、前記金属基板の前記粗化された裏面に絶縁層を設け、前記絶縁層の表面側に前記金属基板の前記粗化された裏面の形状を転写することにより、前記絶縁層の表面側を粗化する工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。
本発明は、半導体装置の製造方法において、前記リードフレーム基板を準備する工程と、前記リードフレーム基板の前記第1端子部上に半導体素子を搭載する工程と、前記半導体素子と前記第2端子部とを導電部材により電気的に接続する工程と、前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、第1端子部および第2端子部と絶縁層との密着性や、絶縁層と封止樹脂との密着性を高めることができる。
図1は、本発明の一実施の形態によるリードフレーム基板を示す平面図。 図2は、本発明の一実施の形態によるリードフレーム基板を示す底面図。 図3は、本発明の一実施の形態によるリードフレーム基板を示す断面図(図1のIII−III線断面図)。 図4(a)は、絶縁層の表面を拡大して示す写真であり、図4(b)は、ダイパッドおよびリード部の裏面を拡大して示す写真。 図5は、本発明の一実施の形態による半導体装置を示す平面図。 図6は、本発明の一実施の形態による半導体装置を示す断面図(図5のVI−VI線断面図)。 図7(a)−(f)は、本発明の一実施の形態によるリードフレーム基板の製造方法を示す断面図。 図8(a)−(h)は、本発明の一実施の形態によるリードフレーム基板の製造方法を示す断面図。 図9(a)−(e)は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。
以下、本発明の一実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。なお、本明細書中、「表面」とは半導体素子21が搭載される側の面(すなわち図3の上方を向く面、Z方向プラス側の面)のことをいい、「裏面」とは、図示しない実装基板に接続される側の面(すなわち図3の下方を向く面、Z方向マイナス側の面)のことをいう。
リードフレーム基板の構成
まず、図1乃至図3により、本実施の形態によるリードフレーム基板の概略について説明する。図1は、本実施の形態によるリードフレーム基板を示す平面図であり、図2は、本実施の形態によるリードフレーム基板を示す底面図であり、図3は、本実施の形態によるリードフレーム基板を示す断面図である。
図1乃至図3に示すように、リードフレーム基板10は、半導体素子21(後述)を搭載するダイパッド(第1端子部)11と、ダイパッド11周囲に設けられ、半導体素子21と実装基板(図示せず)とを接続する複数のリード部(第2端子部)12と、ダイパッド11およびリード部12の裏面側に設けられ、ダイパッド11とリード部12とを支持する絶縁層14とを備えている。
このリードフレーム基板10は、それぞれ半導体装置20(後述)に対応する領域である、複数の単位リードフレーム領域10aを含んでいる。単位リードフレーム領域10aは、図1において仮想線の内側に位置する領域である。これら単位リードフレーム領域10aは、外枠部(支持部材)13を介して互いに連結されている。この外枠部13は、X方向、およびX方向に垂直なY方向に沿ってそれぞれ延びており、ダイパッド11およびリード部12は、この外枠部13の内側に配置されている。
ダイパッド11は、平面略矩形状であり、その4辺はX方向又はY方向のいずれかに沿って延びている。ダイパッド11の平面形状は、略矩形状に限らず、例えば円形状、楕円形状、多角形状、L字形状等としても良い。ダイパッド11は、連結部16を介して外枠部13に連結されている。この連結部16は、後述するように、ダイパッド11に電解めっきにより金属層25およびはんだ部28を形成する際の給電部として用いられても良い。
また、複数のリード部12は、ダイパッド11から水平方向に離間して配置され、それぞれ外枠部13に連結されている。各リード部12は、半円と長方形とを合わせた平面形状を有しており(図1及び図2参照)、かつダイパッド11および外枠部13と同一の厚みを有している(図3参照)。
リード部12は、その表面に内部端子15を有している。この内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。またリード部12の裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17が形成されている。
図3に示すように、ダイパッド11およびリード部12は、それぞれ側面11a、12aを有している。この側面11a、12aは、平面視でダイパッド11およびリード部12の外周全体に亘って形成されている。このダイパッド11の側面11aおよびリード部12の側面12aは、断面視ですり鉢状に形成されている。すなわち、ダイパッド11の側面11aの断面形状は、表面側から裏面側に向かうにつれてダイパッド11の水平断面が大きくなるように形成されている。また、リード部12の側面12aの断面形状は、表面側から裏面側に向かうにつれてリード部12の水平断面が大きくなるように形成されている。この場合、ダイパッド11およびリード部12は、それぞれその側面11a、12aの全体にわたってすり鉢状(表面側から裏面側に向かうにつれて広がる形状)となっている。したがって、ダイパッド11およびリード部12は、それぞれ表面11b、12b側より裏面11c、12c側の方が面積が広くなっている。なお、ダイパッド11の側面11aおよびリード部12の側面12aは、それぞれ断面視で湾曲していても良く、又は断面視で略直線状に形成されていても良い。
以上説明したダイパッド11、リード部12および外枠部13は、後述するように1枚の金属基板31から1回のエッチング工程により作製される(図8(e)参照)。ダイパッド11、リード部12および外枠部13は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、ダイパッド11、リード部12および外枠部13の厚みは、製造する半導体装置20の構成にもよるが、例えば80μm以上250μm以下とすることができる。
絶縁層14は、ダイパッド11およびリード部12の裏面11c、12c側において、ダイパッド11とリード部12とを互いに連結している。このように、ダイパッド11およびリード部12の裏面11c、12cに絶縁層14を設けたことにより、絶縁層14によってダイパッド11およびリード部12を保持することができ、リードフレーム基板10全体の強度を高めることができる。これにより、ダイパッド11およびリード部12を薄くすることができ、この結果、半導体装置20全体の厚みを薄くすることができる。
また、絶縁層14のうち、ダイパッド11およびリード部12に対応する位置には、それぞれ絶縁層開口部14a、14bが形成されている。このうちダイパッド11の裏面11cに形成された絶縁層開口部14aは、平面略矩形形状であり、ダイパッド11よりも小さい形状を有している。また各リード部12の裏面12cに形成された絶縁層開口部14bは、平面視で半円と長方形とを合わせた形状を有しており、各リード部12よりも小さい形状を有している。絶縁層14は、ダイパッド11およびリード部12の裏面11c、12cであって、絶縁層開口部14a、14bの周縁領域に接着されている。
絶縁層14は、絶縁層開口部14a、14bを除く、外枠部13の内側領域の全域を覆っている。これにより、後述するように、封止樹脂23によりダイパッド11およびリード部12を封止する際(図9(d)参照)、ダイパッド11およびリード部12の裏面11c、12c側に別途樹脂封止用のテープを設ける必要が生じない。
図3において、絶縁層14とダイパッド11又はリード部12との重なり幅(接着領域の幅)wは、例えば5μm以上40μm以下とすることが好ましい。重なり幅wを5μm以上、好ましくは20μm以上とすることにより、絶縁層14とダイパッド11又はリード部12とを確実に接着させ、樹脂封止工程(図9(d)参照)において封止樹脂23が裏面側に漏れる不具合を確実に防止することができる。また、重なり幅wを40μm以下とすることにより、ダイパッド11およびリード部12の裏面11c、12cの面積を一定以上確保することができる。
絶縁層14は、例えばポリイミド等のウエットエッチング可能な樹脂からなることが好ましい。また、絶縁層14の厚みは、5μm以上40μm以下とすることが好ましい。絶縁層14の厚みを5μm以上とすることにより、ダイパッド11およびリード部12を確実に支持することができる。また、絶縁層14の厚みを40μm以下とすることにより、リードフレーム基板10を薄肉に構成することができる。
本実施の形態において、図3に示すように、絶縁層14は、表面側(Z方向プラス側)の第1絶縁層14pと、裏面側(Z方向マイナス側)の第2絶縁層14qとを貼り合わせて積層した構造からなっている。このうち第1絶縁層14pは、ダイパッド11およびリード部12に接着され、第2絶縁層14qは、裏面側に露出している。なお、第1絶縁層14pおよび第2絶縁層14qの材料は互いに同一であり、例えば上述したようにポリイミド等の樹脂からなっている。また、第1絶縁層14pの厚みは、例えば0.2μm以上3μm以下とし、第2絶縁層14qの厚みは、例えば2μm以上25μm以下としても良い。
また、ダイパッド11およびリード部12を覆うように金属層(めっき層)25が形成されている。具体的には、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の側面11a、12aと、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とが、それぞれ金属層25によって覆われている。
このうちダイパッド11およびリード部12の表面11b、12bに形成される金属層25は、それぞれダイパッド11およびリード部12と半導体素子21およびボンディングワイヤ22(後述)との密着性を向上させる役割を果たす。また、ダイパッド11およびリード部12の側面11a、12aに形成される金属層25は、それぞれダイパッド11およびリード部12と封止樹脂23との密着性を向上させる役割を果たす。さらに、ダイパッド11およびリード部12の裏面11c、12cに形成される金属層25は、それぞれダイパッド11およびリード部12とはんだ部28(後述)との接着性を向上させる役割を果たす。このダイパッド11およびリード部12の裏面11c、12cに形成された金属層25は、絶縁層開口部14a、14bから裏面側に露出している。なお、半導体素子21が発光素子(LED素子)からなる場合、金属層25は、半導体素子21からの光を反射させる役割を果たしても良い。
金属層25は、例えばPd、Ag、Au、Ni等の金属の単一層でも良く、あるいは、これらのうち複数種類の金属を積層した層からなっていても良い。金属層25を形成する方法としては、めっき又はスパッタリング等の手法を用いても良い。また、金属層25の厚み(最大厚み)は、絶縁層14の厚みよりも薄くすることが好ましく、具体的には0.3μm以上7μm以下とすることが好ましい。
ところで、本実施の形態において、絶縁層14は、その表面14cが粗化されており、粗面14rを構成している。なお、図示例では、粗面14rを太線で示している。具体的には、粗面14rは、絶縁層14のうち第1絶縁層14pの表面14cの全体にわたって形成されている。このように、絶縁層14の表面14cのうち、ダイパッド11およびリード部12と密着している領域(図3の符号R参照)が粗化されていることにより、絶縁層14とダイパッド11およびリード部12とを強固に密着させることができる。これにより、絶縁層14が、ダイパッド11およびリード部12から剥離する不具合を防止することができる。
また、絶縁層14の表面14cのうち、ダイパッド11とリード部12との間に位置する領域において、絶縁層14の粗化された表面14c(粗面14r)が露出している(図3の符号R参照)。このように、絶縁層14の粗面14rがダイパッド11とリード部12との間で表面側に露出することにより、絶縁層14と封止樹脂23(後述)とを強固に密着させることができ、絶縁層14と封止樹脂23とが剥離する不具合を防止することができる。
絶縁層14の表面14cの粗さは、粗化されていない絶縁層14の裏面14dよりも粗い。具体的には、絶縁層14の表面14cの十点平均粗さRzJISは、例えば0.5μm以上3.0μm以下となっている。なお、十点平均粗さRzJISは、JIS B0601−2001の規定に準拠している。すなわち、十点平均粗さRzJISは、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜き取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から5番めまでの山頂の標高の絶対値の平均値と、最も低い谷底から5番めまでの谷底の標高の絶対値の平均値との和を求めこの値をマイクロメータ(μm)で表したものをいう。このような十点平均粗さRzJISは、例えば表面粗さ測定機(東京精密株式会社製、商品名:Surfcom130A)により測定することができる。
さらに、ダイパッド11およびリード部12の裏面11c、12cも全体にわたって粗化されている。後述するように、絶縁層14の表面14c側の粗面14rは、このダイパッド11およびリード部12の裏面11c、12cの粗化形状が転写されることにより形成されたものであり、ダイパッド11およびリード部12の裏面11c、12cの粗化形状と、絶縁層14の表面14cの粗化形状とは、互いに相補的となっている。これにより、絶縁層14の表面14c(粗面14r)とダイパッド11およびリード部12の裏面11c、12cとが物理的に強固に係合し、絶縁層14とダイパッド11およびリード部12との密着性を高めることができる。
なお、ダイパッド11およびリード部12の裏面11c、12cの粗さは、粗化されていないダイパッド11およびリード部12の表面11b、12bよりも粗くなっている。具体的には、ダイパッド11およびリード部12の裏面11c、12cの十点平均粗さRzJISは、絶縁層14の表面14cと同様、例えば0.5μm以上3.0μm以下となっている。ダイパッド11およびリード部12の裏面11c、12cの十点平均粗さRzJISの測定は、絶縁層14の表面14cの場合と同様にして行うことができる。
ダイパッド11またはリード部12と、絶縁層14との密着性は、これらの接着強度によって評価することができる。とりわけダイパッド11またはリード部12と、絶縁層14との剥離を確実に防止するために、これらの接着強度が0.8kN/m以上であることが好ましい。ダイパッド11またはリード部12と、絶縁層14との接着強度を測定する場合、まず絶縁層14上にダイパッド11およびリード部12を構成する銅からなる測定用の銅パターン(幅1mm、長さ80mm)をエッチングにより作製する。続いて、引っ張り試験機を用いて、引張角度90度、引張速度50mm/分にて当該銅パターンを引っ張る手法で測定を実施することにより、上記接着強度を求めることができる。
図4(a)は、本実施の形態において、絶縁層14の表面14cを拡大して示す写真であり、図4(b)は、ダイパッド11およびリード部12の裏面11c、12cを拡大して示す写真である。
図4(a)に示すように、絶縁層14の粗化された表面14cには、多数の凹部Dが不規則に形成されている。この凹部Dの幅(径)は、例えば50μm以上5000μm以下である。
また図4(b)に示すように、ダイパッド11およびリード部12の粗化された裏面11c、12cには、多数の凸部Cが不規則に形成されている。この凸部Cの幅(径)は、例えば0.5μm以上3μm以下である。この裏面11c、12cの多数の凸部Cを転写することにより、上述した表面14cの多数の凹部Dが形成される。また、裏面11c、12cの各凸部Cが表面14cの各凹部Dにそれぞれ係合することにより、絶縁層14とダイパッド11およびリード部12とを互いに強固に密着させることができる。
半導体装置の構成
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置を示す図である。
図5および図6に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11から離間して配置された複数のリード部12と、ダイパッド11およびリード部12の裏面側に設けられ、ダイパッド11とリード部12とを支持する絶縁層14とを備えている。
このうちダイパッド11上に半導体素子21が搭載され、半導体素子21と各リード部12とは、それぞれボンディングワイヤ(導電部材)22によって電気的に接続されている。また、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
ダイパッド11、リード部12および絶縁層14は、上述したリードフレーム基板10から作製されたものである。このダイパッド11、リード部12および絶縁層14の構成は、単位リードフレーム領域10aに含まれない領域を除き、上述した図1乃至図3に示すものと略同様であり、ここでは詳細な説明を省略する。
半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。半導体素子21としては、発光素子(LED素子)を用いても良い。この場合、半導体素子21の発光層としては、例えばGaP、GaAs、GaAlAs、GaAsP、AlInGaP、またはInGaN等の化合物半導体単結晶からなる材料が挙げられ、これら材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、各リード部12の表面12bには、ボンディングワイヤ22との密着性を向上させる金属層25がそれぞれ設けられている。
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、100μm以上1000μm以下程度とすることができる。なお、図5において、ダイパッド11およびリード部12よりも表面側に位置する封止樹脂23の表示を省略している。
さらに、ダイパッド11およびリード部12の裏面11c、12cのうち、絶縁層開口部14a、14bの内側領域には、それぞれはんだ部28が設けられている。このはんだ部28は、半導体装置20と図示しない実装基板とを連結するために用いられるものである。各はんだ部28は、例えば断面略半円形状、略半楕円形状、又は略かまぼこ形状を有しており、絶縁層14よりも裏面側に突出している。
本実施の形態において、絶縁層14は、その表面14cが粗化されており、粗面14rを構成している。またダイパッド11およびリード部12の裏面11c、12cが粗化されている。これにより、絶縁層14とダイパッド11およびリード部12とを強固に密着させることができる。さらに、絶縁層14の表面14cのうち、ダイパッド11とリード部12との間に位置する領域が粗化されていることにより、絶縁層14と封止樹脂23とを強固に密着させることができる。
なお、半導体装置20の一辺は、例えば8mm以上16mm以下としても良い。また半導体装置20の厚みは、例えば150μm以上500μm以下とすることができる。
リードフレーム基板の製造方法
次に、図1乃至図3に示すリードフレーム基板10の製造方法について、図7(a)−(f)及び図8(a)−(h)を用いて説明する。なお、図7(a)−(f)及び図8(a)−(h)は、リードフレーム基板10の製造方法を示す断面図である。
まず図7(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。金属基板31の厚みは、例えば80μm以上250μm以下とすることができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板31の裏面(絶縁層14に接合される側の面)を粗化処理する(図7(b))。これにより金属基板31の裏面が粗化され、その十点平均粗さRzJISが、例えば0.5μm以上3.0μm以下となる。
金属基板31を粗化処理する方法としては、例えば粗化めっき処理または粗化エッチング処理を挙げることができる。粗化めっき処理とは、金属基板31の裏面上に粗化めっき層を形成することによって行う処理である。この粗化めっき層は、例えば、表面に微細な凹凸が形成されるように、金属基板31上に多数の例えば小球状や樹脂状の金属(金属粒)を電着させることにより形成されてもよい。このような粗化めっき層の厚さは、例えば0.2μm以上1.0μm以下としても良い。また、粗化エッチング処理とは、所定の粗化エッチング液(金属基板31が銅である場合、例えばメック株式会社製CZ-8100)を用いて、金属基板31の裏面を処理することにより、金属基板31に凹凸を付与し、粗面を形成する処理である。
次に、金属基板31の粗化された裏面に、絶縁層14の第1絶縁層14pを形成する(図7(c))。この場合、金属基板31上に第1絶縁層14pを貼着することによって形成しても良い。あるいは、金属基板31にポリイミドワニス等の樹脂を塗布し、これを熱処理することにより第1絶縁層14pを形成しても良い。このとき、第1絶縁層14pの表面14c側に金属基板31の粗化された裏面の形状が転写されるので、第1絶縁層14pの表面14c側が金属基板31の裏面の形状に対応して粗化され、粗面14rが形成される。この絶縁層14の粗面14rは、その十点平均粗さRzJISが、例えば0.5μm以上3.0μm以下となる。
一方、上記図7(a)−(c)の工程と並行して、平板状の支持基材18を準備する(図7(d))。この支持基材18は、例えば銅、銅合金、42合金(Ni42%のFe合金)、ステンレス等の金属からなっている。支持基材18は、金属基板31及び絶縁層14を裏面側から支持するとともに、金属基板31及び絶縁層14のハンドリング性を高める役割を果たす。支持基材18の厚みは、ハンドリング性を考慮した場合、例えば15μm以上50μm以下とすることが好ましい。
続いて、支持基材18に絶縁層14の第2絶縁層14qを形成する(図7(e))。この場合、支持基材18上に第2絶縁層14qを貼着することによって形成しても良い。あるいは、支持基材18にポリイミドワニス等の樹脂を塗布し、これを熱処理することにより第2絶縁層14qを形成しても良い。
次に、上述した金属基板31と第1絶縁層14pとの積層体(図7(c))と、支持基材18と第2絶縁層14qとの積層体(図7(e))とを互いに貼着する(図7(f))。このとき、第1絶縁層14pと第2絶縁層14qとが互いに貼着されることにより、第1絶縁層14pと第2絶縁層14qとからなる絶縁層14が形成される。これにより、金属基板31と、絶縁層14と、支持基材18とを有するリードフレーム用積層体30が得られる。このリードフレーム用積層体30において、金属基板31の絶縁層14側の面と、絶縁層14の金属基板31側の面とがともに粗化されている。本実施の形態において、このようなリードフレーム用積層体30も提供する。
次に、リードフレーム用積層体30の金属基板31の表面に感光性レジスト32aを塗布し、これを乾燥する(図8(a))。なお感光性レジスト32aとしては、従来公知のものを使用することができる。
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32bを有するエッチング用レジスト層32を形成する(図8(b))。
次に、表面側のエッチング用レジスト層32を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図8(c))。これにより、金属基板31の表面側からエッチングが施され、ダイパッド11および複数のリード部12の外形が形成される。このエッチングは、ダイパッド11およびリード部12の表面11b、12b側からのみ施されるので、腐蝕液は裏面側から回り込まない。このため、ダイパッド11およびリード部12の側面11a、12aは、断面視ですり鉢状に形成される。腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングにて行うことができる。その後、エッチング用レジスト層32を剥離して除去する。
このように、金属基板31の一部領域(例えばダイパッド11とリード部12との間の領域)が除去されることにより、当該領域から、予め粗化された絶縁層14の表面14c(粗面14r)が露出する。
次に、リードフレーム用積層体30の支持基材18を除去する。具体的には、支持基材18を裏面側からエッチングすることにより、支持基材18を厚み方向全体にわたって除去する(図8(d))。なお、リードフレーム基板10の周縁領域等、支持基材18の一部を絶縁層14の裏面に残しても良い。支持基材18の材料としてステンレスを用いる場合、腐蝕液としては、例えば塩化第二鉄を主成分とする塩酸との混合液、または更に硝酸を加えた混合液を使用することができる。なお、支持基材18は、金属基板31と第1絶縁層14pとの積層体と、支持基材18と第2絶縁層14qとの積層体とを互いに貼着する工程(図7(f))の後、金属基板31をエッチングする工程(図8(a)−(c))の前に除去しても良い。
続いて、絶縁層14の裏面14dに感光性レジストを塗布し、乾燥する。その後、絶縁層14に対してフォトマスクを介して露光し、現像することにより、所望の開口部33bを有するエッチング用レジスト層33を形成する(図8(e))。
次いで、裏面側のエッチング用レジスト層33を耐腐蝕膜として絶縁層14に腐蝕液でエッチングを施す(図8(f))。これにより、絶縁層14のうち、ダイパッド11およびリード部12に対応する位置に、それぞれ絶縁層開口部14a、14bが形成される。このように、絶縁層14のうち所定の領域(絶縁層開口部14a、14b)が除去されることにより、当該領域から、予め粗化されたダイパッド11およびリード部12の裏面11c、12cが露出する。
その後、エッチング用レジスト層33を剥離して除去する(図8(g))。
次に、ダイパッド11およびリード部12にそれぞれ電解めっき処理を施し、金属層25を形成する(図8(h))。具体的には、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の側面11a、12aと、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とに、めっきにより金属層25を形成する。この場合、絶縁層開口部14a、14b内において、ダイパッド11およびリード部12の裏面11c、12cが粗化されているので、金属層25をダイパッド11およびリード部12に対して強固に密着させることができる。金属層25を形成するめっき種の種類は問わないが、例えばPd、Ag、Au、Niなどの単層めっきでもよいし、これらを積層した複層めっきでもよい。
このようにして、図1乃至図3に示すリードフレーム基板10が得られる。
半導体装置の製造方法
次に、図5および図6に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。図9(a)−(e)は、半導体装置20の製造方法を示す断面図(図6に対応する図)である。
まず、例えば図8(a)−(h)に示す方法(上述)により、リードフレーム基板10を作製する(図9(a))。
次に、リードフレーム基板10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図9(b))。
次に、半導体素子21の各電極21aと、各リード部12の表面12bに形成された金属層25(内部端子15)とを、それぞれボンディングワイヤ(導電部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図9(c))。
次に、リードフレーム基板10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(図9(d))。これにより、ダイパッド11、複数のリード部12、半導体素子21、およびボンディングワイヤ22を樹脂封止する。この際、ダイパッド11とリード部12との間の領域が予め絶縁層14によって覆われているので、ダイパッド11およびリード部12の裏面11c、12c側に樹脂封止用のテープを別途設ける必要が生じない。また、ダイパッド11とリード部12との間において、粗化された絶縁層14の表面14c(粗面14r)が露出しているので、封止樹脂23が絶縁層14に強固に密着する。
その後、ダイパッド11およびリード部12の裏面11c、12cのうち、絶縁層開口部14a、14bの内側領域に、それぞれはんだ部28を設ける。はんだ部28は、はんだめっき(電解めっき)により形成されても良い。この場合、ダイパッド11およびリード部12がそれぞれ外枠部13に連結されているので、はんだめっき用の電流を外枠部13を介してダイパッド11およびリード部12に対して供給することができる。
続いて、各半導体素子21間の外枠部13、絶縁層14および封止樹脂23をダイシングすることにより、リードフレーム基板10を各単位リードフレーム領域10a(図1参照)毎に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各単位リードフレーム領域10a間の外枠部13、絶縁層14および封止樹脂23を切断しても良い。
このようにして、図5および図6に示す半導体装置20が得られる(図9(e))。
このように本実施の形態によれば、絶縁層14の表面14c(粗面14r)が粗化されているので、絶縁層14と、ダイパッド11およびリード部12とを強固に密着させることができる。具体的には、ダイパッド11またはリード部12と、絶縁層14との接着強度を0.8kN/m以上とすることができる。これにより、例えば半導体装置20が高温に曝され、半導体装置20の各構成材料の熱膨張係数の差に起因して熱応力が発生した場合であっても、絶縁層14とダイパッド11およびリード部12とが互いに剥離する不具合を防止することができる。
また、本実施の形態によれば、ダイパッド11とリード部12との間において、絶縁層14の粗化された表面14c(粗面14r)が露出しているので、絶縁層14と封止樹脂23との密着性を高めることができる。これにより、絶縁層14と封止樹脂23とが互いに剥離する不具合を防止することができる。
さらに、本実施の形態によれば、絶縁層14の表面14c(粗面14r)の十点平均粗さRzJISが、0.5μm以上3.0μm以下であるので、絶縁層14とダイパッド11およびリード部12との密着性、あるいは絶縁層14と封止樹脂23との密着性を高めることができる。
10 リードフレーム基板
10a 単位リードフレーム領域
11 ダイパッド
12 リード部
14 絶縁層
14p 第1絶縁層
14q 第2絶縁層
14r 粗面
15 内部端子
17 外部端子
18 支持基材
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部材)
23 封止樹脂
24 接着剤
25 金属層
30 リードフレーム用積層体

Claims (10)

  1. リードフレーム基板であって、
    第1端子部と、
    前記第1端子部から離間して配置された第2端子部と、
    前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層とを備え、
    前記絶縁層の表面が粗化されていることを特徴とするリードフレーム基板。
  2. 前記第1端子部と前記第2端子部との間において、前記絶縁層の前記粗化された表面が露出していることを特徴とする請求項1記載のリードフレーム基板。
  3. 前記絶縁層の表面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とする請求項1または2記載のリードフレーム基板。
  4. 前記第1端子部または前記第2端子部と、前記絶縁層との接着強度が0.8kN/m以上であることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム基板。
  5. リードフレーム用積層体であって、
    金属基板と、
    前記金属基板上に積層された絶縁層とを備え、
    前記絶縁層のうち前記金属基板側の面が粗化されていることを特徴とするリードフレーム用積層体。
  6. 前記絶縁層のうち前記金属基板側の面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とする請求項5記載のリードフレーム用積層体。
  7. 前記金属基板と前記絶縁層との接着強度が0.8kN/m以上であることを特徴とする請求項5または6記載のリードフレーム用積層体。
  8. 半導体装置であって、
    第1端子部と、
    前記第1端子部から離間して配置された第2端子部と、
    前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層と、
    前記第1端子部上に搭載された半導体素子と、
    前記半導体素子と前記第2端子部とを電気的に接続する導電部材と、
    前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
    前記絶縁層の表面が粗化されていることを特徴とする半導体装置。
  9. リードフレーム基板の製造方法において、
    金属基板を準備する工程と、
    前記金属基板の裏面を粗化する工程と、
    前記金属基板の前記粗化された裏面に絶縁層を設け、前記絶縁層の表面側に前記金属基板の前記粗化された裏面の形状を転写することにより、前記絶縁層の表面側を粗化する工程と、
    前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法。
  10. 半導体装置の製造方法において、
    請求項1乃至4のいずれか一項記載のリードフレーム基板を準備する工程と、
    前記リードフレーム基板の前記第1端子部上に半導体素子を搭載する工程と、
    前記半導体素子と前記第2端子部とを導電部材により電気的に接続する工程と、
    前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2017020640A 2017-02-07 2017-02-07 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 Active JP6907572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017020640A JP6907572B2 (ja) 2017-02-07 2017-02-07 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017020640A JP6907572B2 (ja) 2017-02-07 2017-02-07 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018129375A true JP2018129375A (ja) 2018-08-16
JP6907572B2 JP6907572B2 (ja) 2021-07-21

Family

ID=63174429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017020640A Active JP6907572B2 (ja) 2017-02-07 2017-02-07 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6907572B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745185A (zh) * 2020-05-28 2021-12-03 三菱电机株式会社 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2016157800A (ja) * 2015-02-24 2016-09-01 大日本印刷株式会社 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2016157800A (ja) * 2015-02-24 2016-09-01 大日本印刷株式会社 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745185A (zh) * 2020-05-28 2021-12-03 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6907572B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP5985846B2 (ja) 発光素子搭載用基板及びledパッケージ
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
JP5485110B2 (ja) 配線基板及びその製造方法、電子装置
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US9373762B2 (en) Electronic part package
JP2012033855A (ja) Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法
JP2011077519A (ja) リードフレーム及びその製造方法
JP4329678B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP2013149947A (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP5812845B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP2008047834A (ja) 半導体装置および半導体装置製造方法
JP2022120854A (ja) 半導体装置用基板および半導体装置
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP3869849B2 (ja) 半導体装置の製造方法
JPH09129811A (ja) 樹脂封止型半導体装置
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2018022772A (ja) リードフレーム
JP2018129375A (ja) リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法
JP6459618B2 (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2012104542A (ja) Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法
JP2006147918A (ja) 半導体装置
JP2018113312A (ja) リードフレーム基板、単位リードフレームおよび半導体装置
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP2018117043A (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2013084858A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6907572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150