JP2018129375A - リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 - Google Patents
リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018129375A JP2018129375A JP2017020640A JP2017020640A JP2018129375A JP 2018129375 A JP2018129375 A JP 2018129375A JP 2017020640 A JP2017020640 A JP 2017020640A JP 2017020640 A JP2017020640 A JP 2017020640A JP 2018129375 A JP2018129375 A JP 2018129375A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- terminal portion
- lead frame
- die pad
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】リードフレーム基板10は、第1端子部11と、第1端子部11から離間して配置された第2端子部12と、第1端子部11および第2端子部12の裏面11c、12c側に設けられ、第1端子部11と第2端子部12とを支持する絶縁層14とを備えている。絶縁層14の表面14cが粗化されている。
【選択図】図3
Description
まず、図1乃至図3により、本実施の形態によるリードフレーム基板の概略について説明する。図1は、本実施の形態によるリードフレーム基板を示す平面図であり、図2は、本実施の形態によるリードフレーム基板を示す底面図であり、図3は、本実施の形態によるリードフレーム基板を示す断面図である。
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置を示す図である。
次に、図1乃至図3に示すリードフレーム基板10の製造方法について、図7(a)−(f)及び図8(a)−(h)を用いて説明する。なお、図7(a)−(f)及び図8(a)−(h)は、リードフレーム基板10の製造方法を示す断面図である。
次に、図5および図6に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。図9(a)−(e)は、半導体装置20の製造方法を示す断面図(図6に対応する図)である。
10a 単位リードフレーム領域
11 ダイパッド
12 リード部
14 絶縁層
14p 第1絶縁層
14q 第2絶縁層
14r 粗面
15 内部端子
17 外部端子
18 支持基材
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部材)
23 封止樹脂
24 接着剤
25 金属層
30 リードフレーム用積層体
Claims (10)
- リードフレーム基板であって、
第1端子部と、
前記第1端子部から離間して配置された第2端子部と、
前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層とを備え、
前記絶縁層の表面が粗化されていることを特徴とするリードフレーム基板。 - 前記第1端子部と前記第2端子部との間において、前記絶縁層の前記粗化された表面が露出していることを特徴とする請求項1記載のリードフレーム基板。
- 前記絶縁層の表面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とする請求項1または2記載のリードフレーム基板。
- 前記第1端子部または前記第2端子部と、前記絶縁層との接着強度が0.8kN/m以上であることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム基板。
- リードフレーム用積層体であって、
金属基板と、
前記金属基板上に積層された絶縁層とを備え、
前記絶縁層のうち前記金属基板側の面が粗化されていることを特徴とするリードフレーム用積層体。 - 前記絶縁層のうち前記金属基板側の面の十点平均粗さRzJISが、0.5μm以上3.0μm以下であることを特徴とする請求項5記載のリードフレーム用積層体。
- 前記金属基板と前記絶縁層との接着強度が0.8kN/m以上であることを特徴とする請求項5または6記載のリードフレーム用積層体。
- 半導体装置であって、
第1端子部と、
前記第1端子部から離間して配置された第2端子部と、
前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層と、
前記第1端子部上に搭載された半導体素子と、
前記半導体素子と前記第2端子部とを電気的に接続する導電部材と、
前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
前記絶縁層の表面が粗化されていることを特徴とする半導体装置。 - リードフレーム基板の製造方法において、
金属基板を準備する工程と、
前記金属基板の裏面を粗化する工程と、
前記金属基板の前記粗化された裏面に絶縁層を設け、前記絶縁層の表面側に前記金属基板の前記粗化された裏面の形状を転写することにより、前記絶縁層の表面側を粗化する工程と、
前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法。 - 半導体装置の製造方法において、
請求項1乃至4のいずれか一項記載のリードフレーム基板を準備する工程と、
前記リードフレーム基板の前記第1端子部上に半導体素子を搭載する工程と、
前記半導体素子と前記第2端子部とを導電部材により電気的に接続する工程と、
前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020640A JP6907572B2 (ja) | 2017-02-07 | 2017-02-07 | リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020640A JP6907572B2 (ja) | 2017-02-07 | 2017-02-07 | リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129375A true JP2018129375A (ja) | 2018-08-16 |
JP6907572B2 JP6907572B2 (ja) | 2021-07-21 |
Family
ID=63174429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017020640A Active JP6907572B2 (ja) | 2017-02-07 | 2017-02-07 | リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6907572B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745185A (zh) * | 2020-05-28 | 2021-12-03 | 三菱电机株式会社 | 半导体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2005303107A (ja) * | 2004-04-14 | 2005-10-27 | New Japan Radio Co Ltd | リードフレームおよび半導体装置並びにそれらの製造方法 |
JP2016157800A (ja) * | 2015-02-24 | 2016-09-01 | 大日本印刷株式会社 | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 |
-
2017
- 2017-02-07 JP JP2017020640A patent/JP6907572B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2005303107A (ja) * | 2004-04-14 | 2005-10-27 | New Japan Radio Co Ltd | リードフレームおよび半導体装置並びにそれらの製造方法 |
JP2016157800A (ja) * | 2015-02-24 | 2016-09-01 | 大日本印刷株式会社 | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745185A (zh) * | 2020-05-28 | 2021-12-03 | 三菱电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6907572B2 (ja) | 2021-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5985846B2 (ja) | 発光素子搭載用基板及びledパッケージ | |
JP5521130B1 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5485110B2 (ja) | 配線基板及びその製造方法、電子装置 | |
JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
US9373762B2 (en) | Electronic part package | |
JP2012033855A (ja) | Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法 | |
JP2011077519A (ja) | リードフレーム及びその製造方法 | |
JP4329678B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
JP2013149947A (ja) | 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法 | |
JP5812845B2 (ja) | 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法 | |
JP2008047834A (ja) | 半導体装置および半導体装置製造方法 | |
JP2022120854A (ja) | 半導体装置用基板および半導体装置 | |
JP5447928B2 (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
JP3869849B2 (ja) | 半導体装置の製造方法 | |
JPH09129811A (ja) | 樹脂封止型半導体装置 | |
JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
JP2018129375A (ja) | リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 | |
JP6459618B2 (ja) | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2012104542A (ja) | Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法 | |
JP2006147918A (ja) | 半導体装置 | |
JP2018113312A (ja) | リードフレーム基板、単位リードフレームおよび半導体装置 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP2018117043A (ja) | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013084858A (ja) | リードフレームおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6907572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |