JP2008047834A - 半導体装置および半導体装置製造方法 - Google Patents
半導体装置および半導体装置製造方法 Download PDFInfo
- Publication number
- JP2008047834A JP2008047834A JP2006224562A JP2006224562A JP2008047834A JP 2008047834 A JP2008047834 A JP 2008047834A JP 2006224562 A JP2006224562 A JP 2006224562A JP 2006224562 A JP2006224562 A JP 2006224562A JP 2008047834 A JP2008047834 A JP 2008047834A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- semiconductor device
- resin
- electroformed substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】半導体素子が大きい場合であっても歩留まりよく製造することができる半導体装置を提供する。
【解決手段】半導体装置1では、半導体素子10、金属板20、金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。金属板20は、半導体素子10を搭載し固定するダイパッドとして用いられる。金属板31,32それぞれは、半導体素子10の上面の電極パッド11,12と電気的に接続された外部接続端子として用いられる。金属板20の上面の面積は半導体素子10の下面の面積より小さい。金属板20上に半導体素子10が搭載されたときに、半導体素子10の下面のうちの一部領域は金属板20の上面に接続されているが、他の領域は樹脂50により覆われている。
【選択図】図1
【解決手段】半導体装置1では、半導体素子10、金属板20、金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。金属板20は、半導体素子10を搭載し固定するダイパッドとして用いられる。金属板31,32それぞれは、半導体素子10の上面の電極パッド11,12と電気的に接続された外部接続端子として用いられる。金属板20の上面の面積は半導体素子10の下面の面積より小さい。金属板20上に半導体素子10が搭載されたときに、半導体素子10の下面のうちの一部領域は金属板20の上面に接続されているが、他の領域は樹脂50により覆われている。
【選択図】図1
Description
本発明は、半導体素子が樹脂封止されたリードレス表面実装型の半導体装置、および、このような半導体装置を製造する方法に関するものである。
半導体素子が樹脂封止された半導体装置およびその製造方法として、特許文献1に開示されたものが知られている。この文献に開示された半導体装置は、半導体素子の裏面に第1金属板が接着され、この半導体素子の表面上の電極パッドと第2金属板とが導電性ワイヤにより接続されていて、これらが樹脂により封止されている。この封止された状態において、第1金属板および第2金属板それぞれの一方の面は、樹脂により覆われることなく露出している。
第1金属板は、半導体素子を搭載するダイパッドとして用いられる。また、第2金属板は、半導体素子の表面上の電極パッドと電気的に接続された外部接続端子として用いられる。半導体素子の表面上の電極パッドとこれに接続される第2金属板とは、一般に複数組ある。この半導体装置は、第1金属板および第2金属板それぞれの露出面が例えばプリント基板上に半田付けされることで、該基板上に実装される。このような半導体装置は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
また、この特許文献1に開示された半導体装置は、第1金属板および第2金属板それぞれの露出面と反対側の面が側方に張り出していて、当該張出部が樹脂に食い込む状態となっている。これにより、半導体装置を製造する際に第1金属板および第2金属板それぞれが樹脂から剥離することを防止することを意図している。
特許第3626075号公報
上記特許文献1に開示された半導体装置では、第1金属板および第2金属板それぞれが小さいときには、製造時における樹脂からの第1金属板および第2金属板それぞれの剥離が有効に防止され得る。しかしながら、半導体素子が大きく第1金属板も大きいときには、製造時に、樹脂から第1金属板が剥離し易く、樹脂から半導体素子も剥離し易くなり、また、半導体素子と第2金属板との間の導電性ワイヤによる接続が切断される可能性があり、製造歩留まりが悪くなる。
本発明は、上記問題点を解消する為になされたものであり、半導体素子が大きい場合であっても歩留まりよく製造することができる半導体装置および半導体装置製造方法を提供することを目的とする。
本発明に係る半導体装置は、(1) 互いに対向する第1面および第2面を有し、該第1面に電極パッドが形成された半導体素子と、(2) 互いに対向する第1面および第2面を有し、該第1面が半導体素子の第2面の一部領域と接着された第1金属板と、(3) 互いに対向する第1面および第2面を有し、該第1面が半導体素子の電極パッドと導電性ワイヤで接続された第2金属板と、を備えることを特徴とする。さらに、本発明に係る半導体装置は、第1金属板および第2金属板それぞれの第2面が共通の仮想平面上にあり、半導体素子および導電性ワイヤが仮想平面に対して一方の側に設けられた樹脂により覆われ、第1金属板および第2金属板それぞれの第1面が樹脂により覆われ、第1金属板および第2金属板それぞれの第2面が樹脂により覆われることなく露出していることを特徴とする。
このように構成される半導体装置は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、例えばプリント基板上における実装の密度の向上が可能である。また、この半導体装置は、半導体素子が大きい場合であっても、製造時において、第1金属板が樹脂から剥離することが防止され、また、半導体素子と第2金属板との間の導電性ワイヤによる接続が切断されることも防止されて、歩留まりよく製造することができる。なお、半導体素子の電極パッドと、これに接続される外部接続端子としての第2金属板とは、一般に複数組ある。
また、本発明に係る半導体装置は、半導体素子が発光または受光する素子であり、半導体素子の第1面を覆う樹脂の部分が凸レンズ形状を有しているのが好適である。発光ダイオードやフォトダイオード等の光半導体素子は一般に大きいが、本発明の如く、半導体素子の第1面を覆う樹脂の部分が凸レンズ形状を有する構成とすることにより、集光レンズを別途設ける必要がなく、集光レンズを含めた全体として小型化が可能である。
また、本発明に係る半導体装置は、仮想平面に対して一方の側へ樹脂の表面が後退しているのが好適である。この場合には、樹脂の表面に対して第1金属板および第2金属板それぞれの下面が突出していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。なお、仮想平面に対して樹脂の表面が略一致していてもよいし、また、仮想平面に対して樹脂の表面が突出していてもよい、
本発明に係る半導体装置製造方法は、上記の本発明に係る半導体装置を製造する方法であって、(1) 導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、(2) レジストパターン形成工程において形成されたレジストパターンを除く電鋳基板の主面の露出部上に導電性金属を電着して、電鋳基板の主面上に第1金属板および第2金属板を形成する電着工程と、(3) 電着工程の後に、電鋳基板からレジストパターンを除去するレジストパターン除去工程と、(4) レジストパターン除去工程の後に、第1面に電極パッドが形成された半導体素子の第2面の一部領域を第1金属板に接着し、半導体素子の電極パッドと第2金属板とを導電性ワイヤにより互いに接続する半導体素子搭載工程と、(5) 半導体素子搭載工程の後に、半導体素子,導電性ワイヤ,第1金属板および第2金属板を樹脂で覆う樹脂封止工程と、(6) 樹脂封止工程の後に電鋳基板を除去する電鋳基板除去工程と、を備えることを特徴とする。
本発明に係る半導体装置製造方法は、上記の本発明に係る半導体装置を製造する方法であって、(1) 導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、(2) レジストパターン形成工程において形成されたレジストパターンを除く電鋳基板の主面の露出部上に導電性金属を電着して、電鋳基板の主面上に第1金属板および第2金属板を形成する電着工程と、(3) 電着工程の後に、電鋳基板からレジストパターンを除去するレジストパターン除去工程と、(4) レジストパターン除去工程の後に、第1面に電極パッドが形成された半導体素子の第2面の一部領域を第1金属板に接着し、半導体素子の電極パッドと第2金属板とを導電性ワイヤにより互いに接続する半導体素子搭載工程と、(5) 半導体素子搭載工程の後に、半導体素子,導電性ワイヤ,第1金属板および第2金属板を樹脂で覆う樹脂封止工程と、(6) 樹脂封止工程の後に電鋳基板を除去する電鋳基板除去工程と、を備えることを特徴とする。
また、本発明に係る半導体装置製造方法は、半導体素子が発光または受光する素子であり、樹脂封止工程において、半導体素子の第1面に対向する領域に凹面を有する上型を用いて、半導体素子,導電性ワイヤ,第1金属板および第2金属板を樹脂で覆い、半導体素子の第1面を覆う樹脂の部分を凸レンズ形状とするのが好適である。この場合には、光半導体素子の第1面を覆う樹脂の部分が凸レンズ形状を有している本発明に係る半導体装置を容易に製造することができる。
また、本発明に係る半導体装置製造方法は、電鋳基板において導電性金属が電着されるべき領域が他の領域に対して窪んでいるのが好適である。この場合には、仮想平面に対して一方の側へ樹脂の表面が後退している本発明に係る半導体装置を容易に製造することができる。
本発明によれば、半導体素子が大きい場合であっても歩留まりよく半導体装置を製造することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一または同種の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
先ず、本発明に係る半導体装置および半導体装置製造方法の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置1の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置1では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。半導体装置1は全体として凡そ直方体形状である。
先ず、本発明に係る半導体装置および半導体装置製造方法の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置1の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置1では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。半導体装置1は全体として凡そ直方体形状である。
半導体素子10は、互いに対向し平行な第1面(上面)および第2面(下面)を有する平板形状のものであり、該上面に電極パッド11,12および電子回路13が形成されている。この半導体素子10は、CPU(Central Processing Unit)であってもよいし、電子回路13として信号処理回路が形成されたシステムLSIであってもよい。また、この半導体素子10は、発光または受光する光半導体素子であってもよく、例えば、光を発生する発光ダイオードであってもよいし、入射した光を受光して光電変換するフォトダイオード(PD)であってもよいし、光の入射位置に応じた値の電気信号を出力するPSD(Position Sensing Device)であってもよいし、また、入射光の強度分布に応じた電気信号を出力するCCD(Charge Coupled Device)やPDアレイであってもよい。
金属板20,31,32それぞれは、互いに対向し平行な第1面(上面)および第2面(下面)を有する平板形状のものである。金属板20は、半導体素子10を搭載し固定するダイパッドとして用いられる。金属板20の上面は、半導体素子10の下面の一部領域と接着剤等により接着されている。半導体素子10の下面に金属層が形成されている場合には、金属板20の上面は、半導体素子10の下面の一部領域と半田または導電性樹脂からなる接着剤により電気的に接続される。
一方、金属板31,32それぞれは、半導体素子10の上面の電極パッド11,12と電気的に接続された外部接続端子として用いられる。金属板31の上面は、半導体素子10の電極パッド11と導電性ワイヤ41で接続されている。また、金属板32の上面は、半導体素子10の電極パッド12と導電性ワイヤ42で接続されている。導電性ワイヤ41,42としては、例えば金やアルミニウムのワイヤが用いられる。なお、半導体素子10の電極パッドとこれに接続される外部接続端子としての金属板とは、一般に複数組あるが、本実施形態では説明の簡便化のため2組としている。
樹脂50としては、一般に樹脂封止型半導体装置を形成する際に用いられる樹脂が用いられ、例えば熱硬化型のエポキシ樹脂やシリコーン樹脂等が用いられる。半導体素子10が発光または受光する光半導体素子である場合には、半導体素子10が発光または受光する光の波長において透明である樹脂が樹脂50として用いられる。
金属板20,31,32それぞれの下面は共通の仮想平面上にある。半導体素子10および導電性ワイヤ41,42は、その仮想平面に対して一方の側に設けられた樹脂50により覆われている。金属板20,31,32それぞれの上面および側面も樹脂50により覆われている。しかし、金属板20,31,32それぞれの下面は、樹脂50により覆われることなく露出している。
金属板20,31,32それぞれの露出した下面が例えばプリント基板上に半田付けされることで、半導体装置1は該基板上に実装される。このような半導体装置1は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
特に第1実施形態では、金属板20の上面の面積は半導体素子10の下面の面積より小さい。このことから、金属板20上に半導体素子10が搭載されたときに、半導体素子10の下面のうちの一部領域は金属板20の上面に接続されているが、他の領域は樹脂50により覆われている。このように構成される第1実施形態に係る半導体装置1は、半導体素子10が大きい場合であっても、製造時において、金属板20が樹脂50から剥離することが防止され、また、半導体素子10と金属板31,32との間の導電性ワイヤ41,42による接続が切断されることも防止されて、歩留まりよく製造することができる。
次に、第1実施形態に係る半導体装置1を製造する方法について説明する。図2は、第1実施形態に係る半導体装置1を製造する方法を説明するフローチャートである。図3および図4は、第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。これらの図では、複数個(図示では3個)の半導体装置1を同時に製造する場合を示している。
初めに、レジストパターン形成工程(ステップS1)では、導電性を有する電鋳基板90の主面上に所定のレジストパターン91が形成される(図3(a),(b))。ここで用いられる電鋳基板90は、両面が平坦な金属板であり、厚みが例えば0.1mmであり、例えばステンレススチール,アルミニウムおよび銅などからなる。この電鋳基板90の両面にレジスト91,92が塗布される(図3(a))。ここで塗布されるレジストは、例えば厚み50μmのアルカリタイプの感光性フィルムレジストである。このレジストが塗布された電鋳基板90の一方の主面上に所定パターンのマスクが配され、この状態で紫外線照射による両面露光が行われ、現像処理が行われる。これにより、電鋳基板90の主面上のレジストが硬化し、所定のレジストパターン91が形成される(図3(b))。
レジストパターン形成工程(ステップS1)に続く電着工程(ステップS2)では、レジストパターン91を除く電鋳基板90の主面の露出部上に導電性金属が電着されて、電鋳基板90の主面上に金属板20,31,32が形成される(図3(c))。なお、この電着の前に、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による化学処理等の表面活性化処理が行われる。例えば、電着物としてはニッケルやニッケル−コバルト合金、銅その他種々の金属が用いられ、また、スルファミン酸ニッケルの無光沢浴が使用され、レジストパターン91の厚さ程度の40〜50μmの厚さで金属板20,31,32が形成される。なお、必要に応じて、金属板20,31,32それぞれの表面に結着力向上用の金メッキ等を0.3〜0.4μm厚で行うのが好ましい。
電着工程(ステップS2)に続くレジストパターン除去工程(ステップS3)では、電鋳基板90からレジスト91,92が除去される(図3(d))。レジスト除去方法としては、アルカリ溶液による膨潤除去の方法等が可能である。
レジストパターン除去工程(ステップS3)に続く半導体素子搭載工程(ステップS4)では、上面に電極パッド11,12および電子回路が形成された半導体素子10の下面の一部領域が金属板20の上面に接着され、続いて、例えば超音波ボンディング等により半導体素子10の電極パッド11,12と金属板31,32とが導電性ワイヤ41,42により互いに接続される(図4(a))。ここで、導電性ワイヤ41,42を接続する際に、金属板31,32にボンディング装置からの引き離し力が作用し、金属板31,32が電鋳基板90から浮き上がろうとするが、上記のごとく、電着工程に先立って、電鋳基板90の露出面に対し表面活性化処理が行われている場合には、電鋳基板90と金属板31,32との密着力が向上して、結線時における金属板31,32の脱落や浮き上がりが効果的に予防され、製造工程時の不良品形成率が低減され得る。
半導体素子搭載工程(ステップS4)に続く樹脂封止工程(ステップS5)では、半導体素子10、金属板20,31,32および導電性ワイヤ41,42は、樹脂50により覆われて封止される(図4(b))。このとき具体的には、電鋳基板90の上面がモールド金型(上型)に装着されて、そのモールド金型内のキャビティに樹脂50が圧入される。このとき、電鋳基板90は樹脂モールド時における下型の機能を果たす。これにより、電鋳基板90上に複数の半導体素子10等が配列されて樹脂50により一体的に封止された形態となる。なお、モールド時に複数の電鋳基板90を並列に配置して、樹脂90をランナーにより分配して各電鋳基板90と上型との間に圧入するようにすれば、効率よく多数の樹脂封止を行うことが可能である。
樹脂封止工程(ステップS5)に続く電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、金属板20,31,32の下面が露出した樹脂封止体が得られる(図4(c))。電鋳基板90を除去する方法としては、樹脂封止体から電鋳基板90を機械的に引き剥がす等の強制的に剥離除去する方法の他、電鋳基板90等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により電鋳基板90を溶解して除去する方法も可能である。金属板20,31,32それぞれの下面および樹脂50の下面は、共通の仮想平面上にある。なお、本工程後に必要に応じて、金属板20,31,32それぞれの下面に、実装用に金および銀等の導電性金属層の薄膜をフラッシュメッキ等の方法により0.3〜0.5μm厚で形成するようにしてもよい。
電鋳基板除去工程(ステップS6)に続く切断工程(ステップS7)では、図4(c)中において点線で示される切断線に沿って上記の樹脂封止体が切断されて、これにより、個々の半導体装置1(図1)が製造される。
以上のような一連の製造方法において、電鋳基板除去工程(ステップS6)で電鋳基板90を除去する方法としては、樹脂封止体から電鋳基板90を機械的に引き剥がす等の強制的に剥離除去する方法が簡便である。このとき、電鋳基板90を樹脂封止体から剥離する際に、樹脂封止体に対して機械的応力(引っ張り応力)が加わる。
ダイパッドとしての金属板20の面積が小さければ、特許文献1に記載されているように金属板20の上面を側方に張り出す形状とすることで、電鋳基板90を剥離する際の金属板20の支持は可能である。しかし、ダイパッドとしての金属板20の面積が大きいと、金属板20の上面を側方に張り出す形状とするだけでは、電鋳基板90を剥離する際の金属板20の支持が不充分となって、金属板20とともに半導体素子10も剥離してしまう可能性が大きくなり、また、導電性ワイヤ41,42による半導体素子10と金属板31,32との電気的接続が切断される可能性も高くなる。
そこで、本実施形態では、ダイパッドとしての金属板20の上面の面積を半導体素子10の下面の面積より小さくすることで、半導体素子10の下面の一部を樹脂50に密着させる。これにより、樹脂封止体から電鋳基板90を機械的に引き剥がす際に、半導体素子10を下面側から樹脂50により支持することができ、半導体素子10および金属板20の剥離を抑止することができる。
(第2実施形態)
次に、本発明に係る半導体装置の第2実施形態について説明する。図5は、第2実施形態に係る半導体装置2の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置2では、半導体素子10、第1金属板21,22、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。半導体装置2は全体として凡そ直方体形状である。
次に、本発明に係る半導体装置の第2実施形態について説明する。図5は、第2実施形態に係る半導体装置2の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置2では、半導体素子10、第1金属板21,22、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。半導体装置2は全体として凡そ直方体形状である。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図5に示される第2実施形態に係る半導体装置2は、半導体素子10を搭載するダイパッドとして金属板20に替えて2つの金属板21,22を備える点で相違している。すなわち、図1に示された第1実施形態に係る半導体装置1では、ダイパッドとしての金属板20の上面の面積を半導体素子10の下面の面積より小さくすることで、半導体素子10の下面の一部を樹脂50に密着させた。これに対して、図5に示される第2実施形態に係る半導体装置2では、ダイパッドとしての金属板の上面の面積と半導体素子10の下面の面積との大小関係に拘らず、ダイパッドとしての2つの金属板31,32を互いに離間して配置し、これら2つの金属板31,32の上面に半導体素子10を搭載する。
このような構成とすることにより、第2実施形態に係る半導体装置2では、半導体素子10の下面の一部領域は金属板21,22の上面と接着される一方、他の領域は樹脂50により覆われる。このように構成される第2実施形態に係る半導体装置2も、半導体素子10が大きい場合であっても、製造時において、半導体素子10および金属板21,22が樹脂50から剥離することが防止され、また、半導体素子10と金属板31,32との間の導電性ワイヤ41,42による接続が切断されることも防止されて、歩留まりよく製造することができる。
この第2実施形態に係る半導体装置2は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、レジストパターン91の形状は、金属板21,22,31,32の配置に応じて適切に設定される。
(第3実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第3実施形態について説明する。図6は、第3実施形態に係る半導体装置3の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置3では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
次に、本発明に係る半導体装置および半導体装置製造方法の第3実施形態について説明する。図6は、第3実施形態に係る半導体装置3の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置3では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図6に示される第3実施形態に係る半導体装置3は、上面において樹脂50が凸部51Aを有していて、その凸部51Aが凸レンズ形状を有している点で相違する。また、この第3実施形態では、半導体素子10は、発光ダイオードやフォトダイオード等の光半導体素子である。半導体素子10が発光ダイオードである場合、この半導体素子10から出力された光は、透明な樹脂50の凸部51Aによりコリメートされて外部へ出力される。半導体素子10がフォトダイオードである場合、外部から透明な樹脂50の凸部51Aに入射した光は、この凸部51Aにより収斂されて半導体素子10により受光される。このように、本実施形態に係る半導体装置3は、集光レンズを別途設ける必要がなく、集光レンズをも一体化した構成のものであるので、集光レンズを含めた全体として小型化が可能である。
この第3実施形態に係る半導体装置3は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、図7に示されるように、樹脂封止工程(ステップS5)においては、半導体素子10の上面に対向する領域に凹面を有する上型93を用いて、半導体素子10,金属板20,31,32および導電性ワイヤ41,42を樹脂50で覆う。このようにすることにより、半導体素子10の上面を覆う樹脂10の部分を凸部51Aとして凸レンズ形状とすることができる。
一般に光半導体素子の面積は大きいが、ダイパッドとしての金属板20の上面の面積を半導体素子10の下面の面積より小さくすることで、半導体素子10の下面の一部を樹脂50に密着させて、これにより、樹脂封止体から電鋳基板90を機械的に引き剥がす際に、半導体素子10を下面側から樹脂50により支持することができ、半導体素子10および金属板20の剥離を抑止することができる。
(第4実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第4実施形態について説明する。図8は、第4実施形態に係る半導体装置4の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置4では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
次に、本発明に係る半導体装置および半導体装置製造方法の第4実施形態について説明する。図8は、第4実施形態に係る半導体装置4の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置4では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図8に示される第4実施形態に係る半導体装置4は、下面において金属板20,31,32の下面に対して樹脂50の表面が後退している点で相違する。換言すれば、半導体装置4の下面において樹脂50の表面に対して金属板20,31,32が突出している。この第4実施形態に係る半導体装置4は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して金属板20,31,32が突出していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。
この第4実施形態に係る半導体装置4は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して窪んでいる。図9および図10は、第4実施形態に係る半導体装置4を製造する方法を説明する工程図である。
初めに、レジストパターン形成工程(ステップS1)では、導電性を有する電鋳基板90の主面上に所定のレジストパターン91が形成される(図9(a),(b))。ここで用いられる電鋳基板90は、表面において後に導電性金属が電着されるべき領域が他の領域に対して窪んでいる。この電鋳基板90の両面にレジスト91,92が塗布される(図9(a))。このレジストが塗布された電鋳基板90の一方の主面上に所定パターンのマスクが配され、この状態で紫外線照射による両面露光が行われ、現像処理が行われる。これにより、電鋳基板90の主面上のレジストが硬化し、所定のレジストパターン91が形成される(図9(b))。このとき、レジスト91は電鋳基板90の表面の凸部に残っている。
レジストパターン形成工程(ステップS1)に続く電着工程(ステップS2)では、レジストパターン91を除く電鋳基板90の主面の露出部上(すなわち、凹部)に導電性金属が電着されて、電鋳基板90の主面上に金属板20,31,32が形成される(図9(c))。
電着工程(ステップS2)に続くレジストパターン除去工程(ステップS3)では、電鋳基板90からレジスト91,92が除去される(図9(d))。このとき、電鋳基板90の主面上の金属板20,31,32それぞれの上面は、電鋳基板90の主面の凸部より上方にある。
レジストパターン除去工程(ステップS3)に続く半導体素子搭載工程(ステップS4)では、上面に電極パッド11,12および電子回路が形成された半導体素子10の下面の一部領域が金属板20の上面に接着され、続いて、例えば超音波ボンディング等により半導体素子10の電極パッド11,12と金属板31,32とが導電性ワイヤ41,42により互いに接続される(図10(a))。
半導体素子搭載工程(ステップS4)に続く樹脂封止工程(ステップS5)では、半導体素子10、金属板20,31,32および導電性ワイヤ41,42は、樹脂50により覆われて封止される(図10(b))。
樹脂封止工程(ステップS5)に続く電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、金属板20,31,32の下面が露出した樹脂封止体が得られる(図10(c))。
そして、電鋳基板除去工程(ステップS6)に続く切断工程(ステップS7)では、図10(c)中において点線で示される切断線にそって上記の樹脂封止体が切断されて、これにより、個々の半導体装置4(図8)が製造される。
(第5実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第5実施形態について説明する。図11は、第5実施形態に係る半導体装置5の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置5では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
次に、本発明に係る半導体装置および半導体装置製造方法の第5実施形態について説明する。図11は、第5実施形態に係る半導体装置5の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置5では、半導体素子10、第1金属板20、第2金属板31,32および導電性ワイヤ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図11に示される第5実施形態に係る半導体装置5は、下面において金属板20,31,32の下面に対して樹脂50の表面が突出している点で相違する。換言すれば、半導体装置5の下面において樹脂50の表面に対して金属板20,31,32が後退している。この第5実施形態に係る半導体装置5は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して金属板20,31,32が後退していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。ただし、この半導体装置5が実装されるプリント基板等の表面においては、半導体装置5の下面の凹凸に応じて、金属板20,31,32と電気的接続が可能な形状を有していることが必要である。
この第5実施形態に係る半導体装置5は、図2〜図4または図9および図10を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して突出している。このような電鋳基板90を用いて以降は同様にして製造され得る。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。本発明に係る半導体装置は、半導体素子の下面の一部領域が金属板に接着している一方で他の領域が樹脂に密着していればよく、半導体素子を搭載するダイパッドとしての金属板の形状や分割数は任意でよい。また、金属板の上面と半導体素子の下面の一部領域とは、Au−Sn等の半田等により接着されていてもよい。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。本発明に係る半導体装置は、半導体素子の下面の一部領域が金属板に接着している一方で他の領域が樹脂に密着していればよく、半導体素子を搭載するダイパッドとしての金属板の形状や分割数は任意でよい。また、金属板の上面と半導体素子の下面の一部領域とは、Au−Sn等の半田等により接着されていてもよい。
1〜5…半導体装置、10…半導体素子、11,12…電極パッド、13…電子回路、20,21,22…第1金属板、31,32…第2金属板、41,42…導電性ワイヤ、50…樹脂、51…凸部、90…電鋳基板、91,92…レジスト、93…上型。
Claims (6)
- 互いに対向する第1面および第2面を有し、該第1面に電極パッドが形成された半導体素子と、
互いに対向する第1面および第2面を有し、該第1面が前記半導体素子の第2面の一部領域と接着された第1金属板と、
互いに対向する第1面および第2面を有し、該第1面が前記半導体素子の前記電極パッドと導電性ワイヤで接続された第2金属板と、
を備え、
前記第1金属板および前記第2金属板それぞれの第2面が共通の仮想平面上にあり、
前記半導体素子および前記導電性ワイヤが前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
前記第1金属板および前記第2金属板それぞれの第1面が前記樹脂により覆われ、
前記第1金属板および前記第2金属板それぞれの第2面が前記樹脂により覆われることなく露出している、
ことを特徴とする半導体装置。 - 前記半導体素子が発光または受光する素子であり、前記半導体素子の第1面を覆う樹脂の部分が凸レンズ形状を有している、ことを特徴とする請求項1記載の半導体装置。
- 前記仮想平面に対して前記一方の側へ前記樹脂の表面が後退していることを特徴とする請求項1記載の半導体装置。
- 請求項1〜3の何れか1項に記載の半導体装置を製造する方法であって、
導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に第1金属板および第2金属板を形成する電着工程と、
前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後に、第1面に電極パッドが形成された半導体素子の第2面の一部領域を前記第1金属板に接着し、前記半導体素子の電極パッドと前記第2金属板とを導電性ワイヤにより互いに接続する半導体素子搭載工程と、
前記半導体素子搭載工程の後に、前記半導体素子,前記導電性ワイヤ,前記第1金属板および前記第2金属板を樹脂で覆う樹脂封止工程と、
前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
を備えることを特徴とする半導体装置製造方法。 - 前記半導体素子が発光または受光する素子であり、
前記樹脂封止工程において、前記半導体素子の第1面に対向する領域に凹面を有する上型を用いて、前記半導体素子,前記導電性ワイヤ,前記第1金属板および前記第2金属板を樹脂で覆い、前記半導体素子の第1面を覆う樹脂の部分を凸レンズ形状とする、
ことを特徴とする請求項4記載の半導体装置製造方法。 - 前記電鋳基板において導電性金属が電着されるべき領域が他の領域に対して窪んでいる、ことを特徴とする請求項4記載の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224562A JP2008047834A (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224562A JP2008047834A (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008047834A true JP2008047834A (ja) | 2008-02-28 |
Family
ID=39181246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006224562A Pending JP2008047834A (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008047834A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143389A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 半導体装置 |
JP2011060801A (ja) * | 2009-09-07 | 2011-03-24 | Nichia Corp | 発光装置及びその製造方法 |
JP2011134961A (ja) * | 2009-12-25 | 2011-07-07 | Hitachi Chem Co Ltd | 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法 |
JP2011151323A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法 |
WO2011126135A1 (ja) * | 2010-04-09 | 2011-10-13 | ローム株式会社 | Ledモジュール |
JP2012529172A (ja) * | 2009-06-03 | 2012-11-15 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 半導体発光デバイス上に誘電体層を形成する方法 |
JP2013183055A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2018067669A (ja) * | 2016-10-20 | 2018-04-26 | トレックス・セミコンダクター株式会社 | 半導体装置の製造方法および半導体装置 |
JP6327427B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049383A (ja) * | 1998-07-27 | 2000-02-18 | Matsushita Electron Corp | 光電変換素子及びその製造方法 |
JP2005079329A (ja) * | 2003-08-29 | 2005-03-24 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
-
2006
- 2006-08-21 JP JP2006224562A patent/JP2008047834A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049383A (ja) * | 1998-07-27 | 2000-02-18 | Matsushita Electron Corp | 光電変換素子及びその製造方法 |
JP2005079329A (ja) * | 2003-08-29 | 2005-03-24 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012529172A (ja) * | 2009-06-03 | 2012-11-15 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 半導体発光デバイス上に誘電体層を形成する方法 |
WO2010143389A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 半導体装置 |
JP2011060801A (ja) * | 2009-09-07 | 2011-03-24 | Nichia Corp | 発光装置及びその製造方法 |
JP2011134961A (ja) * | 2009-12-25 | 2011-07-07 | Hitachi Chem Co Ltd | 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法 |
JP2011151323A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法 |
JP5939977B2 (ja) * | 2010-04-09 | 2016-06-29 | ローム株式会社 | Ledモジュール |
JPWO2011126135A1 (ja) * | 2010-04-09 | 2013-07-11 | ローム株式会社 | Ledモジュール |
WO2011126135A1 (ja) * | 2010-04-09 | 2011-10-13 | ローム株式会社 | Ledモジュール |
CN105720180A (zh) * | 2010-04-09 | 2016-06-29 | 罗姆股份有限公司 | Led模块 |
US9722157B2 (en) | 2010-04-09 | 2017-08-01 | Rohm Co., Ltd. | LED module |
CN105720180B (zh) * | 2010-04-09 | 2018-05-29 | 罗姆股份有限公司 | Led模块 |
US11605765B2 (en) | 2010-04-09 | 2023-03-14 | Rohm Co., Ltd. | LED module |
JP2013183055A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2018067669A (ja) * | 2016-10-20 | 2018-04-26 | トレックス・セミコンダクター株式会社 | 半導体装置の製造方法および半導体装置 |
JP6327427B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
JP2019009238A (ja) * | 2017-06-22 | 2019-01-17 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154039B2 (ja) | 半導体装置および半導体装置製造方法 | |
JP2008047834A (ja) | 半導体装置および半導体装置製造方法 | |
JP5690466B2 (ja) | 半導体チップパッケージの製造方法 | |
US7939901B2 (en) | Optical device for reducing disturbance light and manufacturing method thereof | |
KR101604154B1 (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
US20130161802A1 (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
JP2022120854A (ja) | 半導体装置用基板および半導体装置 | |
JP5447928B2 (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
JP2007027281A (ja) | 半導体装置 | |
KR101674537B1 (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
JP2014187122A (ja) | Ledパッケージとその製造方法 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP2007013067A (ja) | リフレクタ付き実装基板の製造方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP2008047836A (ja) | 半導体装置および半導体装置製造方法 | |
JP2012104542A (ja) | Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法 | |
JP2012182207A (ja) | Led素子用リードフレームおよびその製造方法 | |
KR101677063B1 (ko) | 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법 | |
KR100643318B1 (ko) | 초소형 발광다이오드 패키지 및 그 제조방법 | |
JP5177977B2 (ja) | 半導体装置および半導体装置製造方法 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009021267A (ja) | 外部接続用電極を配置した半導体装置及びその製造方法 | |
WO2006126809A1 (en) | Very small light emitting diode package and manufacturing methods of it | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |