JP5154039B2 - 半導体装置および半導体装置製造方法 - Google Patents

半導体装置および半導体装置製造方法 Download PDF

Info

Publication number
JP5154039B2
JP5154039B2 JP2006224540A JP2006224540A JP5154039B2 JP 5154039 B2 JP5154039 B2 JP 5154039B2 JP 2006224540 A JP2006224540 A JP 2006224540A JP 2006224540 A JP2006224540 A JP 2006224540A JP 5154039 B2 JP5154039 B2 JP 5154039B2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
semiconductor device
resin
electroformed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006224540A
Other languages
English (en)
Other versions
JP2008047832A (ja
Inventor
正之 榊原
仁 井上
久也 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2006224540A priority Critical patent/JP5154039B2/ja
Publication of JP2008047832A publication Critical patent/JP2008047832A/ja
Application granted granted Critical
Publication of JP5154039B2 publication Critical patent/JP5154039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体素子を含む半導体装置、および、このような半導体装置を製造する方法に関するものである。
半導体素子を含む半導体装置として、特許文献1に開示されたリードレス表面実装型のものが知られている。この特許文献1に開示された半導体装置は、半導体素子としての発光ダイオードが基板上に搭載され、発光ダイオードの電極と基板とが導電性ワイヤで接続され、これら発光ダイオード,基板および導電性ワイヤが透明樹脂により封止されたものである。
特開平10−242526号公報
しかしながら、特許文献1に開示された半導体装置は、半導体素子(発光ダイオード)の厚みが200μm〜400μm程度であるにも拘らず、一般に半導体素子より厚い基板を用いていることから、小型化および薄型化の点で問題がある。
本発明は、上記問題点を解消する為になされたものであり、小型化および薄型化が容易な半導体装置および半導体装置製造方法を提供することを目的とする。
本発明に係る半導体装置は、(1) 互いに対向する第1面および第2面を有し、該第2面に電極パッドが形成され、発光または受光する素子である半導体素子と、(2) 互いに対向する第1面および第2面を有し、該第1面が半導体素子の電極パッドとバンプで接続された金属板と、(3) 半導体素子の第2面の側に設けられ、半導体素子が発光または受光する光に対して集光作用を有するレンズと、を備えることを特徴とする。さらに、本発明に係る半導体装置は、半導体素子,金属板およびバンプが金属板の第2面に対して一方の側に設けられた樹脂により覆われ、金属板の第2面が樹脂により覆われることなく露出していることを特徴とする。
このように構成される半導体装置は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、例えばプリント基板上における実装の密度の向上が可能である。また、この半導体装置は、半導体素子の第2面の電極パッド,金属板の上面およびバンプが樹脂により封止され固定されていることから、製造時において、バンプによる電極パッドと金属板との電気的接続が切断されることも防止されて、歩留まりよく製造することができる。なお、半導体素子の電極パッドと、これに接続される外部接続端子としての金属板とは、一般に複数組ある。
また、本発明に係る半導体装置は、互いに対向する第1面および第2面を有し、該第2面が半導体素子の第1面に対向し、該第1面に電極パッドが形成された第2半導体素子と、互いに対向する第1面および第2面を有し、該第1面が第2半導体素子の電極パッドと導電性ワイヤで接続された第2金属板と、を更に備えるのが好適である。そして、本発明に係る半導体装置は、金属板および第2金属板それぞれの第2面が共通の仮想平面上にあり、半導体素子,第2半導体素子,金属板,第2金属板,バンプおよび導電性ワイヤが仮想平面に対して一方の側に設けられた樹脂により覆われ、金属板および第2金属板それぞれの第2面が樹脂により覆われることなく露出しているのが好適である。
本発明に係る半導体装置製造方法は、上記の本発明に係る半導体装置を製造する方法であって、(1) 導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、(2) レジストパターン形成工程において形成されたレジストパターンを除く電鋳基板の主面の露出部上に導電性金属を電着して、電鋳基板の主面上に金属板を形成する電着工程と、(3) 電着工程の後に、電鋳基板からレジストパターンを除去するレジストパターン除去工程と、(4) レジストパターン除去工程の後に、互いに対向する第1面および第2面を有し該第2面に電極パッドが形成され発光または受光する素子である半導体素子の該電極パッドを金属板にバンプで接続する半導体素子搭載工程と、(5) 半導体素子搭載工程の後に、半導体素子,金属板およびバンプを樹脂で覆う樹脂封止工程と、(6) 樹脂封止工程の後に電鋳基板を除去する電鋳基板除去工程と、を備え、電鋳基板が半導体素子の搭載位置の領域に凹面を有することを特徴とする。
また、本発明に係る半導体装置製造方法は、電着工程において、電鋳基板の主面上に金属板を形成するとともに第2金属板をも形成し、半導体素子搭載工程において、互いに対向する第1面および第2面を有し該第1面に電極パッドが形成された第2半導体素子の該第2面を半導体素子の第1面に対向させて配置し、第2半導体素子の電極パッドと第2金属板とを導電性ワイヤにより互いに接続し、樹脂封止工程において、半導体素子,第2半導体素子,金属板,第2金属板,バンプおよび導電性ワイヤを樹脂で覆うのが好適である。
本発明によれば、小型化および薄型化が容易な半導体装置を提供することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一または同種の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
先ず、本発明に係る半導体装置および半導体装置製造方法の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置1の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置1では、半導体素子10、金属板31,32およびバンプ41,42が、樹脂50により封止されている。半導体装置1は全体として凡そ直方体形状である。
半導体素子10は、互いに対向し平行な第1面(上面)および第2面(下面)を有する平板形状のものであり、下面に電極パッド11,12が形成されている。また、この半導体素子10は、下面の側へ発光または下面の側から受光する素子であってもよい。この場合、発光または受光する光は、半導体素子10の下面にある樹脂50を透過する。半導体素子10は、例えば、光を発生する発光ダイオードであってもよいし、入射した光を受光して光電変換するフォトダイオード(PD)であってもよいし、光の入射位置に応じた値の電気信号を出力するPSDであってもよいし、また、入射光の強度分布に応じた電気信号を出力するCCDやPDアレイであってもよい。発光部または受光部の周りに電極パッド11,12が形成されている。
金属板31,32それぞれは、互いに対向し平行な第1面(上面)および第2面(下面)を有する平板形状のものであり、半導体素子10の下面の電極パッド11,12と電気的に接続された外部接続端子として用いられる。金属板31の上面は、半導体素子10の下面の電極パッド11とバンプ41で接続されている。また、金属板32の上面は、半導体素子10の下面の電極パッド12とバンプ42で接続されている。なお、半導体素子10の電極パッドとこれに接続される外部接続端子としての金属板とは、一般に複数組あるが、本実施形態では説明の簡便化のため2組としている。
樹脂50としては、一般に樹脂封止型半導体装置を形成する際に用いられる樹脂が用いられ、例えば熱硬化型のエポキシ樹脂やシリコーン樹脂等が用いられる。半導体素子10が発光または受光する素子であるので、半導体素子10が発光または受光する光の波長において透明である樹脂が樹脂50として用いられる。
金属板31,32それぞれの下面は共通の仮想平面上にある。半導体素子10およびバンプ41,42は、その仮想平面に対して一方の側に設けられた樹脂50により覆われている。金属板31,32それぞれの上面および側面も樹脂50により覆われている。しかし、金属板31,32それぞれの下面は、樹脂50により覆われることなく露出している。
金属板31,32それぞれの露出した下面が例えばプリント基板上に半田付けされることで、半導体装置1は該基板上に実装される。このような半導体装置1は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
また、この半導体装置1では、半導体素子10の下面の一部領域は金属板31,32の上面とバンプで接着される一方、他の領域は樹脂50により覆われる。このように構成される半導体装置1は、半導体素子10が大きい場合であっても、製造時において、半導体素子10が樹脂50から剥離することが防止されて、歩留まりよく製造することができる。
さらに、この半導体装置1では、半導体素子10の下面の電極パッド11,12、金属板31,32それぞれの上面、ならびに、バンプ41,42は、樹脂50により封止され固定されている。このように構成される半導体装置1は、製造時において、バンプ41による電極パッド11と金属板31との電気的接続、および、バンプ42による電極パッド12と金属板32との電気的接続が切断されることも防止されて、歩留まりよく製造することができる。
次に、第1実施形態に係る半導体装置1を製造する方法について説明する。図2は、第1実施形態に係る半導体装置1を製造する方法を説明するフローチャートである。図3および図4は、第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。これらの図では、複数個(図示では3個)の半導体装置1を同時に製造する場合を示している。
初めに、レジストパターン形成工程(ステップS1)では、導電性を有する電鋳基板90の主面上に所定のレジストパターン91が形成される(図3(a),(b))。ここで用いられる電鋳基板90は、両面が平坦な金属板であり、厚みが例えば0.1mmであり、例えばステンレススチール,アルミニウムおよび銅などからなる。この電鋳基板90の両面にレジスト91,92が塗布される(図3(a))。ここで塗布されるレジストは、例えば厚み50μmのアルカリタイプの感光性フィルムレジストである。このレジストが塗布された電鋳基板90の一方の主面上に所定パターンのマスクが配され、この状態で紫外線照射による両面露光が行われ、現像処理が行われる。これにより、電鋳基板90の主面上のレジストが硬化し、所定のレジストパターン91が形成される(図3(b))。
レジストパターン形成工程(ステップS1)に続く電着工程(ステップS2)では、レジストパターン91を除く電鋳基板90の主面の露出部上に導電性金属が電着されて、電鋳基板90の主面上に金属板31,32が形成される(図3(c))。なお、この電着の前に、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による化学処理等の表面活性化処理が行われる。例えば、電着物としてはニッケルやニッケル−コバルト合金、銅その他種々の金属が用いられ、また、スルファミン酸ニッケルの無光沢浴が使用され、レジストパターン91の厚さ程度の40〜50μmの厚さで金属板31,32が形成される。なお、必要に応じて、金属板31,32それぞれの表面に結着力向上用の金メッキ等を0.3〜0.4μm厚で行うのが好ましい。
電着工程(ステップS2)に続くレジストパターン除去工程(ステップS3)では、電鋳基板90からレジスト91,92が除去される(図3(d))。レジスト除去方法としては、アルカリ溶液による膨潤除去の方法等が可能である。
レジストパターン除去工程(ステップS3)に続く半導体素子搭載工程(ステップS4)では、半導体素子10の電極パッド11,12が金属板31,32にバンプ41,42で接続される(図4(a))。
半導体素子搭載工程(ステップS4)に続く樹脂封止工程(ステップS5)では、半導体素子10、金属板31,32およびバンプ41,42は、樹脂50により覆われて封止される(図4(b))。半導体素子10の発光部または受光部と電鋳基板90との間にも樹脂50が侵入する。このとき具体的には、電鋳基板90の上面がモールド金型(上型)に装着されて、そのモールド金型内のキャビティに樹脂50が圧入される。このとき、電鋳基板90は樹脂モールド時における下型の機能を果たす。これにより、電鋳基板90上に複数の半導体素子10等が配列されて樹脂50により一体的に封止された形態となる。なお、モールド時に複数の電鋳基板90を並列に配置して、樹脂90をランナーにより分配して各電鋳基板90と上型との間に圧入するようにすれば、効率よく多数の樹脂封止を行うことが可能である。
樹脂封止工程(ステップS5)に続く電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、金属板31,32の下面が露出した樹脂封止体が得られる(図4(c))。電鋳基板90を除去する方法としては、樹脂封止体から電鋳基板90を機械的に引き剥がす等の強制的に剥離除去する方法の他、電鋳基板90等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により電鋳基板90を溶解して除去する方法も可能である。金属板31,32それぞれの下面および樹脂50の下面は、共通の仮想平面上にある。なお、本工程後に必要に応じて、金属板31,32それぞれの下面に、実装用に金および銀等の導電性金属層の薄膜をフラッシュメッキ等の方法により0.3〜0.5μm厚で形成するようにしてもよい。
電鋳基板除去工程(ステップS6)に続く切断工程(ステップS7)では、図4(c)中において点線で示される切断線に沿って上記の樹脂封止体が切断されて、これにより、個々の半導体装置1(図1)が製造される。
以上のような一連の製造方法において、電鋳基板除去工程(ステップS6)で電鋳基板90を除去する方法としては、樹脂封止体から電鋳基板90を機械的に引き剥がす等の強制的に剥離除去する方法が簡便である。このとき、電鋳基板90を樹脂封止体から剥離する際に、樹脂封止体に対して機械的応力(引っ張り応力)が加わる。
しかし、本実施形態では、半導体素子10の下面の電極パッド11,12が金属板31,32の上面とバンプ41,42で接着される一方、他の領域が樹脂50により覆われており、しかも、半導体素子10の下面の電極パッド11,12、金属板31,32それぞれの上面、ならびに、バンプ41,42は、樹脂50により封止され固定されている。したがって、この半導体素子1の製造時の電鋳基板除去工程(ステップS6)において、バンプ41による電極パッド11と金属板31との電気的接続、および、バンプ42による電極パッド12と金属板32との電気的接続が切断されることが防止されて、歩留まりよく製造することができる。
(第2実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第2実施形態について説明する。図5は、第2実施形態に係る半導体装置2の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置2では、半導体素子10、金属板31,32およびバンプ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図5に示される第2実施形態に係る半導体装置2は、下面において樹脂50が凸部51を有していて、その凸部51が凸レンズ形状を有している点で相違する。この凸レンズとしての凸部51は、半導体素子10が発光または受光する光に対して集光作用を有する。
この第2実施形態では、半導体素子10が発光ダイオードである場合、この半導体素子10から出力された光は、透明な樹脂50の凸部51によりコリメートされて外部へ出力される。半導体素子10がフォトダイオードである場合、外部から透明な樹脂50の凸部51に入射した光は、この凸部51により収斂されて半導体素子10により受光される。このように、本実施形態に係る半導体装置2は、集光レンズを別途設ける必要がなく、集光レンズをも一体化した構成のものであるので、集光レンズを含めた全体として小型化が可能である。
この第2実施形態に係る半導体装置2は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、電鋳基板90として、半導体素子10が搭載されるべき領域に凹面を有するものが用いられる。図6および図7は、第2実施形態に係る半導体装置2を製造する方法を説明する工程図である。
初めに、レジストパターン形成工程(ステップS1)では、導電性を有する電鋳基板90の主面上に所定のレジストパターン91が形成される(図6(a),(b))。ここで用いられる電鋳基板90は、レジストパターン91が形成されるべき一方の主面において、半導体素子10が搭載されるべき領域に凹面が形成されている。この電鋳基板90の両面にレジスト91,92が塗布され(図6(a))、このレジストが塗布された電鋳基板90の一方の主面上に所定パターンのマスクが配され、この状態で紫外線照射による両面露光が行われ、現像処理が行われる。これにより、電鋳基板90の主面上のレジストが硬化し、所定のレジストパターン91が形成される(図6(b))。このとき、レジスト91は、電鋳基板90の主面上の凹面領域に残っている。
電着工程(ステップS2)では、レジストパターン91を除く電鋳基板90の主面の露出部上に導電性金属が電着されて、電鋳基板90の主面上に金属板31,32が形成される(図6(c))。レジストパターン除去工程(ステップS3)では、電鋳基板90からレジスト91,92が除去される(図6(d))。
半導体素子搭載工程(ステップS4)では、半導体素子10の電極パッド11,12が金属板31,32にバンプ41,42で接続される(図7(a))。樹脂封止工程(ステップS5)では、半導体素子10、金属板31,32およびバンプ41,42は、樹脂50により覆われて封止される(図7(b))。半導体素子10の発光部または受光部と電鋳基板90との間にも樹脂50が侵入する。このとき、半導体素子10の下方では、電鋳基板90の主面において凹面領域となっているので、凸部51が形成される。
電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、金属板31,32の下面が露出した樹脂封止体が得られる(図7(c))。切断工程(ステップS7)では、図7(c)中において点線で示される切断線に沿って上記の樹脂封止体が切断されて、これにより、個々の半導体装置2(図5)が製造される。
本実施形態においても、半導体素子10の下面の電極パッド11,12が金属板31,32の上面とバンプ41,42で接着される一方、他の領域が樹脂50により覆われており、しかも、半導体素子10の下面の電極パッド11,12、金属板31,32それぞれの上面、ならびに、バンプ41,42は、樹脂50により封止され固定されている。したがって、この半導体素子2の製造時の電鋳基板除去工程(ステップS6)において、バンプ41による電極パッド11と金属板31との電気的接続、および、バンプ42による電極パッド12と金属板32との電気的接続が切断されることが防止されて、歩留まりよく製造することができる。
(第3実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第3実施形態について説明する。図8は、第3実施形態に係る半導体装置3の断面図である。この図に示される半導体装置3では、半導体素子10,20、金属板31〜34、バンプ41,42および導電性ワイヤ43,44が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図8に示される第3実施形態に係る半導体装置3は、半導体素子10に加えて更に半導体素子20を備える点、および、金属板31,32に加えて更に金属板33,34を備える点、等で相違する。
半導体素子20は、互いに対向する第1面(上面)および第2面(下面)を有し、上面に電極パッド21,22が形成されている。半導体素子20の下面は、半導体素子10の上面に対向し、接着剤60により接着されている。半導体素子10,20のうち一方は、発光または受光する素子であってもよく、その場合、他方は、発光または受光する素子に対して駆動信号を供給したり出力信号を処理したりするものであるのが好適である。また、半導体素子10,20の何れも、発光または受光する素子でなくてもよい。
金属板33,34それぞれは、互いに対向し平行な第1面(上面)および第2面(下面)を有する平板形状のものであり、半導体素子20の上面の電極パッド21,22と電気的に接続された外部接続端子として用いられる。金属板33の上面は、半導体素子30の上面の電極パッド21と導電性ワイヤ43で接続されている。また、金属板32の上面は、半導体素子30の上面の電極パッド22と導電性ワイヤ44で接続されている。なお、半導体素子20の電極パッドとこれに接続される外部接続端子としての金属板とは、一般に複数組あるが、本実施形態では説明の簡便化のため2組としている。また、半導体素子10の電極パッドと接続される金属板のうちの何れかと、半導体素子20の電極パッドと接続される金属板のうちの何れかとは、共通のものとされて、例えば接地電位とされてもよい。
金属板31〜34それぞれの下面は共通の仮想平面上にある。半導体素子10,20,金属板31〜34,バンプ41,42および導電性ワイヤ43,44は、仮想平面に対して一方の側に設けられた樹脂50により覆われている。金属板31〜34それぞれの上面および側面も樹脂50により覆われている。しかし、金属板31〜34それぞれの下面は、樹脂50により覆われることなく露出している。
金属板31〜34それぞれの露出した下面が例えばプリント基板上に半田付けされることで、半導体装置3は該基板上に実装される。このような半導体装置3は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
また、この半導体装置3では、半導体素子10の下面の一部領域は金属板31,32の上面とバンプで接着される一方、他の領域は樹脂50により覆われる。このように構成される半導体装置3は、半導体素子10が大きい場合であっても、製造時において、半導体素子10が樹脂50から剥離することが防止されて、歩留まりよく製造することができる。
さらに、この半導体装置3では、半導体素子10の下面の電極パッド11,12、金属板31,32それぞれの上面、ならびに、バンプ41,42は、樹脂50により封止され固定されている。このように構成される半導体装置1は、製造時において、バンプ41による電極パッド11と金属板31との電気的接続、および、バンプ42による電極パッド12と金属板32との電気的接続が切断されることも防止されて、歩留まりよく製造することができる。
この第3実施形態に係る半導体装置3は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、電着工程(ステップS2)において、電鋳基板90の主面上に、半導体素子10とバンプで接続されるべき金属板31,32が形成されるだけでなく、半導体素子20と導電性ワイヤで接続されるべき金属板33,34も形成される。半導体素子搭載工程(ステップS4)において、半導体素子20の下面が半導体素子10の上面に対向して配置され、半導体素子20の電極パッド21,22と金属板33,34とが導電性ワイヤ43,44により互いに接続される。また、樹脂封止工程(ステップS5)において、半導体素子10,20,金属板31〜34,バンプ41,42および導電性ワイヤ43,44が樹脂50で覆われる。
本実施形態においても、半導体素子10の下面の電極パッド11,12が金属板31,32の上面とバンプ41,42で接着される一方、他の領域が樹脂50により覆われており、しかも、半導体素子10の下面の電極パッド11,12、金属板31,32それぞれの上面、ならびに、バンプ41,42は、樹脂50により封止され固定されている。したがって、この半導体素子3の製造時の電鋳基板除去工程(ステップS6)において、バンプ41による電極パッド11と金属板31との電気的接続、および、バンプ42による電極パッド12と金属板32との電気的接続が切断されることが防止されて、歩留まりよく製造することができる。
(第4実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第4実施形態について説明する。図9は、第4実施形態に係る半導体装置4の断面図である。この図に示される半導体装置4では、半導体素子10、金属板31,32およびバンプ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図9に示される第4実施形態に係る半導体装置4は、下面において金属板31,32の下面に対して樹脂50の表面が後退している点で相違する。換言すれば、半導体装置4の下面において樹脂50の表面に対して金属板31,32が突出している。
この第4実施形態に係る半導体装置4は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して金属板31,32が突出していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。
この第4実施形態に係る半導体装置4は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して窪んでいる。このような電鋳基板90を用いて以降は同様にして製造され得る。
(第5実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第5実施形態について説明する。図10は、第5実施形態に係る半導体装置5の断面図である。この図に示される半導体装置5では、半導体素子10、金属板31,32およびバンプ41,42が、樹脂50により封止されている。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図10に示される第5実施形態に係る半導体装置5は、下面において金属板31,32の下面に対して樹脂50の表面が突出している点で相違する。換言すれば、半導体装置5の下面において樹脂50の表面に対して金属板31,32が後退している。
この第5実施形態に係る半導体装置5は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して金属板31,32が後退していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。ただし、この半導体装置5が実装されるプリント基板等の表面においては、半導体装置5の下面の凹凸に応じて、金属板31,32と電気的接続が可能な形状を有していることが必要である。
この第5実施形態に係る半導体装置5は、図2〜図4を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して突出している。このような電鋳基板90を用いて以降は同様にして製造され得る。
第1実施形態に係る半導体装置1の上面図,断面図および底面図である。 第1実施形態に係る半導体装置1を製造する方法を説明するフローチャートである。 第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。 第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。 第2実施形態に係る半導体装置2の上面図,断面図および底面図である。 第2実施形態に係る半導体装置2を製造する方法を説明する工程図である。 第2実施形態に係る半導体装置2を製造する方法を説明する工程図である。 第3実施形態に係る半導体装置3の断面図である。 第4実施形態に係る半導体装置4の断面図である。 第5実施形態に係る半導体装置5の断面図である。
符号の説明
1〜5…半導体装置、10…半導体素子、11,12…電極パッド、20…第2半導体素子、21,22…電極パッド、31〜34…金属板、41,42…バンプ、43,44…導電性ワイヤ、50…樹脂、51…凸部、90…電鋳基板、91,92…レジスト。

Claims (4)

  1. 互いに対向する第1面および第2面を有し、該第2面に電極パッドが形成され、発光または受光する素子である半導体素子と、
    互いに対向する第1面および第2面を有し、該第1面が前記半導体素子の前記電極パッドとバンプで接続された金属板と、
    前記半導体素子の第2面の側に設けられ、前記半導体素子が発光または受光する光に対して集光作用を有するレンズと、
    を備え、
    前記半導体素子,前記金属板および前記バンプが前記金属板の第2面に対して一方の側に設けられた樹脂により覆われ、
    前記金属板の第2面が前記樹脂により覆われることなく露出している、
    ことを特徴とする半導体装置。
  2. 互いに対向する第1面および第2面を有し、該第2面が前記半導体素子の第1面に対向し、該第1面に電極パッドが形成された第2半導体素子と、
    互いに対向する第1面および第2面を有し、該第1面が前記第2半導体素子の前記電極パッドと導電性ワイヤで接続された第2金属板と、
    を更に備え、
    前記金属板および前記第2金属板それぞれの第2面が共通の仮想平面上にあり、
    前記半導体素子,前記第2半導体素子,前記金属板,前記第2金属板,前記バンプおよび前記導電性ワイヤが前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
    前記金属板および前記第2金属板それぞれの第2面が前記樹脂により覆われることなく露出している、
    ことを特徴とする請求項1記載の半導体装置。
  3. 請求項1または2に記載の半導体装置を製造する方法であって、
    導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に金属板を形成する電着工程と、
    前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
    前記レジストパターン除去工程の後に、互いに対向する第1面および第2面を有し該第2面に電極パッドが形成され発光または受光する素子である半導体素子の該電極パッドを前記金属板にバンプで接続する半導体素子搭載工程と、
    前記半導体素子搭載工程の後に、前記半導体素子,前記金属板および前記バンプを樹脂で覆う樹脂封止工程と、
    前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
    を備え、
    前記電鋳基板が前記半導体素子の搭載位置の領域に凹面を有する、
    ことを特徴とする半導体装置製造方法。
  4. 前記電着工程において、前記電鋳基板の主面上に前記金属板を形成するとともに第2金属板をも形成し、
    前記半導体素子搭載工程において、互いに対向する第1面および第2面を有し該第1面に電極パッドが形成された第2半導体素子の該第2面を前記半導体素子の第1面に対向させて配置し、前記第2半導体素子の電極パッドと前記第2金属板とを導電性ワイヤにより互いに接続し、
    前記樹脂封止工程において、前記半導体素子,前記第2半導体素子,前記金属板,前記第2金属板,前記バンプおよび前記導電性ワイヤを樹脂で覆う、
    ことを特徴とする請求項記載の半導体装置製造方法。
JP2006224540A 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法 Expired - Fee Related JP5154039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006224540A JP5154039B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006224540A JP5154039B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2008047832A JP2008047832A (ja) 2008-02-28
JP5154039B2 true JP5154039B2 (ja) 2013-02-27

Family

ID=39181245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224540A Expired - Fee Related JP5154039B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Country Status (1)

Country Link
JP (1) JP5154039B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP5508244B2 (ja) * 2010-11-15 2014-05-28 シチズンホールディングス株式会社 半導体発光装置の製造方法
US10007047B2 (en) 2010-12-23 2018-06-26 Samsung Display Co., Ltd. Display apparatus having thermally protected backlight assembly
KR101816275B1 (ko) * 2010-12-23 2018-01-09 삼성디스플레이 주식회사 백라이트 어셈블리를 갖는 표시 장치
JP2012164863A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012164862A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9324677B2 (en) 2011-04-04 2016-04-26 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102032392B1 (ko) * 2012-02-10 2019-10-16 루미리즈 홀딩 비.브이. 칩 스케일 led 패키지를 형성하는 몰딩 렌즈 및 그의 제조 방법
US20130240934A1 (en) 2012-03-14 2013-09-19 Samsung Electronics Co., Ltd. Light emitting element package and method of manufacturing the same
KR102025719B1 (ko) * 2012-03-14 2019-09-26 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN104282819B (zh) 2013-07-08 2018-08-28 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
JP6662602B2 (ja) * 2015-01-16 2020-03-11 ローム株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
JP2002280491A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP4180537B2 (ja) * 2003-10-31 2008-11-12 シャープ株式会社 光学素子の封止構造体および光結合器ならびに光学素子の封止方法
JP4168966B2 (ja) * 2004-04-21 2008-10-22 セイコーエプソン株式会社 電子部品パッケージの実装方法

Also Published As

Publication number Publication date
JP2008047832A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
CN101859701B (zh) 半导体装置用基板、半导体装置及它们的制造方法
KR101609405B1 (ko) 리드 프레임 기판 및 그 제조 방법
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP2011097011A (ja) 発光装置
JP2009099680A (ja) 光学デバイスおよびその製造方法
JP5154039B2 (ja) 半導体装置および半導体装置製造方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2008047834A (ja) 半導体装置および半導体装置製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP7339231B2 (ja) 半導体装置用基板、半導体装置
KR101324223B1 (ko) 리드 프레임의 제조방법
JP2008047836A (ja) 半導体装置および半導体装置製造方法
JP5177977B2 (ja) 半導体装置および半導体装置製造方法
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
CN113725721A (zh) 半导体侧发射式激光器的引线框架封装及其制造方法
JP2017098315A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP4786465B2 (ja) 光学マスク部材及びその製造方法
JP4786464B2 (ja) 透光性キャップ部材及びその製造方法
JP6096168B2 (ja) 発光装置
JP2008046558A (ja) 光学レンズ及びその製造方法
JP3993218B2 (ja) 半導体装置の製造方法
KR100643318B1 (ko) 초소형 발광다이오드 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5154039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees