JP2013183055A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2013183055A
JP2013183055A JP2012046330A JP2012046330A JP2013183055A JP 2013183055 A JP2013183055 A JP 2013183055A JP 2012046330 A JP2012046330 A JP 2012046330A JP 2012046330 A JP2012046330 A JP 2012046330A JP 2013183055 A JP2013183055 A JP 2013183055A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode plate
semiconductor
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012046330A
Other languages
English (en)
Other versions
JP5851888B2 (ja
Inventor
Eiji Ono
栄治 大野
Eiji Osugi
英司 大杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012046330A priority Critical patent/JP5851888B2/ja
Priority to US13/767,512 priority patent/US8710663B2/en
Priority to CN201310082571.XA priority patent/CN103295923B/zh
Publication of JP2013183055A publication Critical patent/JP2013183055A/ja
Priority to US14/244,072 priority patent/US9000595B2/en
Application granted granted Critical
Publication of JP5851888B2 publication Critical patent/JP5851888B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることができる。
【解決手段】半導体ウエハの裏面を研削材で研削して、半導体ウエハを所定の厚さまで薄く加工した後、半導体ウエハを切断領域に沿って切断して複数の半導体チップ２を取得する。そして、半導体チップ２の裏面に研削スジを残した状態で、半導体チップ２の裏面がダイアイランド３ａの上面と対向するように、導電性樹脂ペースト６を介してダイアイランド３ａの上面上に半導体チップ２を配置する。ダイアイランド３ａの上面には窪み８を有しており、窪み８の縁から窪み８の底までの深さは３μｍ〜１０μｍである。
【選択図】図３

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、半導体チップの裏面と電気的に接続された外部端子、および半導体チップの表面に形成されたボンディングパッドと電気的に接続された外部端子が樹脂封止体の下面から露出するパッケージ構造の半導体装置に適用して有効な技術に関するものである。
例えば特開２００７−３２４５２３号公報（特許文献１）には、半導体チップに塗布した金属粉末と有機溶剤とから成る金属ペーストを焼結して粉末金属焼結体とした後、Ｎｉ板を半導体チップ上に搭載し、加熱及び加圧して半導体チップとＮｉ板とを接合する方法が開示されている。
また、特開２００４−１２６６２２号公報（特許文献２）には、基板上に互いに離れて設けられた複数の電極と、各々の電極上に導電性接着剤を介して設けられた複数の発光ダイオードと、導電性接着剤を囲む様に基板上に設けられた絶縁層とを備え、絶縁層を導電性接着剤に対して濡れ性が悪い材質とすることにより、発光ダイオードを高密度に実装する技術が開示されている。
また、実開昭６３−５９３５７号公報（特許文献３）には、裏面が粗面となり、その粗面に部分的に設けられたオーミック電極を有し、裏面側が導電性接着剤で基台に固着されている発光ダイオードが開示されている。
特開２００７−３２４５２３号公報 特開２００４−１２６６２２号公報 実開昭６３−５９３５７号公報
電子機器の小型化および薄型化に伴い、電子機器に搭載される半導体装置（半導体パッケージ）においても小型化および薄型化が要求されている。
そこで、本願発明者らは、金属から成る基材を母基板とする電解めっき法を用いて、外部端子（リードフレーム、リード、端子、金属板、導電パターン）を形成することにより、半導体装置の小型化および薄型化を実現する検討を行った。
具体的には、外部端子となるダイアイランドおよび複数の電極端子（電極）を電解めっき法により形成し、ダイアイランドの上面と半導体チップの裏面とを対向させて、ダイアイランドの上面上に半導体チップを配置し、さらに、複数の電極端子と半導体チップの表面に形成された複数のボンディングパッド（電極パッド、表面電極）とを複数の導電性部材を用いてそれぞれ電気的に接続した構造を検討した。
しかしながら、本願発明者らが検討したところ、このような構造の半導体装置については、以下に説明する種々の技術的課題が存在する。
すなわち、ダイアイランドの上面と半導体チップの裏面とは、導電性樹脂ペーストを介して電気的に接続されているが、その導電性樹脂ペーストの過不足により不具合が生じて、半導体装置の信頼性が低下することが明らかとなった。
従来、導電性樹脂ペーストの吐出圧力および吐出時間を管理することにより、導電性樹脂ペーストの供給量は制御されていた。しかし、この方法だけでは、導電性樹脂ペーストの供給量を常に一定とすることが難しかった。そのため、導電性樹脂ペーストが適正な供給量よりも多い場合は、例えば導電性樹脂ペーストが、ダイアイランドの側面をつたわり、半導体チップおよびダイアイランド等を封止する樹脂封止体の下面（裏面）にはみ出してしまう。また、導電性樹脂ペーストが適正な供給量よりも少ない場合は、例えば濡れ不足により、半導体チップがダイアイランドの上面上から剥がれてしまう。
そこで、本願発明では、ダイアイランドの上面と半導体チップの裏面との接続に用いる導電性樹脂ペーストの広がりを適切なものとすることによって、前述した導電性樹脂ペーストの樹脂封止体の下面へのはみ出しや半導体チップの剥がれ等の不具合を回避することのできる技術を開示する。
本発明の目的は、半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、以下の工程を含む半導体装置の製造方法である。半導体ウエハの第２主面を、研削材を用いて研削し、第２主面に研削スジを残して、半導体ウエハを薄くした後、半導体ウエハの第２主面に研削スジを残した状態で、切断領域に沿って半導体ウエハを切断し、半導体チップを取得する。また、ダイアイランド、およびダイアイランドの周囲に配置された複数の電極端子が形成された複数のチップ搭載領域を有する母基板を準備する。ダイアイランドの上面には窪みを有し、窪みの縁から窪みの底までの深さは３μｍ〜１０μｍである。そして、半導体チップの裏面に研削スジを残した状態で、半導体チップの裏面がダイアイランドの上面と対向するように、導電性樹脂ペーストを介してダイアイランドの上面上に半導体チップを配置する。その後、半導体チップの複数のボンディングパッドと母基板の複数の電極端子とを複数の導電性部材を介してそれぞれ電気的に接続し、半導体チップ、複数の導電性部材、ダイアイランドの一部、複数の電極端子の一部、および母基板の上面を封止する樹脂封止体を形成し、樹脂封止体から母基板を剥離して、樹脂封止体からダイアイランドの下面および複数の電極端子の下面を露出する。
また、この実施の形態は、樹脂封止された半導体装置である。半導体装置は、ダイアイランドと、表面、表面に形成された複数のボンディングパッド、および表面とは反対側の裏面を有し、裏面がダイアイランドの上面と対向するように、ダイアイランドの上面上に置かれた半導体チップと、複数の電極端子と、複数のボンディングパッドと複数の電極端子の上面とをそれぞれ電気的に接続する複数の導電性部材と、樹脂封止体とを含む。そして、半導体チップの裏面に視認できる複数の研削スジが形成された状態で、半導体チップの裏面は導電性樹脂ペーストを介してダイアイランドの上面と接続し、ダイアイランドの下面および複数の電極端子の下面は樹脂封止体から露出し、ダイアイランドの上面は縁から底までの深さが３μｍ〜１０μｍの窪みを有している。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることのできる技術を提供することにある。
本発明の一実施の形態による半導体装置の表面側の樹脂封止体を透かした要部平面図である。 本発明の一実施の形態による半導体装置の裏面（実装面）側の要部平面図である。 図１に示すＡ−Ａ′線に沿った半導体装置の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（ウエハ準備工程）における半導体ウエハの要部上面図である。 本発明の一実施の形態による半導体装置の製造に用いるバックグラインド装置の概略図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（バックグラインド工程）における半導体ウエハの要部裏面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（ウエハダイシング工程）における半導体ウエハの要部上面図である。 本発明の一実施の形態による母基板の要部上面図である。 本発明の一実施の形態による母基板の要部断面図および１個のダイアイランドを拡大して示す要部断面図である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する工程図である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１１に続く、図１１と同じ個所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１２に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１３に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１４に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１５に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１６に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する製造工程における母基板の要部断面図（図１７に続く、図１１と同じ箇所の要部断面図）である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（ダイボンディング工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（導電性樹脂ペーストベーク工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（ワイヤボンディング工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（モールド工程）中における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（母基板剥がし工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（レーザーマーク工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（パッケージダイシング工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する製造工程（ダイシングシート除去工程）における母基板の要部断面図である。 本発明の一実施の形態による半導体装置の製造方法を説明する工程図である。 本発明の一実施の形態による２ピンの外部端子を有する半導体装置の裏面（実装面）側の要部平面図である。 図２８に示すＢ−Ｂ′線に沿った半導体装置の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、シリコン（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態で用いる「♯（メッシュ）記号」は、研削材の粗さを表記するものであり、これに続く数値は、研削材の表面の砥粒のサイズを表わしている（「ＪＩＳＲ６００１研削といし用研磨材の粒度」参照）。電気抵抗試験方法による測定を用いている場合は、例えば♯３６０は、最大粒子径が８６μｍ以下、累積高さ５０％点の粒子径が３５．０μｍ程度の研削材を示し、例えば♯２０００は、最大粒子径が１９μｍ以下、累積高さ５０％点の粒子径が６．７μｍ程度の研削材を示す。
また、以下の実施の形態で用いる「ダイヤモンド砥石」とは、工作物（半導体ウエハ）を削るためのダイヤモンド砥粒が全体に入った砥石を言い、ダイヤモンド砥粒の入っていない台座とダイヤモンド砥粒が入った砥層との２層構造もこれに含まれる。また、２層構造のダイヤモンド砥石の場合は、砥層の部分が連続して一つの輪になっているもの、および砥層の部分にチップを一つ一つ間隔をあけて取り付けたもの（セグメントタイプ）のいずれであってもよい。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態）
≪半導体装置について≫
本発明の実施の形態による半導体装置について、図１〜図３を用いて説明する。図１は半導体装置の表面側の樹脂封止体を透かした要部平面図、図２は半導体装置の裏面（実装面）側の要部平面図、図３は図１に示すＡ−Ａ′線に沿った半導体装置の要部断面図である。
半導体装置（半導体パッケージ）１は、半導体チップ２、半導体チップ２が配置され、外部端子となるダイアイランド（第１電極板）３ａ、半導体チップ２の周囲に設けられ、外部端子となる複数の電極端子（第２電極板、電極）３ｂ、および半導体チップ２の表面に設けられた複数のボンディングパッド（電極パッド、表面電極）４と複数の電極端子３ｂとを電気的に接続する複数の導電性部材５から構成されている。本実施の形態では、５ピンの外部端子（１ピンのダイアイランド３ａおよび４ピンの電極端子３ｂ）を有する半導体装置を例示している。
半導体チップ２は、表面、およびこの表面とは反対側の裏面を有している。半導体チップ２の表面側には、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜と、から構成される集積回路が形成されている。
また、半導体チップ２の表面に設けられた複数のボンディングパッド４は、集積回路に形成された多層配線（図示は省略）のうちの最上層の配線（例えばアルミニウム（Ａｌ））からなり、集積回路を保護するための表面保護膜（図示は省略）に形成された開口部（図示は省略）により露出している。
また、半導体チップ２の裏面とダイアイランド３ａの上面（表面）とが対向し、半導体チップ２は、導電性樹脂ペースト６を介してダイアイランド３ａの上面上に配置されている。導電性樹脂ペースト６は、例えば銀（Ａｇ）から成る。半導体チップ２の裏面には、一部が視認できる多数の研削スジが残っている。
ダイアイランド３ａおよび複数の電極端子３ｂは、上面（表面）、およびこの上面とは反対側の下面（裏面、実装面）を有している。ダイアイランド３ａおよび複数の電極端子３ｂは、めっき法により形成（堆積）されためっき膜（金属粒子の集合体）であり、具体的には、金（Ａｕ）膜上にニッケル（Ｎｉ）膜が堆積され、さらに、このニッケル（Ｎｉ）膜上に銀（Ａｇ）膜が堆積されている。金（Ａｕ）膜の厚さは、例えば０．１μｍ、ニッケル（Ｎｉ）膜の厚さは、例えば６０μｍ、銀（Ａｇ）膜の厚さは、例えば３μｍである。なお、銀（Ａｇ）膜に代えて、ニッケル（Ｎｉ）膜上に金（Ａｕ）膜を形成してもよい。ダイアイランド３ａの上面視における寸法は、半導体チップ２の上面視における縦（第１方向）および横（第１方向と直交する第２方向）の寸法よりは小さく、半導体チップ２がダイアイランド３ａの上面を全て覆っている。
さらに、半導体チップ２の一部（上面および側面）、ダイアイランド３ａの一部（側面）、複数の電極端子３ｂの一部（上面および側面）、および複数の導電性部材５は樹脂封止体（封止体）７によって封止されている。しかし、樹脂封止体７の下面（裏面）からは、ダイアイランド３ａおよび複数の電極端子３ｂのそれぞれの他部（下面）が露出した構造となっている。
前述したように、半導体チップ２の裏面とダイアイランド３ａの上面とが対向し、半導体チップ２は、導電性樹脂ペースト６を介してダイアイランド３ａの上面上に配置されている。ダイアイランド３ａの上面は平坦ではなく、その中央部分に窪み（凹部）８を有している。窪み８は、導電性樹脂ペースト６が集まる領域（液溜まり領域）であり、窪み８の縁から窪み８の底までの深さ（半導体チップ２の裏面から、半導体チップ２の裏面に最も遠いダイアイランド３ａの上面までの距離（図３に示すＬ１）と、半導体チップ２の裏面から、半導体チップ２の裏面に最も近いダイアイランド３ａの上面までの距離（図３に示すＬ２）との差）は、例えば３μｍ〜１０μｍである。この窪み８をダイアイランド３ａの上面に設けたこと、および半導体チップ２の裏面に研削スジを形成したことにより、導電性樹脂ペースト６の濡れ不足を解消することができると同時に、ダイアイランド３ａの側面への導電性樹脂ペースト６の液だれを防止することができる。その効果については、後述する半導体装置の製造方法において詳細に説明する。上記窪み８は、複数の電極端子３ｂの上面の中央部分にも形成される。
また、半導体チップ２の裏面から、半導体チップ２の裏面に最も近いダイアイランド３ａの上面までの距離（図３に示すＬ２）は、例えば５μｍ〜８μｍであるが、この距離は、導電性樹脂ペースト６中に含まれるフィラーの粒径により決まるため、これに限定されるものではない。
≪半導体装置の製造方法について≫
次に、本発明の一実施の形態による５ピンの外部端子を有する半導体装置の製造方法を図４〜図２７を用いて工程順に説明する。
図４はウエハ準備工程における半導体ウエハの要部上面図、図５は半導体装置の製造に用いるバックグラインド装置の概略図、図６はバックグラインド工程における半導体ウエハの要部裏面図、図７はウエハダイシング工程における半導体ウエハの要部上面図である。また、図８〜図１９はダイボンディング工程を説明する図である。図８は母基板の要部上面図、図９は母基板の要部断面図、図１０は複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する工程図、図１１〜図１８は複数の外部端子（ダイアイランドおよび電極端子）を有する母基板の製造方法を説明する各製造工程における母基板の要部断面図、図１９はダイボンディング工程における母基板の要部断面図である。また、図２０は導電性樹脂ペーストベーク工程における母基板の要部断面図、図２１はワイヤボンディング工程における母基板の要部断面図、図２２はモールド工程における母基板の要部断面図、図２３は母基板剥がし工程における母基板の要部断面図である。また、図２４はレーザーマーク工程における母基板の要部断面図、図２５はパッケージダイシング工程における母基板の要部断面図、図２６はダイシングシート除去工程における母基板の要部断面図である。また、図２７は半導体装置の製造方法を説明する工程図である。
ここでは、５ピンの外部端子（１ピンのダイアイランドおよび４ピンの電極端子）を有する半導体装置の製造方法について説明するが、これに限定されるものではなく、例えば２ピン、または７ピン等の外部端子を有する半導体装置の製造方法にも適用することができる。
＜ウエハ準備工程Ｐ１＞
まず、図４に示すように半導体ウエハ１０を準備する。半導体ウエハ１０は単結晶シリコンからなり、その直径は、例えば２００ｍｍまたは３００ｍｍ、その厚さ（第１の厚さ）は、例えば０．７ｍｍ以上（製造工程への投入時の値）である。半導体ウエハ１０は、第１主面（表面）１０ｘ、第１主面１０ｘにマトリックス状に区画形成された複数のチップ領域ＣＡ、複数のチップ領域ＣＡのうちの互いに隣り合うチップ領域ＣＡ間に形成された切断領域（スクライブ領域、ダイシング領域、ダイシングライン）ＤＬ、および第１主面１０ｘとは反対側の第２主面（裏面）を有している。
半導体ウエハ１０の第１主面１０ｘの各チップ領域ＣＡには、これに限定されないが、複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とから構成される集積回路が形成されている。上記絶縁層は、例えば酸化シリコン膜で形成されている。上記配線層は、例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、または銅（Ｃｕ）などの金属膜で形成されている。上記表面保護膜は、例えば酸化シリコン膜または窒化シリコン膜等の無機絶縁膜および有機絶縁膜を積み重ねた多層膜で形成されている。また、半導体ウエハ１０の第１主面１０ｘの各チップ領域ＣＡには、上記複数の半導体素子と電気的に接続された複数のボンディングパッド（電極パッド、表面電極）４が各チップ領域ＣＡの各辺に沿って配置されている。これら複数のボンディングパッド４は、上記多層配線層のうちの最上層の配線からなり、上記表面保護膜にそれぞれのボンディングパッド４に対応して形成された開口部により露出している。
＜バックグラインド工程Ｐ２＞
次に、半導体ウエハ１０の第２主面を、研削材を用いて研削することにより、半導体ウエハ１０の厚さを所定の厚さ（第２の厚さ）まで薄くする。
半導体ウエハ１０の第２主面の研削には、例えば図５に示すバックグラインド装置１２を用いる。このバックグラインド装置１２は、半導体ウエハ１０を載置し、回転運動を行うチャックテーブル１３を備え、チャックテーブル１３の上面に対向する上方に、研削材１４を保持し、回転運動を行うホイール１５を備えている。
まず、半導体ウエハ１０の第１主面１０ｘ側に集積回路を覆う保護テープ（バックグラインドテープ）１１を貼り付ける。
次に、バックグラインド装置１２に備わるチャックテーブル１３の上面と半導体ウエハ１０の第１主面１０ｘとを対向させて、チャックテーブル１３の上面上に保護テープ１１を介して半導体ウエハ１０を載置する。
次に、チャックテーブル１３を回転運動させ、研削材（例えばダイヤモンド砥石）１４を保持するホイール１５を回転運動させる。このような状況下において、半導体ウエハ１０の第２主面１０ｙにスラリーを供給しつつ、チャックテーブル１３の回転運動およびホイール１５の回転運動によって、半導体ウエハ１０の第２主面１０ｙを、研削材１４を用いて研削する。これにより、半導体ウエハ１０の厚さを所定の仕上がり厚さ（第２の厚さ）まで薄くし、さらに、第２主面１０ｙに多数の研削スジを残す。その多数の研削スジの一部は視認することができる。この研削において用いる研削材１４の粗さは、例えば♯３２０〜♯４０００であり、♯２０００を中心値とする周辺範囲が好適である。半導体ウエハ１０の仕上がり厚さ（第２の厚さ）は、例えば０．１ｍｍ〜０．３ｍｍである。
その後、半導体ウエハ１０を洗浄して、半導体ウエハ１０の第２主面１０ｙに付着した研削砥粒および汚染を除去する。
図６に、研削後の半導体ウエハ１０の第２主面１０ｙの状態を説明する要部平面図を示す。半導体ウエハ１０の第２主面１０ｙには、その一部は視認できる多数の研削スジ１６が残っている。例えば♯２０００の研削材１４により、半導体ウエハ１０の第２主面１０ｙを研削した場合、第２主面１０ｙの面粗さは、最大高さＲｙ（粗さ曲線から、その平均線の方向に基準長さだけを抜き取り、この抜き取り部分の平均線から最も高い山頂までの高さと最も低い谷底までの深さとの和）で表すと、例えば０．２μｍ程度である。
本実施の形態では、１回の研削により、半導体ウエハ１０の厚さを所定の仕上がり厚さ（第２の厚さ）とし、さらに、第２主面１０ｙに多数の研削スジ１６を残した。しかし、半導体ウエハ１０の厚さを、仕上がりの厚さ（第２の厚さ）に近い厚さまで薄くする第１研削（粗研削）と、所望する多数の研削スジ１６を残す第２研削（仕上げ研削）の２回の研削を行ってもよい。すなわち、第１研削（粗研削）において、目の粗い研削材（例えば♯３２０〜♯３６０）１４を用いることにより、半導体ウエハ１０の厚さを仕上がりの厚さ（第２の厚さ）に近い厚さまで研削し、続いて、第２研削（仕上げ研削）において、第１研削（粗研削）に使用した研削材よりも目の粗さが細かい研削材（例えば♯５００〜♯４０００）を用いて研削する。これにより、研削に要する時間を短縮することができ、また、所望する深さおよび数の多数の研削スジ１６を残すことができる。
半導体ウエハ１０の第２主面１０ｙに残る研削スジ１６は、例えばスピンエッチ法、ＣＭＰ（Chemical Mechanical Polishing）法などにより除去せず、半導体ウエハ１０の第２主面１０ｙに研削スジ１６を残したままの状態にしておく。
＜ウエハダイシング工程Ｐ３＞
次に、図７に示すように、予めダイシングテープを貼り付けた環状のフレーム１７を用意しておき、このダイシングテープの上面に、半導体ウエハ１０の第１主面１０ｘを上面にして半導体ウエハ１０を貼着する。続いて、例えばダイヤモンド微粒を貼り付けた極薄の円形刃（ダイシングブレード）１８を用いて、半導体ウエハ１０を切断領域ＤＬに沿って縦、横に切断する。半導体ウエハ１０は半導体チップ２に個片化されるが、個片化された後も半導体チップ２はダイシングテープを介してフレーム１７に固定されているため、整列した状態を維持している。
次に、ダイシングテープの下面側から紫外線を照射して、接着層の接着力を低下させることにより、各半導体チップ２がダイシングテープから剥がれやすくする。
＜ダイボンディング工程Ｐ４＞
［Ｐ４−１：基材準備工程］
次に、図８に示すように、母基板（基板、基材、母材）１９を準備する。母基板１９は、例えばステンレス（ＳＵＳ４３０）または銅（Ｃｕ）などの導電性部材から成り、１つの半導体チップ２が配置される領域（チップ搭載領域ＤＩＡ）がマトリックス状に区画形成された多数個取り基板である。図８では、複数のチップ搭載領域ＤＩＡからなる１つのブロックが、３つ形成された母基板１９を例示している。母基板１９の厚さは、例えば０．１５ｍｍである。
母基板１９の上面（表面、チップ搭載面）の１つのチップ搭載領域ＤＩＡの中央部には１ピンのダイアイランド（第１電極板）３ａが形成され、その周囲には複数（本実施の形態では４ピン）の電極端子（第２電極板、電極）３ｂが形成されている。
図９に示すように、ダイアイランド３ａおよび電極端子３ｂは、例えば電解めっき法により金（Ａｕ）膜、ニッケル（Ｎｉ）膜、および銀（Ａｇ）膜または金（Ａｕ）膜を下から順次形成した積層膜により構成され、ニッケル（Ｎｉ）膜がひさし状に張り出したマッシュルーム形状を有している。ダイアイランド３ａおよび電極端子３ｂの上面（表面）は、母基板１９の上面よりも高い位置にあるが、電解めっき法により形成するダイアイランド３ａおよび電極端子３ｂは、導電性基板（金属板）をパターニングすることで形成されたリードフレームの一部からなるリードの厚さの約半分以下の厚さで形成することができる。また、ダイアイランド３ａおよび電極端子３ｂの形状をマッシュルーム形状とすることにより、後の製造工程であるモールド工程Ｐ７において、ダイアイランド３ａおよび電極端子３ｂのアンカー効果が期待できる。ダイアイランド３ａおよび電極端子３ｂを構成する金（Ａｕ）膜の厚さは、例えば０．１μｍ以上、ニッケル（Ｎｉ）膜の厚さは、例えば５０〜８０μｍ、銀（Ａｇ）膜または金（Ａｕ）膜の厚さは、例えば２.５μｍ以上である。
次に、図１０〜図１８を用いてダイアイランド３ａおよび電極端子３ｂが形成された母基板１９の製造方法について説明する。図１０はダイアイランド３ａおよび電極端子３ｂを有する母基板１９の製造方法を説明する工程図、図１１〜図１８はダイアイランド３ａおよび電極端子３ｂを有する母基板１９の製造方法を説明する各製造工程における母基板の要部断面図である。
・Ｐ４−１（１）：レジスト貼り付け工程〜露光工程
図１１に示すように、母基板１９の上面にレジスト膜２０を塗布した後、このレジスト膜２０に、所定のパターンが形成されたフィルムマスク２１を介して紫外線を露光する。同様に、母基板１９の上面と反対側の下面（裏面）にレジスト膜２２を塗布した後、このレジスト膜２２に、所定のパターンが形成されたフィルムマスク２３を介して紫外線を露光する。
・Ｐ４−１（２）：現像工程
図１２に示すように、フィルムマスク２１，２３を除去した後、現像処理を施して、母基板１９の上面に塗布されたレジスト膜２０および母基板１９の下面に塗布されたレジスト膜２２をそれぞれパターニングする。これにより、母基板１９の上面に塗布されたレジスト膜２０にダイアイランド３ａを形成するためのダイアイランド用の穴２４ａ、および電極端子３ｂを形成するための電極端子用の穴２４ｂを形成する。また、母基板１９の下面に塗布されたレジスト膜２２にガイド用の穴２５を形成する。ダイアイランド用の穴２４ａの上面視における縦（第１方向）および横（第２方向）の寸法は、それぞれ半導体チップ２の上面視における縦（第１方向）および横（第２方向）の寸法よりも小さく形成される。
・Ｐ４−１（３）：溝形成工程
図１３に示すように、レジスト膜２０をマスクとしたエッチングにより、ダイアイランド用の穴２４ａおよび電極端子用の穴２４ｂの底部に露出した母基板１９に、溝２６を形成する。溝２６の深さは、例えば３μｍである。
・Ｐ４−１（４）：金めっき工程
図１４に示すように、母基板１９の下面に形成されたレジスト膜２２の表面を保護フィルム２７で覆った後、電解めっき法により母基板１９の上面に形成されたダイアイランド用の穴２４ａおよび電極端子用の穴２４ｂの底部にそれぞれ金（Ａｕ）膜３Ａを形成（堆積）する。金（Ａｕ）膜３Ａの厚さは、例えば０．１μｍである。なお、後の製造工程である母基板剥がし工程Ｐ８において、樹脂封止体７から母基板１９を引き剥がす際、ダイアイランド３ａまたは電極端子３ｂが母基板１９側に残ることを防止するため、金（Ａｕ）膜３Ａを形成する前に、母基板１９の上面に形成されたダイアイランド用の穴２４ａおよび電極端子用の穴２４ｂの底部にそれぞれ被膜３３を形成してもよい。
・Ｐ４−１（５）：ニッケルめっき工程
図１５に示すように、さらに、電解めっき法により母基板１９の上面に形成されたダイアイランド用の穴２４ａおよび電極端子用の穴２４ｂの内部に、金（Ａｕ）膜３Ａに接続してニッケル（Ｎｉ）膜３Ｂをそれぞれ形成（堆積）する。このニッケル（Ｎｉ）膜３Ｂは、ダイアイランド用の穴２４ａおよび電極端子用の穴２４ｂの内部のみでなく、レジスト膜２０の表面にも拡がって形成されるので、オーバーハング（庇のようにはみ出した部位）を有するマッシュルーム形状に形成される。ニッケル（Ｎｉ）膜３Ｂの厚さは、例えば６０μｍである。
また、ダイアイランド用の穴２４ａの内部に形成されるニッケル（Ｎｉ）膜３Ｂの上面の中央部分に、窪み（凹部）８を形成する。窪み８の縁から窪み８の底までの深さは、例えば３μｍ〜１０μｍである。この際、電極端子用の穴２４ｂの内部に形成されるニッケル（Ｎｉ）膜３Ｂの上面の中央部分にも、同様に、例えば３μｍ〜１０μｍの深さを有する窪み８が形成される。
・Ｐ４−１（６）：銀（または金）めっき工程
図１６に示すように、さらに、電解めっき法により母基板１９の上面に形成されたニッケル（Ｎｉ）膜３Ｂの表面形状に倣って、ニッケル（Ｎｉ）膜３Ｂの表面に接続して銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃを形成（堆積）する。銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃの厚さは、例えば３μｍである。本実施の形態では、金（Ａｕ）膜３Ａ、ニッケル（Ｎｉ）膜３Ｂ、および銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃを電解めっき法により形成することについて説明したが、無電解めっき法により形成してもよい。ただし、これらめっき膜の形成速度（堆積速度）を考慮した場合には、電解めっき法を用いることが好ましい。
・Ｐ４−１（７）：フレームエッチング工程
図１７に示すように、母基板１９の下面に形成されたレジスト膜２２の表面を覆う保護フィルム２７を除去した後、レジスト膜２２をマスクとして母基板１９をエッチングする。これにより、レジスト膜２２に形成されたガイド用の穴２５に対応して母基板１９の外枠２８を形成する。
・Ｐ４−１（８）：除去工程
図１８に示すように、レジスト膜２０，２２を除去し、余分な母基板１９の一部を除去することにより、ダイアイランド３ａおよび電極端子３ｂを有する母基板１９が略完成する。
ダイアイランド３ａの上面は平坦ではなく、その中央部分に窪み（凹部）８を有している。窪み８の縁から窪み８の底までの深さは、例えば３μｍ〜１０μｍである。さらに、ダイアイランド３ａの上面視における縦（第１方向）および横（第２方向）の寸法は、それぞれ半導体チップ２の上面視における縦（第１方向）および横（第２方向）の寸法よりも小さく形成される。
［Ｐ４−２：ダイボンディング工程］
次に、図１９に示すように、半導体チップ２の表面を円筒コレット２９によって吸着し、保持した後、半導体チップ２をダイシングテープから引き剥がしてピックアップする。ピックアップされた半導体チップ２は、母基板１９の上面のダイアイランド３ａに搬送される。
次に、ダイアイランド３ａの上面上に導電性樹脂ペースト６を滴下する。導電性樹脂ペースト６は、例えば銀（Ａｇ）ペーストであり、その粘度は、例えば１０Ｐａ・ｓ〜２０Ｐａ・ｓ（５ｒｐｍ）である。続いて、ダイアイランド３ａの上面と半導体チップ２の裏面とを対向させて、ダイアイランド３ａの上面上に導電性樹脂ペースト６を介して半導体チップ２を配置し、半導体チップ２に荷重を掛けて、半導体チップ２を固定する。
ここで、半導体チップ２の裏面に多数の研削スジ１６がある状態で、ダイアイランド３ａの上面上に導電性樹脂ペースト６を介して半導体チップ２を置いているので、半導体チップ２の裏面に研削スジ１６がない状態よりも、毛細管現象により導電性樹脂ペースト６の濡れ性が向上する。これにより、導電性樹脂ペースト６が半導体チップ２の周辺部、特に角部に行き渡りやすくなり、導電性樹脂ペースト６の濡れ不足を解消することができる。
また、半導体チップ２の裏面にある多数の研削スジ１６をつたわって、導電性樹脂ペースト６が半導体チップ２の側面に回り込み、さらに、表面張力によって、導電性樹脂ペースト６が半導体チップ２の側面に広がるようになる。その結果、ダイアイランド３ａの側面への導電性樹脂ペースト６の液だれを防止することができる。
また、ダイアイランド３ａの上面は平坦ではなく、その中央部分に、導電性樹脂ペースト６の液溜まり領域となる窪み８を有している。この窪み８の凝集力により、ダイアイランド３ａの上面に滴下された導電性樹脂ペースト６は窪み８内に集まり、この窪み８内から溢れるものが窪み８の外に均等に流れ出す。従って、ダイアイランド３ａの上面上に滴下する導電性樹脂ペースト６の供給量がばらついても、導電性樹脂ペースト６が均等に広がり、広がる範囲も安定する。これにより、半導体チップ２の裏面に多数の研削スジ１６があることによる導電性樹脂ペースト６の濡れ性の向上に加えて、局所的に導電性樹脂ペースト６が多く流れる箇所がなくなるので、ダイアイランド３ａの側面への導電性樹脂ペースト６の液だれをさらに防止することができる。
導電性樹脂ペースト６の粘度を高くすることにより、その広がりを抑えて、ダイアイランド３ａの側面への導電性樹脂ペースト６の液だれを防止することは可能である。しかし、粘度が高くなると、逆に広がり難くなり、半導体チップ２の裏面に均一に導電性樹脂ペースト６を形成できず、半導体チップ２とダイアイランド３ａとの接着不良が生じるおそれがある。
＜導電性樹脂ペーストベーク工程Ｐ５＞
次に、図２０に示すように、複数の半導体チップ２が貼り付けられた母基板１９に対して熱処理を施す。これにより、導電性樹脂ペースト６の硬化反応を促進させて、半導体チップ２とダイアイランド３ａとの接着力を強くする。
＜ワイヤボンディング工程Ｐ６＞
次に、図２１に示すように、半導体チップ２の表面の縁辺に配置された複数のボンディングパッド４と、母基板１９の上面のダイアイランド３ａの周囲に形成された複数の電極端子３ｂとを、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、複数の導電性部材５を用いてそれぞれ電気的に接続する。導電性部材５には、例えばワイヤ（金（Ａｕ）ワイヤ）を用いる。具体的には、ワイヤの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）によりボンディングパッド４の上面および電極端子３ｂの上面に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
また、主として、正ボンディング方式（半導体チップ２のボンディングパッド４とワイヤの一部を接続した後に、電極端子３ｂとワイヤの他部を接続する方式）を用いるが、逆ボンディング方式（電極端子３ｂとワイヤの一部を接続した後に、半導体チップ２のボンディングパッド４とワイヤの他部を接続する方式）を用いても良い。
＜モールド工程Ｐ７＞
次に、図２２に示すように、複数の半導体チップ２が配置された母基板１９を金型成型機にセットし、温度を上げて液状化した封止樹脂を金型成型機に圧送して流し込み、母基板１９の上面側を封止樹脂で封入して、１つの樹脂封止体（封止体）７を形成する。続いて、例えば１７５℃の温度で５時間の熱処理（ポストキュアベーク）を施す。これにより、複数の半導体チップ２の一部（上面および側面）、複数のダイアイランド３ａの一部（側面）、複数の電極端子３ｂの一部（上面および側面）、および複数の導電性部材５などが母基板１９の上面側を被覆する樹脂封止体７によって封止される。樹脂封止体７の厚さは、例えば４００μｍである。樹脂封止体７は、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂から成る。
＜母基板剥がし工程Ｐ８＞
次に、図２３に示すように、樹脂封止体７から母基板１９を折り曲げながら引き剥がす。これにより、樹脂封止体７の下面（裏面）から複数のダイアイランド３ａおよび複数の電極端子３ｂのそれぞれの他部（下面、裏面、実装面）を露出させる。
＜レーザーマーク工程Ｐ９＞
次に、図２４に示すように、レーザー３０を用いて樹脂封止体７の上面に品名などを捺印する。
＜パッケージダイシング工程Ｐ１０＞
次に、図２５に示すように、ダイシングシート３１を準備する。ダイシングシート３１の上面には、接着層３２が貼り付けられている。接着層３２は、例えばアクリル系ＵＶ硬化タイプの粘着剤である。続いて、ダイシングシート３１の上面に接着層３２を介して、複数の半導体チップ２の一部（上面および側面）、複数のダイアイランド３ａの一部（側面）、複数の電極端子３ｂの一部（上面および側面）、および複数の導電性部材５などを被覆した樹脂封止体７を固定する。
次に、例えばダイヤモンド微粒を貼り付けた極薄の円形刃（ダイシングブレード）を用いて、樹脂封止体７の下面側から樹脂封止体７をスクライブ領域に沿って縦（第１方向）および横（第２方向）に切断する。同時に、接着層３２も上記スクライブ領域に沿って縦（第１方向）および横（第２方向）に切断する。樹脂封止体７は半導体装置（半導体パッケージ）１に個片化されるが、個片化された後も半導体装置１はダイシングシート３１を介して固定されているため、整列した状態を維持している。
＜パッケージ洗浄工程Ｐ１１＞
次に、樹脂封止体７および接着層３２を切断する際に発生した屑などを除去するために、半導体装置１を洗浄する。
＜ＵＶ照射工程Ｐ１２＞
次に、ダイシングシート３１の下面側から紫外線を照射して、接着層３２の接着力を低下させる。これにより、各半導体装置１がダイシングシート３１から剥がれやすくなる。このダイシングシート３１は、紫外線を透過することが可能な材料から成るため、紫外線を透過させることが可能である。
＜ダイシングシート除去工程Ｐ１３＞
次に、図２６に示すように、ダイシングシート３１を除去することにより、個々の半導体装置１に分ける。半導体装置１の樹脂封止体７の下面には、ダイアイランド３ａおよび複数の電極端子３ｂのそれぞれの下面（裏面、実装面）が露出している。
＜選別工程Ｐ１４および外観検査工程Ｐ１５＞
次に、製品規格に沿って選別し、さらに最終外観検査を経て製品（半導体装置１）が完成する。
＜梱包工程Ｐ１６＞
次に、キャリアテープに予め形成されている窪みに製品（半導体装置１）を収納する。その後、例えばキャリアテープをリールに巻き取り、防湿された袋にリールを収納し、この状態で出荷する。
このように、本実施の形態によれば、半導体チップ２の裏面に多数の研削スジ１６を残した状態で、ダイアイランド３ａの上面上に導電性樹脂ペースト６を介して半導体チップ２を配置しているので、導電性樹脂ペースト６の濡れ性が向上し、導電性樹脂ペースト６の濡れ不足を解消することができる。
また、半導体チップ２の裏面にある多数の研削スジ１６をつたわって、導電性樹脂ペースト６が半導体チップ２の側面に回り込み、さらに、表面張力によって、導電性樹脂ペースト６が半導体チップ２の側面に広がる。
また、ダイアイランド３ａの上面の中央部分に、導電性樹脂ペースト６の液溜まり領域となる窪み８を設けることにより、導電性樹脂ペースト６が均等に広がり、広がる範囲も安定する。
従って、導電性樹脂ペースト６の濡れ不足を解消できると同時に、ダイアイランド３ａの側面への導電性樹脂ペースト６の液だれを防止することができる。
これらにより、半導体チップ２がダイアイランド３ａから剥がれにくくなり、また、ダイアイランド３ａの側面をつたわって導電性樹脂ペースト６が樹脂封止体７の下面へはみ出さなくなるので、半導体装置１の信頼性の低下を抑制することができる。
（変形例）
前述した実施の形態では、本発明を５ピンの外部端子（１ピンのダイアイランド３ａおよび４ピンの電極端子３ｂ）を有する半導体装置１に適用した場合について説明したが、これに限定されるものではない。
本発明を、２ピンの外部端子を有する半導体装置に適用した例を図２８および図２９を用いて説明する。図２８は、２ピンの外部端子（１ピンのダイアイランドおよび１ピンの電極端子）を有する半導体装置の裏面（実装面）側の要部平面図、図２９は図２８に示すＢ−Ｂ′線に沿った半導体装置の要部断面図である。
図２８および図２９に示すように、２ピンの外部端子を有する半導体装置（半導体パッケージ）５１は、半導体チップ５２、半導体チップ５２が配置され、外部端子となるダイアイランド（第１電極板）５３ａ、およびダイアイランド５３ａと離間して設けられ、外部端子となる電極端子（第２電極板、電極）５３ｂから構成されている。半導体チップ５２の裏面とダイアイランド５３ａの上面（表面）とが対向し、半導体チップ５２は、導電性樹脂ペースト５６を介してダイアイランド５３ａの上面上に配置されている。また、半導体チップ５２の表面に配置されたボンディングパッド（電極パッド、表面電極）５４と電極端子５３ｂとが導電性部材５５により電気的に接続されている。
さらに、半導体チップ５２の一部（上面および側面）、ダイアイランド５３ａの一部（側面）、電極端子５３ｂの一部（上面および側面）、および導電性部材５５は樹脂封止体（封止体）５７によって封止されている。しかし、樹脂封止体５７の下面（裏面）からは、ダイアイランド５３ａおよび電極端子５３ｂのそれぞれの他部（下面（裏面、実装面））が露出した構造となっている。
前述した実施の形態による５ピンの外部端子を有する半導体装置（半導体パッケージ）１と同様に、ダイアイランド５３ａの上面は平坦ではなく、その中央部分には窪み（凹部）５８を有している。窪み５８は、導電性樹脂ペースト５６が集まる領域（液溜まり領域）である。また、半導体チップ５２の裏面に、多数の研削スジが残された状態で、半導体チップ５２をダイアイランド５３ａの上面上に配置している。これらのことから、導電性樹脂ペースト５６の濡れ不足、およびダイアイランド５３ａの側面への導電性樹脂ペースト５６の液だれを防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、電解めっき法により形成された外部端子（ダイアイランド）の上面上に、半導体チップの裏面と外部端子の上面とを対向させて、半導体チップが導電性樹脂ペーストを介して搭載された半導体装置に適用することができる。
１ 半導体装置（半導体パッケージ）
２ 半導体チップ
３ａ ダイアイランド（第１電極板）
３ｂ 電極端子（第２電極板、電極）
３Ａ 金（Ａｕ）膜
３Ｂ ニッケル（Ｎｉ）膜
３Ｃ 銀（Ａｇ）膜
４ ボンディングパッド（電極パッド、表面電極）
５ 導電性部材
６ 導電性樹脂ペースト
７ 樹脂封止体（封止体）
８ 窪み（凹部）
１０ 半導体ウエハ
１０ｘ 第１主面（表面）
１０ｙ 第２主面（裏面）
１１ 保護テープ（バックグラインドテープ）
１２ バックグラインド装置
１３ チャックテーブル
１４ 研削材
１５ ホイール
１６ 研削スジ
１７ フレーム
１８ 円形刃（ダイシングブレード）
１９ 母基板（基板、基材、母材）
２０ レジスト膜
２１ フィルムマスク
２２ レジスト膜
２３ フィルムマスク
２４ａ ダイアイランド用の穴
２４ｂ 電極端子用の穴
２５ ガイド用の穴
２６ 溝
２７ 保護フィルム
２８ 外枠
２９ 円筒コレット
３０ レーザー
３１ ダイシングシート
３２ 接着層
３３ 被膜
５１ 半導体装置（半導体パッケージ）
５２ 半導体チップ
５３ａ ダイアイランド（第１電極板）
５３ｂ 電極端子（第２電極板、電極）
５４ ボンディングパッド（電極パッド、表面電極）
５５ 導電性部材
５６ 導電性樹脂ペースト
５７ 樹脂封止体（封止体）
５８ 窪み（凹部）
ＣＡ チップ領域
ＤＩＡ チップ搭載領域
ＤＬ 切断領域（スクライブ領域、ダイシング領域、ダイシングライン）

Claims (18)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）第１主面、前記第１主面に設けられた複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に設けられた切断領域、および前記第１主面とは反対側の第２主面を有し、第１の厚さの半導体ウエハを準備する工程；
    （ｂ）前記半導体ウエハの前記第２主面を、研削材を用いて研削し、前記第２主面に複数の研削スジを残して、前記半導体ウエハを第２の厚さまで薄くする工程；
    （ｃ）前記半導体ウエハの前記第２主面に前記複数の研削スジを残した状態で、前記切断領域に沿って前記半導体ウエハを切断し、半導体チップを取得する工程；
    （ｄ）第１電極板、および前記第１電極板から離れて配置された第２電極板が形成された複数のチップ搭載領域を有し、金属から成る母基板を準備する工程；
    （ｅ）前記半導体チップの裏面に前記複数の研削スジを残した状態で、前記半導体チップの裏面が前記第１電極板の上面と対向するように、導電性樹脂ペーストを介して前記第１電極板の上面上に前記半導体チップを配置する工程；
    （ｆ）前記工程（ｅ）の後、前記半導体チップのボンディングパッドと前記第２電極板とを導電性部材を介して電気的に接続する工程；
    （ｇ）前記工程（ｆ）の後、前記半導体チップ、前記導電性部材、前記第１電極板の一部、前記第２電極板の一部、および前記母基板の上面を樹脂で封止することにより、樹脂封止体を形成する工程；
    （ｈ）前記工程（ｇ）の後、前記樹脂封止体から前記母基板を剥離し、前記樹脂封止体から前記第１電極板の下面および前記第２電極板の下面を露出する工程。
  2. 請求項１記載の半導体装置の製造方法において、
    前記研削材の粗さは、♯３２０〜♯４０００であることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記研削材の粗さは、♯２０００であることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｃ）における前記半導体チップの裏面の最大高さＲｙで表される面粗さは、０．２μｍであることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記研削材は、ダイヤモンド砥石であることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記第１電極板の上面に窪みを有し、前記窪みの縁から前記窪みの底までの深さが３μｍ〜１０μｍであることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｅ）では、前記導電性樹脂ペーストは、前記半導体チップの裏面から前記半導体チップの側面の一部にまで広がることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記導電性樹脂ペーストを介して前記第１電極板の上面上に前記半導体チップを配置した際に、前記第１電極板の上面は全て前記半導体チップにより覆われることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記第２電極板の上面に窪みを有し、前記窪みの縁から前記窪みの底までの深さが３μｍ〜１０μｍであることを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、
    前記導電性樹脂ペーストは銀ペーストであることを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、
    前記第１電極板および前記第２電極板は、ニッケル膜、および前記ニッケル膜上に形成した銀膜または金膜により構成されることを特徴とする半導体装置の製造方法。
  12. 樹脂封止された半導体装置であって、
    前記半導体装置は、
    第１電極板と、
    表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有し、前記裏面が前記第１電極板の上面と対向するように、前記第１電極板の上面上に配置された半導体チップと、
    前記第１電極板と離れて配置された第２電極板と、
    前記半導体チップの表面に形成された前記ボンディングパッドと前記第２電極板の上面とを電気的に接続する導電性部材と、
    前記半導体チップおよび前記導電性部材を樹脂封止する樹脂封止体と、
    を含み、
    前記半導体チップの裏面は、導電性樹脂ペーストを介して前記第１電極板の上面と接続し、
    前記第１電極板の下面および前記第２電極板の下面は、前記樹脂封止体から露出し、
    前記第１電極板の上面に窪みを有し、前記窪みの縁から前記窪みの底までの深さが３μｍ〜１０μｍであることを特徴とする半導体装置。
  13. 請求項１２記載の半導体装置において、
    前記導電性樹脂ペーストは、前記半導体チップの裏面、および前記半導体チップの側面の一部に形成されていることを特徴とする半導体装置。
  14. 請求項１２記載の半導体装置において、
    前記導電性樹脂ペーストを介して前記第１電極板の上面上に前記半導体チップを配置した際に、前記第１電極板の上面は全て前記半導体チップにより覆われていることを特徴とする半導体装置。
  15. 請求項１２記載の半導体装置において、
    前記半導体ウエハの裏面に、視認できる複数の研削スジが形成されていることを特徴とする半導体装置。
  16. 請求項１２記載の半導体装置において、
    前記第２電極板の上面に窪みを有し、前記窪みの縁から前記窪みの底までの深さが３μｍ〜１０μｍであることを特徴とする半導体装置。
  17. 請求項１２記載の半導体装置において、
    前記導電性樹脂ペーストは銀ペーストであることを特徴とする半導体装置。
  18. 請求項１２記載の半導体装置において、
    前記第１電極板および前記第２電極板は、ニッケル膜、および前記ニッケル膜上に形成した銀膜または金膜により構成されることを特徴とする半導体装置。
JP2012046330A 2012-03-02 2012-03-02 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5851888B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012046330A JP5851888B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法および半導体装置
US13/767,512 US8710663B2 (en) 2012-03-02 2013-02-14 Method of manufacturing semiconductor device and semiconductor device
CN201310082571.XA CN103295923B (zh) 2012-03-02 2013-03-01 制造半导体器件的方法和半导体器件
US14/244,072 US9000595B2 (en) 2012-03-02 2014-04-03 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046330A JP5851888B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2013183055A true JP2013183055A (ja) 2013-09-12
JP5851888B2 JP5851888B2 (ja) 2016-02-03

Family

ID=49042379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046330A Expired - Fee Related JP5851888B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (2) US8710663B2 (ja)
JP (1) JP5851888B2 (ja)
CN (1) CN103295923B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098315A (ja) * 2015-11-19 2017-06-01 日立マクセル株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2018049894A (ja) * 2016-09-20 2018-03-29 株式会社Flosfia 半導体装置
JP2018170460A (ja) * 2017-03-30 2018-11-01 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置用基板
WO2019187183A1 (ja) * 2018-03-29 2019-10-03 アオイ電子株式会社 半導体装置
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851916B2 (ja) * 2012-04-05 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
CN104409365B (zh) * 2014-12-23 2018-07-17 通富微电子股份有限公司 一种bga基板的制作方法
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
US10128169B1 (en) * 2017-05-12 2018-11-13 Stmicroelectronics, Inc. Package with backside protective layer during molding to prevent mold flashing failure
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US11289395B2 (en) * 2019-04-18 2022-03-29 Western Digital Technologies, Inc. Aperture structure on semiconductor component backside to alleviate delamination in stacked packaging
JP7235379B2 (ja) * 2019-06-19 2023-03-08 住友電工デバイス・イノベーション株式会社 電子デバイスの製造方法
CN112201640A (zh) * 2019-07-08 2021-01-08 群创光电股份有限公司 电子装置
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2008047834A (ja) * 2006-08-21 2008-02-28 Hamamatsu Photonics Kk 半導体装置および半導体装置製造方法
JP2009117435A (ja) * 2007-11-02 2009-05-28 Denso Corp 半導体装置
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010283066A (ja) * 2009-06-03 2010-12-16 Mitsubishi Electric Corp 半導体装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359357U (ja) 1986-10-06 1988-04-20
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP2004126622A (ja) 2003-11-26 2004-04-22 Sanyo Electric Co Ltd 表示装置
JP4638382B2 (ja) 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2008047834A (ja) * 2006-08-21 2008-02-28 Hamamatsu Photonics Kk 半導体装置および半導体装置製造方法
JP2009117435A (ja) * 2007-11-02 2009-05-28 Denso Corp 半導体装置
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010283066A (ja) * 2009-06-03 2010-12-16 Mitsubishi Electric Corp 半導体装置とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098315A (ja) * 2015-11-19 2017-06-01 日立マクセル株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置
JP7339231B2 (ja) 2015-11-19 2023-09-05 マクセル株式会社 半導体装置用基板、半導体装置
JP2018049894A (ja) * 2016-09-20 2018-03-29 株式会社Flosfia 半導体装置
JP2018170460A (ja) * 2017-03-30 2018-11-01 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置用基板
JP7075571B2 (ja) 2017-03-30 2022-05-26 マクセル株式会社 半導体装置の製造方法および半導体装置用基板
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device
WO2019187183A1 (ja) * 2018-03-29 2019-10-03 アオイ電子株式会社 半導体装置
JP2019176066A (ja) * 2018-03-29 2019-10-10 アオイ電子株式会社 半導体装置

Also Published As

Publication number Publication date
US8710663B2 (en) 2014-04-29
US9000595B2 (en) 2015-04-07
US20140210091A1 (en) 2014-07-31
JP5851888B2 (ja) 2016-02-03
CN103295923B (zh) 2018-01-09
US20130228930A1 (en) 2013-09-05
CN103295923A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5851888B2 (ja) 半導体装置の製造方法および半導体装置
KR100517075B1 (ko) 반도체 소자 제조 방법
US10707176B2 (en) Method of manufacturing semiconductor package
US9269671B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5798834B2 (ja) 半導体装置の製造方法
TWI550729B (zh) Semiconductor device manufacturing method and semiconductor device
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR20060079057A (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
US8884447B2 (en) Semiconductor device and method of manufacturing the same
CN102034720B (zh) 芯片封装方法
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US20120013006A1 (en) Chip scale package and fabrication method thereof
TWI732924B (zh) 研磨元件、研磨輪及使用所述研磨輪製造半導體封裝的方法
JP2005340431A (ja) 半導体装置の製造方法
US11088054B2 (en) Lead frame and method for manufacturing the same
JP2006245459A (ja) 半導体装置の製造方法
JP2002016022A (ja) 半導体装置の製造方法
AU2004273128A1 (en) Method and device for contacting semiconductor chips
KR100948999B1 (ko) 반도체 패키지 제조 방법
JP3707451B2 (ja) 樹脂封止型半導体装置の製造方法
TW201431124A (zh) 發光二極體封裝件及其製法
JP5555065B2 (ja) 半導体装置およびその製造方法
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JP2014050871A (ja) 半導体装置の製造方法
CN114446804A (zh) 用于制造半导体封装结构的方法和系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5851888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees