CN104409365B - 一种bga基板的制作方法 - Google Patents

一种bga基板的制作方法 Download PDF

Info

Publication number
CN104409365B
CN104409365B CN201410809327.3A CN201410809327A CN104409365B CN 104409365 B CN104409365 B CN 104409365B CN 201410809327 A CN201410809327 A CN 201410809327A CN 104409365 B CN104409365 B CN 104409365B
Authority
CN
China
Prior art keywords
photosensitive material
underlying metal
copper foil
copper
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410809327.3A
Other languages
English (en)
Other versions
CN104409365A (zh
Inventor
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410809327.3A priority Critical patent/CN104409365B/zh
Publication of CN104409365A publication Critical patent/CN104409365A/zh
Application granted granted Critical
Publication of CN104409365B publication Critical patent/CN104409365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种BGA基板的制作方法,包括以下步骤:取一载板;将铜箔与载板压合;在铜箔上涂光感材料;曝光显影去除掉需要露出铜箔部分的光感材料;电镀底层金属;去除所有感光材料;在铜箔上刷玻璃纤维;在玻璃纤维上钻通孔;在通孔内镀铜;基板表面电路区电镀金属。非限制性地,所述底层金属为铜。本发明能带来以下有益效果:增强了底层金属与玻璃纤维的结合力,避免了底层金属与玻璃纤维材料结合不够紧密导致焊盘剥离焊球掉落,保证了产品的可靠性,提高了产品的良率。本发明可用于单层基板制作及多层基板制作。

Description

一种BGA基板的制作方法
技术领域
本发明涉及一种BGA基板的制作方法,特别地,涉及一种基于BGA产品的基板的优化工艺,属于集成电路封装技术领域。
背景技术
随着终端消费电子产品朝“轻、薄、短、小”及多功能化方向发展,迫使集成电路封装技术向高密度化、小型化、集成化的方向演变。随着集成电路集成化的不断提高,电子封装形式也逐渐从QFP(四边引脚)向BGA(球栅阵列)封装形式发展,在BGA封装工艺中使用精密焊球替代引脚,实现电路基板与芯片之间电连接和机械连接。BGA封装的优势在于I/O数较多,BGA封装件的I/O数主要由封装体的尺寸和焊球节距决定。BGA封装是在基板底部制作阵列焊球作为电路的I/O端,焊球以阵列形式排布在基板下面,因而极大地提高封装件的I/O数,实现芯片高密度、高性能、多引脚封装,缩小封装体尺寸。虽然该技术的I/O数增多,但引脚之间的距离远大于QFP,从而提高了封装成品率。该技术实现的封装焊球的引脚很短,缩短了信号的传输路径,CPU信号传输延迟小,适应频率可以提高很多,改善了电路的性能。可采用热增强型芯片法焊接,从而可以改善电热性能。该技术的封装可用共面焊接,从而大大提高封装的的可靠性。
随着电子产品体积小型化和功能集成化的发展趋势,对采用BGA封装工艺的基板提出了越来越高的要求,而在BGA生产过程中,焊球与底层金属的焊接至关重要,在实际焊接中时有发生底层金属(即焊盘)脱落的现象。其中一个主要原因是,底层金属的翘起,进而发展为基板上的底层金属剥离脱落,引起焊球的脱落,导致产品失效。
发明内容
为了解决上述问题,本发明提供了一种BGA基板的制作方法,包括以下步骤:在铜箔上涂感光材料;将所述感光材料去除一部分;在所述感光材料去除的部分进行电镀底层金属;所述底层金属顶部为异形;将所述感光材料去除。
所述底层金属顶部异形为蘑菇的形态;所述底层金属为铜。在铜箔上涂感光材料之前还包括以下步骤:铜箔与载板压合。在所述步骤在铜箔上涂感光材料之后,感光材料覆盖的部位是保护感光材料的部分,露出的部分是需要去除感光材料露出铜箔的部分,露出铜箔的部位与底层金属部位相对应;将感光材料置于铜箔上;通过曝光显影去除需要露出铜箔部分的感光材料,露出铜箔的部位与底层金属的部位相对应。
在感光材料去除的部分进行电镀底层金属的步骤中,金属铜填充到去除感光材料的部位,即露出铜箔的部分,厚度高于感光材料,电镀过程后,与感光材料高度相同部分的为圆柱形,高出感光材料部分的铜为半椭圆形,整体来看,电镀后底层金属的形状为异形,具体为顶部大底部小的蘑菇形。
在所述在感光材料去除的部分电镀底层金属的之后,将感光材料去除,此时铜箔上只留有底层金属;在去除感光材料之后的铜箔上刷玻璃纤维。
在玻璃纤维上钻通孔,通孔的位置与底层金属的位置一一对应,深度至露出底层金属;在通孔内镀铜层,作为各线路间的导通路径。在通孔内镀铜层之后,在基板上面刷绿油,露出镀铜层,即表层电路区;进一步地,在基板上面刷绿油,露出镀铜层即表层电路区;在露出的表层电路区先后镀镍层和金层,形成表层电路。
与现有技术相比,本发明的有益效果是:底层金属顶部由顶部和底部尺寸一样的圆柱形改为顶部大底部小的蘑菇形,底层金属特别是蘑菇形的顶部嵌入玻璃纤维材料,这种异形的顶部与玻璃纤维构成了嵌套的结构,增强了底层金属与玻璃纤维的结合力,避免了底层金属与玻璃纤维材料结合不够紧密导致焊盘剥离焊球掉落,保证了产品的可靠性,提高了产品的良率。
附图说明
图1为载板剖面图
图2为压合铜箔后载板剖面图
图3为铜箔上涂感光材料,曝光显影后的剖面图
图4为第一次电镀底层金属后剖面图
图5为第二次电镀底层金属后剖面图
图6去除感光材料后剖面图
图7为刷玻璃纤维后剖面图
图8为在玻璃纤维上钻通孔后剖面图
图9为通孔镀铜后剖面图
图10为基板上面刷绿油后剖面图
图11为基板表层电路区镀镍后剖面图
图12为基板表层电路区镀金后剖面图
图13为单层基板成品图
图14为一种光刻模具俯视图
图15为光刻模具覆盖于感光材料上剖面图
图16为曝光显影去除部分感光材料并移去光刻模具后剖面图
图17为在铜箔上刷第二层玻璃纤维
图18为在玻璃纤维上钻第二层通孔后剖面图
图19为第二层通孔镀铜后剖面图
图20为去除载板后基板剖面图
图21为基板上表面和下表面刷绿油后剖面图
图22为表层电路镀镍后剖面图
图23为镀金后剖面图
图24为双层基板剖面图
图25为N层基板成品剖面示意图
具体实施方式
以下结合附图和实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
在本发明的第一实施方式中,提供了一种BGA基板的制作方法。该方法应用于单层基板的制作流程,包括以下步骤:
步骤1:取一载板。
步骤2:将铜箔与载板压合。
步骤3:在铜箔上涂感光材料,曝光显影出图形。。
步骤4:第一次电镀底层金属。
步骤5:第二次电镀底层金属。
步骤6:去除感光材料。
步骤7:在铜箔上刷玻璃纤维。
步骤8:在玻璃纤维上钻通孔。
步骤9:在通孔内镀铜。
步骤10:基板上表面刷绿油。
步骤11:基板表面电路区电镀镍金属层。
在上述步骤1中,如图1所示,1是载板,将载板1水平放置。载板1在基板制作过程中起到承载的作用,不构成基板材料本身。
在上述步骤2中,如图2所示,2是铜箔,将高纯度(大于99.98%)铜箔2与载板1压合。
在上述步骤3中,根据底层金属4的分布情况,感光材料3覆盖的部位是保护铜箔2的部位,露出的部位是铜箔2上需要电镀底层金属4的部位。通过曝光显影,去除需要露出铜箔2部分的感光材料3,露出铜箔2的部位与底层金属4的部位相对应。如图3所示,3是感光材料,在铜箔2上留有曝光显影后的感光材料3,本实施例中感光材料3的厚度为h1。
在上述步骤4中,先在铜箔2上面电镀一层厚度为h1的金属铜,如图4所示,4是底层金属,在此步骤中,金属铜填充到上述步骤3中经曝光显影去除感光材料3的部位,即露出铜箔2的部位,厚度与上述步骤3中的感光材料均为h1,感光材料保护住的部分没有残留金属铜。
在上述步骤5中,在上述步骤4的基础上,再电镀一层厚度为h2-h1的金属铜,h2为电镀形成底层金属4的标准厚度。此时底层金属4的总厚度为h2,h2高于感光材料的厚度h1,如图5所示,从剖面看,两次电镀后的底层金属4厚度h2高于感光材料3的厚度h1,由于电镀的各向同性,第二次电镀的铜金属,超出感光材料3高度h1的部分,宽度d2会大于第一次电镀铜金属的宽度d1,即两次电镀的铜金属会形成上大下小的类似于蘑菇的形态,在上述步骤4及步骤5中,两次电镀之后形成底层金属4。
在上述步骤6中,采用湿法去残留的感光材料3,将铜箔2浸入酸槽,使用酸液将感光材料3去除,如图6所示,采用湿法去感光材料3可以将感光材料3去除得很干净,此时铜箔上只留有底层金属4。
在上述步骤7中,如图7所示,5是玻璃纤维(PP材料),在铜箔2上刷玻璃纤维5。玻璃纤维5是一种性能优异的无机非金属材料,绝缘性好、耐热性强、抗腐蚀性好,机械强度高,通常用作基板中的增强材料,电绝缘材料和绝热保温材料。
在上述步骤8中,在铜箔2上刷玻璃纤维5之后,在玻璃纤维5上钻通孔6,如图8所示,通孔6的位置与底层金属4的位置一一对应,深度至露出底层金属4。
在上述步骤9中,如图9所示,7是镀铜层,在通孔6内镀铜层7,作为各线路间的导通路径。
在上述步骤10中,如图10所示,8是绿油,即液态光致阻焊剂,是一种防焊膜,涂覆在基板不需焊接的线路和非焊接区域,目的是长期保护所形成的线路图形。液态光成像阻焊油墨主成分包括:具有感光性能的环氧和丙烯酸树脂,如丙二酚环氧树脂、酚醛环氧树脂、中酚环氧树脂和胺基甲酸乙酯等;光引发剂,如硫杂蒽酮、二苯甲酮、羰基化合物、查酮、胺基有机金属化合物等;填充剂,如硅石粉;硬化剂,如芳香族脂,酸酐、咪嗟类;溶剂、如醚酯类;消泡剂等等。涂覆方法一般使用丝网漏印,与湿膜类似,可以防止导体电路的物理性断线,及在焊接工艺中,防止因桥连产生的短路,具有高绝缘性,使电路的高密度化成为可能。在基板上面刷绿油8,露出镀铜层7。
在上述步骤11中,在露出的表层电路区,即在上述步骤9中镀铜层7的部分先镀镍层9,再镀金层10,形成表层电路。如图11所示,9是镍层。如图12所示,10是金层。两层金属先后电镀在表层露出的电路区。
至此,如图13所示,11是BGA单层基板剖面图,BGA单层基板制作完成。
在本实施例中,h1为20μm,h2为40μm。d1为280μm,d2为320μm。
在本发明的第二实施方式中,提供了一种BGA基板的制作方法。该方法应用于双层基板的制作流程,包括以下步骤:
步骤1:取一载板。
步骤2:将铜箔与载板压合。
步骤3:在铜箔上涂感光材料,曝光显影出图形。。
步骤4:电镀底层金属。
步骤5:去除感光材料。
步骤6:在铜箔上刷玻璃纤维。
步骤7:在玻璃纤维上钻通孔。
步骤8:在通孔内镀铜。
步骤9:在铜箔上刷第二层玻璃纤维。
步骤10:在玻璃纤维上钻第二层通孔。
步骤11:在第二层通孔内镀铜。
步骤12:去除载板。
步骤13:基板上表面和下表面刷绿油。
步骤14:基板表面电路区电镀镍金属层。
在上述步骤1中,如图1所示,1是载板,将载板1水平放置。载板1在基板制作过程中起到承载的作用,不构成基板材料本身。
在上述步骤2中,如图2所示,2是铜箔,将高纯度(大于99.98%)铜箔2与载板1压合。
在上述步骤3中,根据底层金属4的分布情况,感光材料3覆盖的部位是保护铜箔2的部位,露出的部位是铜箔2上需要电镀底层金属4的部位。通过曝光显影,去除需要露出铜箔2部分的感光材料3,露出铜箔2的部位与底层金属4的部位相对应。如图3所示,3是感光材料,在铜箔2上留有曝光显影后的感光材料3,本实施例中感光材料3的厚度为h1。
在上述步骤4中,为了使电镀后的底层金属形成顶部大底部小的蘑菇形,需要对电镀条件进行特殊控制,电镀条件中重要的参数是电流,但实际电镀控制(决定电镀质量)的为电流密度。一般要求电流密度要控制一定的区间范围内,电流根据电流密度和电镀表面积设定。在本步骤实施例中,电镀分为两个阶段。第一阶段电流密度和电镀表面积不变,设定电流也在不变的情况下电镀底层金属,在此阶段后,底层金属的厚度为h1,等于感光材料3的厚度。在第一阶段电镀过程完成后,即电镀的底层金属高于感光材料3时,自动进入第二部分的电镀过程。由于电流未变,电镀表面积增大,电流密度减小,当快达到下限时需将电流调大,使电流密度接近上限,随着电镀表面积继续增大,电流密度又会减小至下限。依此,多次调整使电流密度始终在上下限范围内。在此阶段后,底层金属4顶部的宽度d2大于底部的宽度d1,厚度h2也高于感光材料的厚度h1。在本步骤之后,如图5所示,从剖面看,电镀后的底层金属4厚度h2高于感光材料3的厚度h1,由于电镀的各向同性,第二阶段电镀的铜金属,超出感光材料3高度h1的部分,宽度d2会大于第一阶段电镀铜金属的宽度d1,即在上述步骤4之后,如图5所示,底层金属4为顶部大底部小的类似于蘑菇的形态。
在上述步骤5中,采用湿法去残留的感光材料3,将铜箔2浸入酸槽,使用酸液将感光材料3去除,如图6所示,采用湿法去感光材料3可以将感光材料3去除得很干净,此时铜箔上只留有底层金属4。
在上述步骤6中,如图7所示,5是玻璃纤维(PP材料),在铜箔2上刷玻璃纤维5。玻璃纤维5是一种性能优异的无机非金属材料,绝缘性好、耐热性强、抗腐蚀性好,机械强度高,通常用作基板中的增强材料,电绝缘材料和绝热保温材料。
在上述步骤7中,在铜箔2上刷玻璃纤维5之后,在玻璃纤维5上钻通孔6,如图8所示,通孔6的位置与底层金属4的位置一一对应,深度至露出底层金属4。
在上述步骤8中,如图9所示,7是镀铜层,在通孔6内镀铜层7,作为各线路间的导通路径。
在上述步骤9中,如图17所示,5是玻璃纤维(PP材料),在铜箔2上刷第二层玻璃纤维5。玻璃纤维5是一种性能优异的无机非金属材料,绝缘性好、耐热性强、抗腐蚀性好,机械强度高,通常用作基板中的增强材料,电绝缘材料和绝热保温材料。
在上述步骤10中,在铜箔2上刷第二层玻璃纤维5之后,在第二层玻璃纤维5上钻通孔6,如图18所示,通孔6的位置与底层金属4及第一层镀铜层7的位置对应,深度至露出第一层孔镀铜7。
在上述步骤11中,如图19所示,7是镀铜层,在第二层通孔6内镀铜层7,作为各线路间的导通路径。
在上述步骤12中,如图20所示,去除载板1,蚀刻掉铜箔2以及一部分底层金属4。
在上述步骤13中,如图21,8是绿油,即液态光致阻焊剂,是一种防焊膜,涂覆在基板不需焊接的线路和非焊接区域,目的是长期保护所形成的线路图形。液态光成像阻焊油墨主成分包括:具有感光性能的环氧和丙烯酸树脂,如丙二酚环氧树脂、酚醛环氧树脂、中酚环氧树脂和胺基甲酸乙酯等;光引发剂,如硫杂蒽酮、二苯甲酮、羰基化合物、查酮、胺基有机金属化合物等;填充剂,如硅石粉;硬化剂,如芳香族脂,酸酐、咪嗟类;溶剂、如醚酯类;消泡剂等等。涂覆方法一般使用丝网漏印,与湿膜类似,可以防止导体电路的物理性断线,及在焊接工艺中,防止因桥连产生的短路,具有高绝缘性,使电路的高密度化成为可能。在基板的上表面和下表面刷绿油8,露出镀铜层7和底层金属4的部分。
在上述步骤14中,在露出的表层电路区,即在上述步骤11中镀铜层7的部分先镀镍层9,再镀金层10,形成表层电路。如图22所示,9是镍层。如图23所示,10是金层。两层金属先后电镀在表层露出的电路区。
至此,如图24所示,12是BGA双层基板剖面图,BGA双层基板制作完成。
图25示出了本发明更为通用的多层基板制作方法的实施方式。在图25中示出了包含N层电路的基板的制作方式,最底层电路层1通过铜箔2与载板1压合,第二层电路(图中未示出)通过玻璃纤维5和镀铜层4与第一层电路结合。第N-1层电路通过玻璃纤维5和镀铜层4与第N-2层电路结合,第N层电路(最上层)通过玻璃纤维5和镀铜层4与第N-1层电路结合。其中,第1至N-1层电路上均通过玻璃纤维5和镀铜层4结合。在第N层电路制作完成之后,去除载板1,蚀刻掉铜箔2和一部分底层金属4,在基板的上表面和下表面刷绿油8,露出表层电路区和底层金属4的部分,在第N层金属的表层电路区先后镀镍层9和金层10,即完成N层基板的制作流程,图25即为N层基板成品剖面示意图。
在本实施例中,h1为20μm,h2为40μm。d1为280μm,d2为320μm。
在本发明的第三实施例中,对第一实施例的第二实施例中的通用流程进行了改进。具体地,在该实施例中,对第一实施例和第二实施例中对感光材料3的蚀刻方式进行了改进,该方法可应用于单层基板的制作流程也可用于多层基板的制作流程,在该实施方式中,包括以下步骤:
步骤3-1:制作有图形的光刻模具。
步骤3-2:将做好图形的光刻模具水平覆盖在感光材料表面。
步骤3-3:曝光显影去除掉需要露出铜箔部分的感光材料。
在上述步骤3-1中,制作一种有图案的光刻模具,如图14所示,光刻模具12有电路图形,但本发明提供的方法并不限于本实施例中的图形。光刻模具12覆盖的部位是保护感光材料3的部分,露出的部分是需要通过曝光显影去除感光材料3的部分。根据本实施例在光刻模具12上刻出相应的图形,光刻模具12覆盖的部位保护感光材料3,光刻模具12露出的部位是需要去除感光材料3的部位,即底层金属4对应的部位。将刻好图形的光刻模具12水平贴覆在感光材料3上面。
在上述步骤3-2中,如图15所示,12是刻好图形的光刻模具12,将光刻模具12水平覆盖于感光材料3的表面。
在上述步骤3-3中,通过曝光显影去除需要露出铜箔2部分的感光材料3,露出铜箔2的部位与底层金属4的部位相对应,感光材料3去除后再移去光刻模板12。如图16所示,光刻模具12覆盖住的部分留有感光材料3,光刻模具12露出的部分在曝光显影后已无感光材料3。在移去光刻模具12后,铜箔2上只有根据光刻模具12图形曝光显影形成的感光材料3。
在本发明的第三实施例中,对第一实施例进行了改进。具体地,在该实施例中,对第一实施例中对底层金属4的电镀方式进行了改进,该方法可应用于单层基板的制作流程也可用于多层基板的制作流程,在该实施方式中,包括以下步骤:
步骤4-1:控制电流、电流密度在不变的情况下,电镀底层金属。
步骤4-2:多次调整使电流密度始终在上下限范围内的情况下,电镀底层金属。
为了使电镀后的底层金属形成顶部大底部小的蘑菇形,需要对电镀条件进行特殊控制,电镀条件中重要的参数是电流,但实际电镀控制(决定电镀质量)的为电流密度。一般要求电流密度要控制一定的区间范围内,电流根据电流密度和电镀表面积设定。在本实施例的过程中,底层金属4的电镀分为两个阶段。
在上述步骤4-1中,第一阶段电流密度和电镀表面积不变,设定电流也在不变的情况下电镀底层金属,在此阶段后,底层金属的厚度为h1,等于感光材料3的厚度。
在上述步骤4-2中,在第一阶段电镀过程完成后,即电镀的底层金属高于感光材料3时,自动进入第二部分的电镀过程。由于电流未变,电镀表面积增大,电流密度减小,当快达到下限时需将电流调大,使电流密度接近上限,随着电镀表面积继续增大,电流密度又会减小至下限。依此,多次调整使电流密度始终在上下限范围内。在此阶段后,底层金属4顶部的宽度d2大于底部的宽度d1,厚度h2也高于感光材料的厚度h1。
在此步骤之后,如图5所示,从剖面看,电镀后的底层金属4厚度h2高于感光材料3的厚度h1,由于电镀的各向同性,第二阶段电镀的铜金属,超出感光材料3高度h1的部分,宽度d2会大于第一阶段电镀铜金属的宽度d1,即在上述步骤4-1及步骤4-2两个阶段后,如图5所示,底层金属4为顶部大底部小的类似于蘑菇的形态。
在本实施例中,h1为20μm,h2为40μm。d1为280μm,d2为320μm。
与现有技术相比,本发明的有益效果是:底层金属顶部由顶部和底部尺寸一样的圆柱形改为顶部大底部小的蘑菇形,底层金属特别是蘑菇形的顶部嵌入玻璃纤维材料,这种异形的顶部与玻璃纤维构成了嵌套的结构,增强了底层金属与玻璃纤维的结合力,避免了底层金属与玻璃纤维材料结合不够紧密导致焊盘剥离焊球掉落,保证了产品的可靠性,提高了产品的良率。
上述说明示出并描述了本发明的优选实施例,如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种BGA基板的制作方法,包括以下步骤:
在铜箔(2)上涂感光材料(3);
将所述感光材料(3)去除一部分;
在所述感光材料(3)去除的部分通过两次电镀形成底层金属(4),其中,在第一阶段电镀中,控制第一阶段电镀的电流、电流密度和电镀表面积不变;在第二阶段电镀中,先控制电镀的电流不变、增大电镀表面积,以使电流密度变小,当电流密度达到下限时将电流调大,使电流密度变大直至达到上限,再控制电流不变、增大电镀表面积使电流密度减小至下限,多次循环调整电流和电镀表面积,进而使所述底层金属(4)为顶部大底部小的蘑菇形;
将所述感光材料(3)去除,以使得铜箔(2)上只留有底层金属(4);
在去除感光材料后的铜箔(2)上刷玻璃纤维(5),所述玻璃纤维(5)覆盖所述底层金属(4);
在所述玻璃纤维(5)上钻通孔(6),通孔(6)的位置与底层金属(4)的位置一一对应,深度至露出底层金属(4)。
2.根据权利要求1所述的BGA基板制作方法,其特征在于:所述底层金属为铜。
3.根据权利要求1所述的BGA基板制作方法,其特征在于:可用于单层基板及多层基板的制作工艺。
4.如权利要求1所述的BGA基板制作方法,其特征在于,在铜箔(2)上涂感光材料之前还包括以下步骤:铜箔(2)与载板(1)压合。
5.如权利要求1所述的BGA基板制作方法,其特征在于,在所述步骤在铜箔(2)上涂感光材料(3),感光材料(3)覆盖的部位是保护感光材料(3)的部分,露出的部分是需要去除感光材料(3)露出铜箔(2)的部分;露出铜箔(2)的部位与底层金属(4)的部位相对应。
6.如权利要求5所述的BGA基板制作方法,其特征在于,在感光材料(3)去除的部分电镀底层金属(4)的步骤中,金属铜填充到去除感光材料(3)的部位,即露出铜箔(2)的部分,高度大于感光材料(3)的高度,电镀后的底层金属(4)为顶部大底部小的蘑菇形。
7.如权利要求1所述的BGA基板制作方法,其特征在于,还包括以下步骤:在通孔(6)内镀铜层(7)。
8.如权利要求7所述的BGA基板制作方法,其特征在于,还包括以下步骤:在通孔(6)内镀铜层(7),在基板上表面刷绿油(8),露出镀铜层(7)即表层电路区;在露出的表层电路区先后镀镍层(9)和金层(10),形成表层电路。
9.如权利要求8所述的BGA基板制作方法,其特征在于,当所述基板为单层时,铜箔(2)与载板(1)压合之后不去除载板(1),不蚀刻铜箔(2);当所述基板板不为单层时,在露出的表层电路区先后镀镍层(9)和金层(10),形成表层电路之后,去除载板(1),蚀刻掉铜箔(2)及一部分底层金属(4)。
CN201410809327.3A 2014-12-23 2014-12-23 一种bga基板的制作方法 Active CN104409365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410809327.3A CN104409365B (zh) 2014-12-23 2014-12-23 一种bga基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410809327.3A CN104409365B (zh) 2014-12-23 2014-12-23 一种bga基板的制作方法

Publications (2)

Publication Number Publication Date
CN104409365A CN104409365A (zh) 2015-03-11
CN104409365B true CN104409365B (zh) 2018-07-17

Family

ID=52646981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410809327.3A Active CN104409365B (zh) 2014-12-23 2014-12-23 一种bga基板的制作方法

Country Status (1)

Country Link
CN (1) CN104409365B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116200069A (zh) * 2022-12-23 2023-06-02 深圳稀导技术有限公司 一种散热降温油墨
CN115851031A (zh) * 2022-12-23 2023-03-28 深圳稀导技术有限公司 一种散热油墨

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373276B2 (en) * 2008-10-21 2013-02-12 International Business Machines Corporation Printed wiring board and method for manufacturing the same
CN103295923A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 制造半导体器件的方法和半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761776B2 (ja) * 1989-10-25 1998-06-04 Ii Ai Deyuhon De Nimoasu Ando Co 多層回路板の製造方法
DE19533169C2 (de) * 1995-09-08 2002-02-07 Fraunhofer Ges Forschung Lotdepotträger
US6753612B2 (en) * 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373276B2 (en) * 2008-10-21 2013-02-12 International Business Machines Corporation Printed wiring board and method for manufacturing the same
CN103295923A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 制造半导体器件的方法和半导体器件

Also Published As

Publication number Publication date
CN104409365A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
US7992291B2 (en) Method of manufacturing a circuit board
US11763975B2 (en) Inductor built-in substrate and method for manufacturing the same
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US20110000083A1 (en) Method of manufacturing printed circuit board having metal bump
JP2001320150A (ja) スタンパを使った配線基板の製造方法及び配線基板
TW201720255A (zh) 電路板之線路製作方法及利用該方法製作之電路板
US20080251494A1 (en) Method for manufacturing circuit board
TW201618261A (zh) 電子元件封裝結構及製作方法
CN104409365B (zh) 一种bga基板的制作方法
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
KR20160001827A (ko) 인쇄회로기판 제조방법
JP5432800B2 (ja) 配線基板の製造方法
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
CN101083214A (zh) 封装基板的制造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
US11923282B2 (en) Wiring substrate
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
TWI577248B (zh) 線路載板及其製作方法
KR100871034B1 (ko) 인쇄회로기판의 페이스트 범프 형성 방법
JP7412735B2 (ja) 半導体パッケージの製造方法
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226004 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: Jiangsu province Nantong City Chongchuan road 226004 No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant