CN103295923A - 制造半导体器件的方法和半导体器件 - Google Patents

制造半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN103295923A
CN103295923A CN201310082571XA CN201310082571A CN103295923A CN 103295923 A CN103295923 A CN 103295923A CN 201310082571X A CN201310082571X A CN 201310082571XA CN 201310082571 A CN201310082571 A CN 201310082571A CN 103295923 A CN103295923 A CN 103295923A
Authority
CN
China
Prior art keywords
lead plate
battery lead
semiconductor device
semiconductor chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310082571XA
Other languages
English (en)
Other versions
CN103295923B (zh
Inventor
大野荣治
大杉英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103295923A publication Critical patent/CN103295923A/zh
Application granted granted Critical
Publication of CN103295923B publication Critical patent/CN103295923B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明的一些实施例涉及制造半导体器件的方法和半导体器件。提供一种半导体器件，其具有减小的尺寸和厚度，同时抑制可靠性的恶化。在利用研磨材料在半导体晶片的背表面将半导体晶片研磨至预定厚度之后，沿着切割区域对得到的半导体晶片进行划片以获得多个半导体芯片。在每个半导体芯片的背表面上留下研磨沟的同时，将半导体芯片经由导电树脂膏剂放置在裸片连接盘的上表面上，使得半导体芯片的背表面与裸片连接盘的上表面彼此面对。裸片连接盘在其上表面上具有凹部，该凹部具有从凹部的边缘到凹部的底部为3μm到10μm的深度。

Description

制造半导体器件的方法和半导体器件
相关申请的交叉引用
这里通过引用整体并入2012年3月2日提交的日本专利申请No.2012-046330的全部公开内容(包括说明书、附图和摘要)。
本发明涉及制造半导体器件的方法和半导体器件，具体而言，涉及当应用于具有如下封装结构的半导体器件时有效的技术，在该封装结构中，从树脂模制件(molding)的下表面露出电耦合到半导体芯片背表面的外部端子和电耦合到形成于半导体芯片的表面上的键合焊盘的外部端子。
背景技术
例如，日本专利公开No.2007-324523(专利文献1)公开了如下方法：烧结由金属粉末和有机溶剂组成并且施加到半导体芯片的金属膏剂，以获得烧结后的粉末金属；在半导体芯片上装配Ni镀层；对它们进行加热并施加压力，以将半导体芯片和Ni镀层键合。
日本专利公开No.2004-126622(专利文献2)公开了如下技术：高密度装配发光二极管，每个发光二极管配备有多个电极、多个发光二极管和绝缘层，该多个电极以其间具有一定距离的方式设置在衬底上，该多个发光二极管分别经由导电粘附剂设置在该电极上，并且该绝缘层设置在该衬底上使得利用该绝缘层围绕导电粘附剂，其中该绝缘层由具有比导电粘附剂差的润湿性的材料制成。
日本实用新型公开No.59357/1988(专利文献3)公开了一种发光二极管，该发光二极管具有粗糙的背表面和设置在该粗糙表面上的欧姆电极，该欧姆电极在该背表面侧上经由导电粘附剂牢固地键合到基底。
[专利文献]
[专利文献1]日本专利公开No.2007-324523
[专利文献2]日本专利公开No.2004-126622
[专利文献3]日本实用新型公开No.59357/1988
发明内容
随着电子设备的尺寸和厚度的减小，也要求安装在电子设备上的半导体器件(半导体封装)具有减小的尺寸和减小的厚度。
因此本发明人研究，通过使用以由金属制成的基底材料作为母衬底进行电镀来形成外部端子(引线框、引线、端子、金属板和导电图案)，从而实现半导体器件的尺寸和厚度的减小。
具体而言，本发明人研究了如下结构：其中用作外部端子的多个电极端子(电极)和裸片连接盘(island)通过电镀形成；半导体芯片放置在裸片连接盘的上表面上，同时裸片连接盘的上表面面对该半导体芯片的背表面；并且形成于半导体芯片的表面上的多个电极端子和多个键合焊盘(电极焊盘、表面电极)分别经由多个导电部件电耦合。
然而，作为本发明人调查的结果，具有这种结构的半导体器件具有下面将描述的各种技术问题。
裸片连接盘的上表面和半导体芯片的背表面经由导电树脂膏剂电耦合。已经阐明的是，导电树脂膏剂的不足或过量都会引起麻烦，导致形成具有恶化可靠性的半导体器件。
传统上，通过调节导电树脂膏剂的排放压力和排放时间来控制导电树脂膏剂的供给量。然而，仅通过使用这种方法难以供给恒定量的导电树脂膏剂。当导电树脂膏剂的量超过适当供给量时，例如导电树脂膏剂沿着裸片连接盘的侧表面延伸并且不可避免地从用于密封半导体芯片、裸片连接盘等的树脂模制件的下表面(背表面)突出。另一方面，当导电树脂膏剂的量低于适当供给量时，由于缺乏润湿，半导体芯片与裸片连接盘的上表面分离。
因此，本发明提供一种如下技术，其能够通过调整用于在裸片连接盘的上表面与半导体芯片的背表面之间的耦合的导电树脂膏剂的扩散，来避免上述麻烦，诸如导电树脂膏剂关于树脂模制件的下表面的突出或者半导体芯片的剥离。
本发明的目的在于提供一种如下技术，其能够制造具有减小的尺寸和厚度的半导体器件，而不会使半导体器件的可靠性恶化。
本发明的上述和其它目的以及新颖特征根据这里的描述和附图将显而易见。
接下来将简述这里公开的发明中的典型发明的实施例。
在该实施例中，提供有一种包括以下步骤的制造半导体器件的方法。在利用研磨材料对半导体晶片的第二主表面进行研磨并且减薄半导体晶片同时在第二主表面上留下研磨沟之后，沿着切割区域对半导体晶片进行划片同时在半导体晶片的第二主表面上留下研磨沟，从而获得半导体芯片。单独地提供了其上具有裸片连接盘和放置在裸片连接盘周围的多个电极端子且具有多个芯片安装区域的母衬底。裸片连接盘在其上表面上具有凹部，并且该凹部从凹部的边缘到底部具有3μm到10μm的深度。在半导体芯片的背表面上留下研磨沟的同时，将半导体芯片经由导电树脂膏剂放置在裸片连接盘的上表面上，使得半导体芯片的背表面和裸片连接盘的上表面彼此面对。然后，将半导体芯片的多个键合焊盘和母衬底上的多个电极端子分别经由多个导电部件电耦合。然后形成树脂模制件，以其密封半导体芯片、多个导电部件、裸片连接盘的一部分、每个电极端子的一部分以及母衬底的上表面。母衬底与树脂模制件分离，并且裸片连接盘的下表面和电极端子的下表面从树脂模制件露出。
在该实施例中，还提供有一种树脂模制的半导体器件。该半导体器件具有：裸片连接盘；半导体芯片，该半导体芯片具有表面、形成在该表面上的多个键合焊盘以及在与该表面相对侧上的背表面，并且该半导体芯片放置在裸片连接盘的上表面上，使得半导体芯片的背表面和裸片连接盘的上表面彼此面对；多个电极端子；多个导电部件，用于将多个键合焊盘和多个电极端子的上表面分别电耦合；以及树脂模制件。半导体芯片的背表面经由导电树脂膏剂耦合到裸片连接盘的上表面，同时多个可见研磨沟位于半导体芯片的背表面上；裸片连接盘的下表面和多个电极端子的下表面从树脂模制件露出；并且裸片连接盘的上表面具有凹部，该凹部从裸片连接盘的边缘到底部具有3μm到10μm的深度。
接下来将简要地描述通过这里公开的发明的一个典型实施例可获得的优势。
本发明的目的在于提供如下技术：该技术能够提供具有减小尺寸和减小厚度的半导体器件，而不会使半导体器件的可靠性恶化。
附图说明
图1是经过半导体的表面侧上的树脂模制件的根据本发明第一实施例的半导体器件的局部平面图；
图2是根据本发明第一实施例的半导体器件的背表面(安装表面)侧的局部平面图；
图3是沿着图1的线A-A’所取的半导体器件的局部截面图；
图4是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(晶片提供步骤)中的半导体晶片的局部顶视图；
图5是将用于根据本发明第一实施例的半导体器件的制造的背部研磨装置的示意图；
图6是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(背部研磨步骤)中的半导体晶片的背表面的局部视图；
图7是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(晶片划片步骤)中的半导体晶片的局部顶视图；
图8是根据本发明第一实施例的母衬底的局部顶视图；
图9包括根据本发明第一实施例的母衬底的局部截面图和裸片连接盘之一的放大局部截面图；
图10是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的流程图；
图11是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图；
图12是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图11之后的局部截面图，示出了与图11所示部分类似的部分)；
图13是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图12之后的局部截面图，示出了与图11所示部分类似的部分)；
图14是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图13之后的局部截面图，示出了与图11所示部分类似的部分)；
图15是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图14之后的局部截面图，示出了与图11所示部分类似的部分)；
图16是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图15之后的局部截面图，示出了与图11所示部分类似的部分)；
图17是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图16之后的局部截面图，示出了与图11所示部分类似的部分)；
图18是用于描述根据本发明第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图17之后的局部截面图，示出了与图11所示部分类似的部分)；
图19是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(裸片键合步骤)中的母衬底的局部截面图；
图20是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(导电树脂膏剂烘焙步骤)中的母衬底的局部截面图；
图21是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(导线键合步骤)中的母衬底的局部截面图；
图22是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(模制步骤)中的母衬底的局部截面图；
图23是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(母衬底剥离步骤)中的母衬底的局部截面图；
图24是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(激光标记步骤)中的母衬底的局部截面图；
图25是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(封装划片步骤)中的母衬底的局部截面图；
图26是用于描述根据本发明第一实施例的半导体器件的制造方法的制造步骤(划片薄板(sheet)去除步骤)中的母衬底的局部截面图；
图27是用于描述根据本发明第一实施例的半导体器件的制造方法的流程图；
图28是根据本发明第一实施例的、在背表面侧(安装表面侧)上具有外部端子的2个引脚的半导体器件的局部平面图；以及
图29是沿着图28的线B-B’所取的半导体器件的局部截面图。
具体实施方式
在下面的实施例中，为方便起见，必要时将在划分成多个部分或实施例之后进行描述。该多个部分或实施例彼此并非不相关，而是存在如下这样的关系：除非另外特别指出，否则一个是另一个的部分或全部的修改示例、细节、补充描述等。
而且，在下述实施例中，当涉及元件数目(包括数字、值、数量、范围等)时，该数目并不限于特定数字，而是可以等于或小于该特定数字，除非另外特别指出或原则上该数目明显限于该特定数字。此外，在下述实施例中，无需说，构成元件(包括要素步骤等)不总是必需的，除非另外特别指出或原则上他们明显是必需的。类似地，在下述实施例中，当涉及构成元件的形状、位置关系等时，也涵盖与之基本近似或类似的那些形状、位置关系等，除非另外特别指出或原则上明显并非如此。这也适用于上述数值和范围。
在下述实施例中使用的附图中，为了便于查看，一些平面图可能被阴影化。在下述实施例中，术语“晶片”主要指代Si(硅)单晶晶片，而术语“晶片”不仅指代它，而且指代SOI(绝缘体上硅)晶片、用于在其上形成集成电路的绝缘膜衬底等。晶片的形状不限于圆形或基本上为圆形，而是可以为方形、矩形等。
在下面的实施例中使用的符号“#(网格)”是指研磨材料的粗糙度，跟在其后的数字是指研磨材料的表面上的磨料颗粒尺寸(参考“JIS R6001键合磨料颗粒尺寸”)。当根据电阻测试方法进行测试时，例如，#360是指具有86μm或更小的最大颗粒尺寸并且在累积高度的50％点处具有大约35.0μm的颗粒尺寸的研磨材料；以及例如，#2000是指具有19μm或更小的最大颗粒尺寸并且在累积高度的50％点处具有大约6.7μm的颗粒尺寸的研磨材料。
在下面的实施例中，术语“金刚石砂轮”是一种其中均匀分布有金刚石磨料颗粒的用于研磨工件(半导体晶片)的研磨轮，它包含由不含金刚石磨料颗粒的基底和含金刚石磨料颗粒的磨料层构成的两层结构。具有两层结构的金刚石轮可以是其磨料层部分形成连续环的轮或者其磨料层部分间隔地(分段型)附接有芯片的轮。
而且，在用于描述下述实施例的所有附图中，类似功能的部件原则上将通过类似的参考标号标示，并且将省略重复描述。以下将基于附图详细地描述本发明的实施例。
(实施例)<半导体器件>
将参照图1至图3描述根据本发明的一个实施例的半导体器件。图1是经过表面侧上的树脂模制件的半导体器件的局部平面图；图2是半导体器件的背表面(安装表面)侧的局部平面图；以及图3是沿着图1的线A-A’所取的半导体器件的局部截面图。
半导体器件(半导体封装)1包括半导体芯片2、其上具有半导体芯片2并且用作外部端子的裸片连接盘(第一电极板)3a、设置在半导体芯片2的外围并且用作外部端子的多个电极端子(第二电极板，电极)3b以及用于将设置在半导体芯片2的表面上的多个键合焊盘(电极焊盘、表面电极)4与多个电极端子3b电耦合的多个导电部件5。在本实施例中，作为示例，示出了具有外部端子的5个引脚(裸片连接盘3a的1个引脚和电极端子3b的4个引脚)的半导体器件。
半导体芯片2具有表面和位于该表面的相对侧上的背表面。半导体芯片2在其表面侧上具有例如集成电路，该集成电路包括多个半导体元件、通过堆叠多个绝缘层和多个布线层获得的多层布线层以及形成为覆盖多层布线层的表面保护膜。
设置在半导体芯片2的表面上的多个键合焊盘4由形成于集成电路上的多层布线(未示出)中的最上层布线(例如，铝(A1))构成，并且该多个键合焊盘4从形成于用于保护集成电路的表面保护膜(未示出)中的开口部分(未示出)露出。
半导体芯片2的背表面和裸片连接盘3a的上表面(表面)彼此面对，并且半导体芯片2经由导电树脂膏剂6放置在裸片连接盘3a的上表面上。导电树脂膏剂6由例如银(Ag)制成。半导体芯片2在其背表面上具有大量研磨沟，一些研磨沟可以可见地识别。
裸片连接盘3a和多个电极端子3b均具有上表面(表面)和在与上表面相对侧上的下表面(背表面、安装表面)。裸片连接盘3a和多个电极端子3b是通过镀覆形成(沉积)的膜(金属粒子的集合)。更具体而言，在金(Au)膜上沉积镍(Ni)膜，并且在该镍(Ni)膜上沉积银(Ag)膜。金(Au)膜具有例如0.1μm的厚度，镍(Ni)膜具有例如60μm的厚度，而银(Ag)膜具有例如3μm的厚度。代替银(Ag)膜，可以在该镍(Ni)膜上沉积金(Au)膜。当从顶部看时裸片连接盘3a的垂直(第一方向)和水平(与第一方向正交的第二方向)的尺寸小于当从顶部看时半导体芯片2的垂直和水平的尺寸，并且半导体芯片2覆盖裸片连接盘3a的整个上表面。
而且，利用树脂模制件(模制件)7密封半导体芯片2的一些部分(上表面和侧表面)、裸片连接盘3a的一部分(侧表面)、多个电极端子3b中的每一个的一些部分(上表面和侧表面)以及多个导电部件5。然而，多个电极端子3b和裸片连接盘3a的另一部分(下表面)从树脂模制件7的下表面(背表面)露出。
如上所述，半导体芯片2的背表面和裸片连接盘3a的上表面彼此面对，并且半导体芯片2经由导电树脂膏剂6放置在裸片连接盘3a的上表面上。裸片连接盘3a的上表面不平坦，而是在其中央部分处具有凹部(凹陷)8。凹部8是其中导电树脂膏剂6聚集在一起的区域(汇集(reservoir)区域)。凹部8从其边缘到底部的深度(在从半导体芯片2的背表面到离半导体芯片2的背表面最远的裸片连接盘3a的上表面的距离(对应于图3中的L1)与从半导体芯片2的背表面到离半导体芯片2的背表面最近的裸片连接盘3a的上表面的距离(对应于图3中的L2)之差)例如为从3μm到10μm。通过在裸片连接盘3a的上表面上设置该凹部8并且在半导体芯片2的背表面上形成研磨沟，可以克服导电树脂膏剂6中的可湿性的缺乏，并且可以防止导电树脂膏剂6掉落到裸片连接盘3a的侧表面。在稍后将描述的半导体器件的制造方法中将详细地描述这样的效果。上述凹部8也形成在多个电极端子3b的上表面的中央部分处。
从半导体芯片2的背表面到离半导体芯片2的背表面最近的裸片连接盘3a的上表面的距离(对应于图3中的L2)例如为从5μm到8μm。该距离不限于此，因为它是根据包含在导电树脂膏剂6中的填料的颗粒尺寸而确定的。
<半导体器件的制造方法>
接下来，将在参照图4至图27的同时，按照步骤顺序描述根据本发明第一实施例的具有外部端子的5个引脚的半导体器件的制造方法。
图4是晶片提供步骤中的半导体晶片的局部顶视图；图5是将用于半导体器件的制造的背部研磨装置的示意图；图6是背部研磨步骤中的半导体晶片的背表面的局部视图；图7是晶片划片步骤中的半导体晶片的局部顶视图；图8至图19是用于描述裸片键合步骤的视图，其中图8是母衬底的局部顶视图，图9是母衬底的局部截面图，图10是用于描述具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的流程图，图11至图18是在用于描述具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的每个制造步骤中的母衬底的局部截面图，以及图19是裸片键合步骤中的母衬底的局部截面图；图20是导电树脂膏剂烘焙步骤中的母衬底的局部截面图；图21是导线键合步骤中的母衬底的局部截面图；图22是模制步骤中的母衬底的局部截面图；图23是母衬底剥离步骤中的母衬底的局部截面图；图24是激光标记步骤中的母衬底的局部截面图；图25是封装划片步骤中的母衬底的局部截面图；图26是划片薄板去除步骤中的母衬底的局部截面图；图27是用于描述制造半导体器件的方法的流程图。
这里，将描述制造具有外部端子的5个引脚(裸片连接盘的1个引脚和电极端子的4个引脚)的半导体器件的方法，但本发明并不限于此，而是也可以应用于制造具有例如外部端子的2个引脚或外部端子的7个引脚的半导体器件的方法。
<晶片提供步骤P1>
首先，如图4所示，提供半导体晶片10。半导体晶片10由单晶硅制成，并且具有例如200mm或300mm的直径和例如0.7mm或更大的厚度(第一厚度)(在提供用于制造步骤时的厚度)。半导体晶片10具有第一主表面(表面)10x、在第一主表面10x上按照矩阵划分的多个芯片区域CA、在多个芯片区域CA中的两个相邻芯片区域CA之间形成的切割区域(划线区域、划片区域、划片线)DL以及位于第一主表面10x相对侧上的第二主表面(背表面)。
半导体晶片10的第一主表面10x上的每个芯片区域CA具有集成电路，该集成电路包括多个半导体元件、通过堆叠多个绝缘层和多个布线层获得的多层布线层以及形成为覆盖该多层布线层的表面保护膜，但并不限于此。绝缘层例如由氧化硅膜制成。布线层由例如铝(Al)、钨(W)或铜(Cu)之类的金属膜制成。表面保护膜由通过堆叠诸如氧化硅膜或氮化硅膜之类的无机绝缘膜和有机绝缘膜获得的多层膜制成。在半导体晶片10的第一主表面10x上的每个芯片区域CA中，沿着每个芯片区域CA的每侧放置电耦合到多个半导体元件的多个键合焊盘(电极焊盘、表面电极)4。键合焊盘4均由多层布线层的最上层布线制成，并且通过表面保护膜中的对应于键合焊盘4形成的开口部分露出。
<背部研磨步骤P2>
接下来，通过利用研磨材料研磨半导体晶片10的第二主表面，来将半导体晶片10减薄至预定厚度(第二厚度)。
对于半导体晶片10的第二主表面的研磨，例如使用如图5所示的背面研磨设备12。该背面研磨设备12装备有吸盘台13和轮15，吸盘台13在半导体晶片10在其上的情况下旋转，轮15用于利用其将研磨材料14保持在与吸盘台13的上表面相对的位置之上。
首先，在第一主表面10x侧上将用于覆盖集成电路的保护带(背部研磨带)11附接到半导体晶片10。
接下来，经由保护带11将半导体晶片10放置在吸盘台13的上表面上，同时使背部研磨设备12的吸盘台13的上表面与半导体晶片10的第一主表面10x彼此面对。
接下来，旋转吸盘台(chuck table)13，并且旋转用于保持研磨材料(例如金刚石轮)14的轮15。在这样的状态下，通过吸盘台13的旋转运动和轮15的旋转运动，在向半导体晶片10的第二主表面10y供给研磨液(slurry)的同时，使用研磨材料14研磨半导体晶片10的第二主表面10y。通过该研磨，半导体晶片10的厚度减小至预定成品厚度(第二厚度)，并且，在第二主表面10y上留下许多研磨沟。研磨沟中的一些可以可见地识别。在该研磨中使用的研磨材料14具有例如从#320至#4000的粗糙度，其中优选以#2000作为中心的粗糙度范围。半导体晶片10的成品厚度(第二厚度)例如为从0.1mm至0.3mm。
此后，清洁半导体晶片10以去除附着到半导体晶片10的第二主表面10y的磨料颗粒和污染物。
图6是用于描述研磨后的半导体晶片10的第二主表面10y的局部平面图。在半导体晶片10的第二主表面10y中保留了许多研磨沟16，其中的一些研磨沟是可见的。例如，当利用具有#2000粗糙度的研磨材料14研磨半导体晶片10的第二主表面10y时，第二主表面10y的粗糙度例如就最大高度Ry(从其方向中的粗糙度曲线采样的标准长度部分的平均线起最深谷的深度和最高峰的高度之和)而言为大约0.2μm。
在本实施例中，将半导体晶片10减薄至预定成品厚度(第二厚度)，并且同时，通过单次研磨在第二主表面10y中留下许多研磨沟16。也可以进行两次研磨，也就是，第一研磨(粗研磨)用于将半导体晶片10的厚度减小至接近成品厚度(第二厚度)的厚度，第二研磨(细研磨)用于特意留下许多研磨沟16。具体而言，在第一研磨(粗研磨)中利用粗研磨材料(例如从#320至#360)14将半导体晶片10研磨到接近成品厚度(第二厚度)的厚度，随后使用比在第一研磨(粗研磨)中使用的研磨材料更细的研磨材料(例如从#500至#4000)进行第二研磨(细研磨)。这使得可以减少研磨所需的时间，并且同时留下具有期望深度的期望数目的研磨沟16。
留下在半导体晶片10的第二主表面10y中已经留下的研磨沟16，而无需通过使用例如旋涂刻蚀或CMP(化学机械抛光)去除半导体晶片10的第二主表面10y中的研磨沟16。
<晶片划片步骤P3>
接下来，如图7所示，提供预先附着有划片带的圆形框架17，并且在使半导体晶片10的第一主表面10x向上的情况下将半导体晶片10接合到该划片带的上表面。然后，通过使用附着有金刚石细颗粒的超薄圆形划片刀18，沿着切割区域DL垂直和水平地对半导体晶片10进行划片。将半导体晶片10划片成各个半导体芯片2。即使在单片化之后，也利用划片带将半导体芯片2固定在框架17上，使得它们仍然按顺序对准。
然后，使划片带从其下表面侧暴露于紫外线，以降低粘附层的粘附并促进半导体芯片2中的每一个从划片带的剥离。
<裸片键合步骤P4>
[P4-1：基础材料提供步骤]
接下来，如图8所示，提供母衬底(衬底、基础材料、基质)19。母衬底19由例如不锈钢(SUS430)或铜(Cu)之类的导电部件制成，并且为多芯片衬底，其中以矩阵形式布置了多个区域(芯片安装区域DIA)，每个区域具有一个半导体芯片2。图8示出具有三个块的母衬底19，每个块包括多个芯片安装区域DIA。母衬底19具有例如0.15mm的厚度。
母衬底19在其上表面(表面，芯片安装表面)上的芯片安装区域DIA之一的中心处具有裸片连接盘的一个引脚(第一电极板)3a并且在其外围处具有多个(在本实施例中为4个引脚)电极端子(第二电极板，电极)3b。
如图9所示，裸片连接盘3a和电极端子3b均由膜叠层构成，该膜叠层例如是通过电镀将金(Au)膜、镍(Ni)膜和银(Ag)或金(Au)膜按此顺序彼此连续堆叠得到的，并且裸片连接盘3a和电极端子3b具有遮盖有镍(Ni)膜的蘑菇形状。尽管裸片连接盘3a和电极端子3b的上表面(表面)处于比母衬底19的上表面高的位置处，所以裸片连接盘3a和电极端子3b可以通过电镀形成有不大于约引线厚度一半的厚度，该引线由通过对导电衬底(金属板)构图形成的引线框架的一部分制成。此外，可以期望均具有蘑菇形状的裸片连接盘3a和电极端子3b在模制步骤P7(也就是，稍后进行的制造步骤)中具有裸片连接盘3a和电极端子3b的锚固效应。构成裸片连接盘3a和电极端子3b的金(Au)膜、镍(Ni)膜和银(Ag)或金(Au)膜的厚度例如分别为0.1μm或更大、从50μm到80μm以及2.5μm或更大。
接下来，将参照图10至图18描述制造其上具有裸片连接盘3a和电极端子3b的母衬底19的方法。图10是用于描述制造其上具有裸片连接盘3a和电极端子3b的母衬底19的方法的流程图；以及图11至图18是用于描述制造具有裸片连接盘3a和电极端子3b的母衬底19的方法的每个制造步骤中的母衬底的局部截面图。
P4-1(1)：抗蚀剂涂覆步骤到曝光步骤
如图11所示，在向母衬底19的上表面上涂覆抗蚀剂膜20之后，经由具有预定图案的膜掩膜21使抗蚀剂膜20曝光于紫外线。类似地，在向与母衬底19的上表面相对侧的下表面(背表面)上涂覆抗蚀剂膜22之后，经由具有预定图案的膜掩膜23使抗蚀剂膜22曝光于紫外线。
P4-1(2)：显影步骤
如图12所示，在去除膜掩膜21和23之后，进行显影处理以对涂覆到母衬底19的上表面的抗蚀剂膜20和涂覆到母衬底19的下表面的抗蚀剂膜22进行构图。在涂覆到母衬底19的上表面上的抗蚀剂膜20中，形成用于在其中形成裸片连接盘3a的裸片连接盘孔24a和用于在其中形成电极端子3b的电极端子孔24b。此外，在涂覆到母衬底19的下表面上的抗蚀剂膜22中形成引导孔25。形成裸片连接盘孔24a使得当从顶部看时其垂直(第一方向)尺寸和水平(第二方向)尺寸小于当从顶部看时半导体芯片2的垂直(第一方向)尺寸和水平(第二方向)尺寸。
P4-1(3)：槽形成步骤
如图13所示，通过利用抗蚀剂膜20作为掩膜进行刻蚀，在从裸片连接盘孔24a和电极端子孔24b的底部露出的母衬底19中形成槽26。该槽具有例如约3μm的深度。
P4-1(4)：镀金步骤
如图14所示，在利用保护膜27覆盖在母衬底19的下表面上形成的抗蚀剂膜22的表面之后，通过在均形成于母衬底19的上表面上的裸片连接盘孔24a和电极端子孔24b的底部上电镀形成(沉积)金(Au)膜3A。金(Au)膜3A具有例如约0.1μm的厚度。为了防止在将于稍后进行的母衬底剥离步骤P8中母衬底19从树脂模制件7剥离时裸片连接盘3a或电极端子3b留在母衬底19侧上，可以在形成金(Au)膜3A之前，在均形成于母衬底19的上表面上的裸片连接盘孔24a和电极端子孔24b的底部上形成膜33。
P4-1(5)：镀镍步骤
如图15所示，通过电镀形成(沉积)镍(Ni)膜3B，使得接触均形成于母衬底19的上表面上的裸片连接盘孔24a和电极端子孔24b中的金(Au)膜3A。该镍(Ni)膜3B不仅形成在裸片连接盘孔24a和电极端子孔24b中，而且散布到抗蚀剂膜20的表面之上，使得它在悬置的情况下(遮盖位置)具有蘑菇形状。该镍(Ni)膜3B具有例如约60μm的厚度。
然后在形成于裸片连接盘孔24a中的镍(Ni)膜3B的上表面的中心部分处形成凹部(凹陷)8。从凹部8的边缘到凹部8的底部的深度例如为从3μm到10μm。类似地，在形成于电极端子孔24b中的镍(Ni)膜3B的上表面的中心部分处也形成具有例如从3μm到10μm的深度的凹部8。
P4-1(6)：镀银(或金)步骤
如图16所示，沿着形成于母衬底19的上表面上的镍(Ni)膜3B的表面形状，通过电镀形成(沉积)银(Ag)膜(或金(Au)膜)3C，该银(Ag)膜(或金(Au)膜)3C与镍(Ni)膜3B的表面接触。该银(Ag)膜(或金(Au)膜)3C的厚度例如为3μm。在本实施例中，上面描述了通过电镀形成金(Au)膜3A、镍(Ni)膜3B和银(Ag)膜(或金(Au)膜)3C，但可以通过化学电镀形成它们。考虑到这些镀层的形成速率(沉积速率)，优选电镀。
P4-1(7)：框架刻蚀步骤
如图17所示，在从形成于母衬底19的下表面上的抗蚀剂膜22的表面去除保护膜27之后，利用抗蚀剂膜22作为掩膜刻蚀母衬底19，由此形成与在抗蚀剂膜22中形成的引导孔25对应的母衬底19的外部框架28。
P4-1(8)：去除步骤
如图18所示，通过去除抗蚀剂膜20和22并且也去除母衬底19的额外部分，基本上完成具有裸片连接盘3a和电极端子3b的母衬底19。
裸片连接盘3a具有平坦的上表面，而在裸片连接盘的中心部分处具有凹部(凹陷)8。从凹部8的边缘到凹部8的底部的深度例如为从3μm到10μm。而且，当从顶部看时裸片连接盘3a的垂直(第一方向)尺寸和水平(第二方向)尺寸小于当从顶部看时半导体芯片3的垂直(第一方向)尺寸和水平(第二方向)尺寸。
[P4-2：裸片键合步骤]
接下来，如图19所示，在通过圆柱筒夹29吸住和支撑半导体芯片2的表面之后，从划片带释放半导体芯片2并且拾取该半导体芯片2。将由此拾取的半导体芯片2输运到母衬底19的上表面上的裸片连接盘3a。
接下来，将导电树脂膏剂6逐滴地添加到裸片连接盘3a的上表面上。导电树脂膏剂6例如为银(Ag)膏剂，并且它具有例如从10Pa·s到20Pa·s(5rpm)的粘性。然后，使裸片连接盘3a的上表面与半导体芯片2的背表面彼此面对，并且将半导体芯片2经由导电树脂膏剂6放置在裸片连接盘3a的上表面上。向半导体芯片2施加负载以固定半导体芯片2。
这里，在半导体芯片2的背表面上具有许多研磨沟16的情况下，经由导电树脂膏剂6将半导体芯片2放置在裸片连接盘3a的上表面上，从而与当半导体芯片2在其背表面上不具有研磨沟16时相比，由于毛细管作用，提高了导电树脂膏剂6的润湿性。作为结果，导电树脂膏剂6往往递送到半导体芯片2的外围，特别是递送到其拐角部分，从而解决导电树脂膏剂6的润湿性的缺乏。
导电树脂膏剂6沿着半导体芯片2的背表面上的许多研磨沟16延伸并且围绕半导体芯片2的侧表面回转。导电树脂膏剂6然后由于表面张力散布到半导体芯片2的侧表面之上。作为结果，可以防止导电树脂膏剂6沿着裸片连接盘3a的侧表面浸渍。
此外，裸片连接盘3a具有平坦的上表面，而是具有将作为导电树脂膏剂6的汇集区域的凹部8。由于该凹部8的收集力，逐滴地添加到裸片连接盘3a的上表面的导电树脂膏剂6聚集在凹部8中，并且膏剂的从该凹部8溢出的一部分均匀地溅出在凹部8外部。因此，即使逐滴地添加到裸片连接盘3a的上表面的导电树脂膏剂6的供给量变化，导电树脂膏剂6均匀地散布并且散布范围稳定。除了在半导体芯片2的背表面上的许多研磨沟16带来的导电树脂膏剂6的润湿性的提高之外，不存在大量导电树脂膏剂6沿其流动的位置进一步防止导电树脂膏剂6滴到裸片连接盘3a的侧表面。
可以增加导电树脂膏剂6的粘性，以抑制它的散布，并由此防止导电树脂膏剂6滴到裸片连接盘3a的侧表面。然而，粘性的增加妨碍导电树脂膏剂6的散布，这会阻止导电树脂膏剂6在半导体芯片2的背表面上均匀形成，并造成半导体芯片2与裸片连接盘3a之间的粘附失败。
<导电树脂膏剂烘焙步骤P5>
接下来，如图20所示，对附接有多个半导体芯片2的母衬底19进行热处理。该热处理加速导电树脂膏剂6的固化反应，以增强半导体芯片2与裸片连接盘3a之间的粘附。
<导线键合步骤P6>
接下来，如图21所示，例如，通过钉头(nail head)键合(球键合)，组合使用超声振动和热压键合的方法，通过多个导电部件5分别电耦合放置在半导体芯片2的表面的边缘处的多个键合焊盘4与形成在母衬底19的上表面上的裸片连接盘3a的外围处的多个电极端子3b。作为导电部件5，例如使用导线(金(Au)线)。更具体而言，在表面张力下通过弧光放电将导线的端部熔化成球。通过使用毛细作用(圆筒耦合夹具)，通过热压键合，在施加例如120kHz的超声振动的同时，将球键合到键合焊盘4的上表面和电极端子3b的上表面。
主要使用前向键合工艺(耦合导线的一部分和半导体芯片2的键合焊盘4、之后耦合电极端子3b和导线的另一部分的工艺)，但可以代替地使用反向键合工工艺(耦合电极端子3b和导线的一部分、之后耦合半导体芯片2的键合焊盘4和导线的另一部分的工艺)。
<模制步骤P7>
接下来，如图22所示，通过将其上具有多个半导体芯片2的母衬底19安置在金属模制机器中、在施加压力的同时向金属模制机器中浇注已经通过加热液化的密封树脂、以及利用密封树脂封装母衬底19的上表面侧，来形成一个树脂模制件(模制体)7。然后，例如在175℃下进行热处理(固化后烘焙)5个小时，由此在覆盖母衬底19的上表面侧的树脂模制件7中包封多个半导体芯片2的一些部分(上表面和侧表面)、多个裸片连接盘3a的一部分(侧表面)、多个电极端子的一些部分(上表面和侧表面)以及多个导电部件5。树脂模制件7具有例如400μm的厚度。树脂模制件7由包含例如酚类固化剂、硅橡胶和许多填料(例如硅石)的基于环氧树脂的热固性绝缘树脂制成。
<母衬底剥离步骤P8>
接下来，如图23所示，在折叠母衬底19的同时，将母衬底19从树脂模制件7剥离。作为结果，从树脂模制件7的下表面(背表面)露出多个裸片连接盘3a和多个电极端子3b的其它部分(下表面、背表面、安装表面)。
<激光标记步骤P9>
接下来，如图24所示，通过使用激光30将树脂模制件7的上表面标记有产品名称等。
<封装划片步骤P10>
接下来，如图25所示，提供划片薄板31。划片薄板31在其上表面上具有粘附层32。粘附层32例如为丙烯酸UV固化型压敏粘附剂。接下来，利用粘附层32将覆盖多个半导体芯片2的一些部分(上表面和侧表面)、多个裸片连接盘3a的一部分(侧表面)、多个电极端子3b的一些部分(上表面和侧表面)以及多个导电部件5的树脂模制件7固定到划片薄板31的上表面。
接下来，在超薄盘状切割机(划片刀)附接有例如金刚石磨料颗粒的情况下，沿着划线区域从树脂模制件7的下表面侧垂直地(第一方向)和水平地(第二方向)对树脂模制件7进行划片。同时，也沿着划线区域垂直地(第一方向)和水平地(第二方向)对粘附层32进行划片。将树脂模制件7划片成各个半导体器件(半导体封装)1，但即使在单片化后，半导体器件1也保持对准，因为它们被通过划片薄板31固定。
<封装清洁步骤P11>
接下来，清洁半导体器件1以去除在树脂模制件7和粘附层32的划片期间产生的灰尘。
<UV曝光步骤P12>
接下来，使划片薄板31从薄板的下表面侧暴露于紫外线以减小粘附层32的粘附。这促使每个半导体器件1从划片薄板31的剥离。该划片薄板31由UV可渗透材料制成，使得它允许紫外线的渗透。
<划片薄板去除步骤P13>
接下来，如图26所示，去除划片薄板31以得到各个半导体器件1。从半导体器件1的树脂模制件7的下表面露出多个电极端子3b和裸片连接盘3a中每一个的下表面(背表面、安装表面)。
<选择步骤P14和可视检查步骤P15>
接下来，从这样得到的半导体器件中选择符合产品标准的那些半导体器件，并且在最终可视检查之后，获得成品(半导体器件1)。
<封装步骤P16>
接下来，在载带中预先形成的凹陷中容纳产品(半导体器件1)。然后，该载带例如围绕轴缠绕。将轴置于防潮袋中并且以此状态输送半导体器件。
因而，根据本实施例，在半导体芯片2上留有许多研磨沟16的情况下，经由导电树脂膏剂6将半导体芯片2放置在裸片连接盘3a的上表面上，使得改善导电树脂膏剂6的润湿性，导致解决润湿性的缺乏。
此外，导电树脂膏剂6沿着半导体芯片2的背表面上的许多研磨沟16延伸，并且导电树脂膏剂6围绕半导体芯片2的侧表面转动。导电树脂膏剂6然后由于表面张力散布到半导体芯片2的侧表面之上。
而且，在裸片连接盘3a的上表面的中心部分处设置用作导电树脂膏剂6的汇集区域的凹部8，使得导电树脂膏剂6均匀散布并且它的散布范围变得稳定。
因此可以克服导电树脂膏剂6的润湿性的缺乏，并且同时可以防止导电树脂膏剂6沿着裸片连接盘3a的侧表面滴落。
这样的措施防止半导体芯片2从裸片连接盘3a容易地释放并且防止导电树脂膏剂6在沿着裸片连接盘3a的侧表面延伸之后从树脂模制件7的下表面突出，使得可以抑制半导体器件1的可靠性的恶化。
(修改示例)
在上述实施例中，本发明应用于具有外部端子的5个引脚(裸片连接盘3a的1个引脚和电极端子3b的4个引脚)的半导体器件1，但本发明不仅可以应用于此。
接下来将参照图28和图29描述本发明应用到具有外部端子的2个引脚的半导体器件的示例。图28是示出具有外部端子的2个引脚(裸片连接盘的1个引脚和电极端子的1个引脚)的半导体器件的背表面(安装表面)侧的局部平面图；以及图29是沿着图28的线B-B’所取的半导体器件的局部截面图。
如图28和图29所示，具有外部端子的2个引脚的半导体器件(半导体封装)51包括半导体芯片52、其上具有半导体芯片52并且用作外部端子的裸片连接盘(第一电极板)53a和远离裸片连接盘53a放置并且用作外部端子的电极端子(第二电极板、电极)53b。使半导体芯片52的背表面与裸片连接盘53a的上表面(表面)彼此面对，并且经由导电树脂膏剂56将半导体芯片52放置在裸片连接盘53a的上表面上。此外，通过导电部件55将放置在半导体芯片52的表面上的键合焊盘(电极焊盘、表面电极)54与电极端子53b彼此电耦合。
而且，利用树脂模制件(模制体)57密封半导体芯片52的一些部分(上表面和侧表面)、裸片连接盘53a的一部分(侧表面)、电极端子53b的一些部分(上表面和侧表面)和导电部件55。然而，从树脂模制件57的下表面(背表面)露出电极端子53b和裸片连接盘53a的其它部分(下表面(背表面、安装表面))。
类似于根据上述实施例的具有外部端子的5个引脚的半导体器件(半导体封装)1，裸片连接盘53a的上表面不是平坦的，而是在其中心部分处配备有凹部(凹陷)58。凹部58是导电树脂膏剂56聚集的区域(汇集区域)。此外，在半导体芯片52的背表面上留下许多研磨沟而未去除的情况下，将半导体芯片52放置在裸片连接盘53a的上表面上。这样的结构使得可以防止导电树脂膏剂56的润湿性的缺乏和导电树脂膏剂56沿着裸片连接盘53a的侧表面的滴落。
上面基于实施例详细地描述了本发明人作出的本发明。然而应牢记的是，本发明并不限于它们或者受它们限制，而是可以在不脱离本发明范围的情况下进行修改。
本发明可以应用于如下半导体器件，在该半导体器件中，半导体芯片放置在通过电镀形成的外部端子(裸片连接盘)的上表面上，同时半导体芯片的背表面与外部端子的上表面彼此面对。

Claims (18)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供第一厚度的半导体晶片，所述半导体晶片具有第一主表面、设置在所述第一主表面之上的多个芯片区域、设置在彼此相邻的两个芯片区域之间的切割区域以及在与所述第一主表面相对侧的第二主表面；
(b)利用研磨材料对所述半导体晶片的第二主表面进行研磨，以将所述半导体晶片的厚度减小至第二厚度，同时在所述第二主表面上留下多个研磨沟；
(c)沿着所述切割区域对所述半导体晶片进行划片，同时在所述半导体晶片的第二主表面上留下所述研磨沟以获得半导体芯片；
(d)提供母衬底，所述母衬底由金属制成且具有多个芯片安装区域，所述芯片安装区域具有第一电极板和远离所述第一电极板放置的第二电极板；
(e)经由导电树脂膏剂在所述第一电极板的上表面之上放置所述半导体芯片，以使所述半导体芯片的背表面与所述第一电极板的上表面彼此面对，同时在所述半导体芯片的背表面上留下所述研磨沟；
(f)在所述步骤(e)之后，经由导电部件将所述半导体芯片的键合焊盘电耦合到所述第二电极板；
(g)在所述步骤(f)之后，利用树脂密封所述半导体芯片、所述导电部件、所述第一电极板的一部分、所述第二电极板的一部分和所述母衬底的上表面，以形成树脂模制件；以及
(h)在所述步骤(g)之后，将所述母衬底从所述树脂模制件剥离，并且使所述第一电极板的下表面和所述第二电极板的下表面从所述树脂模制件露出。
2.根据权利要求1所述的制造半导体器件的方法，其中所述研磨材料具有从#320到#4000的粗糙度。
3.根据权利要求1所述的制造半导体器件的方法，
其中所述研磨材料具有#2000的粗糙度。
4.根据权利要求1所述的制造半导体器件的方法，
其中所述步骤(c)中的半导体芯片的背表面的表面粗糙度就最大高度Ry而言为0.2μm。
5.根据权利要求1所述的制造半导体器件的方法，
其中所述研磨材料为金刚石磨石。
6.根据权利要求1所述的制造半导体器件的方法，
其中所述第一电极板在其上表面上具有凹部，并且所述凹部具有从所述凹部的边缘到所述凹部的底部的为3μm到10μm的深度。
7.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(e)中，所述导电树脂膏剂从所述半导体芯片的背表面散布到所述半导体芯片的侧表面的一部分。
8.根据权利要求1所述的制造半导体器件的方法，
其中当经由所述导电树脂膏剂将所述半导体芯片放置在所述第一电极板的上表面之上时，利用所述半导体芯片完全覆盖所述第一电极板的上表面。
9.根据权利要求1所述的制造半导体器件的方法，
其中所述第二电极板在其上表面上具有凹部，并且所述凹部具有从所述凹部的边缘到所述凹部的底部的为3μm到10μm的深度。
10.根据权利要求1所述的制造半导体器件的方法，
其中所述导电树脂膏剂为银膏剂。
11.根据权利要求1所述的制造半导体器件的方法，
其中所述第一电极板和所述第二电极板均具有镍膜和在所述镍膜之上形成的银膜或金膜。
12.一种树脂模制的半导体器件，包括：
第一电极板；
半导体芯片，所述半导体芯片具有表面、在所述表面之上形成的键合焊盘以及在与所述表面相对侧的背表面，并且所述半导体芯片放置在所述第一电极板的上表面之上，使得所述背表面与所述第一电极板的上表面彼此面对；
第二电极板，远离所述第一电极板放置；
导电部件，用于将形成在所述半导体芯片的所述表面之上的键合焊盘电耦合到所述第二电极板的上表面；以及
树脂模制件，用于将所述半导体芯片和所述导电部件封装在其中，
其中所述半导体芯片的背表面经由导电树脂膏剂耦合到所述第一电极板的上表面，
其中所述第一电极板的下表面和所述第二电极板的下表面从所述树脂模制件露出，并且
其中所述第一电极板在其上表面上具有凹部，并且所述凹部具有从所述凹部的边缘到所述凹部的底部的为3μm到10μm的深度。
13.根据权利要求12所述的半导体器件，
其中所述半导体芯片在其侧表面的一部分和背表面上具有所述导电树脂膏剂。
14.根据权利要求12所述的半导体器件，
其中当经由所述导电树脂膏剂将所述半导体芯片放置在所述第一电极板的上表面之上时，利用所述半导体芯片完全覆盖所述第一电极板的上表面。
15.根据权利要求12所述的半导体器件，
其中所述半导体晶片在其背表面上具有可以可见地被识别的多个研磨沟。
16.根据权利要求12所述的半导体器件，
其中所述第二电极板在其表面上具有凹部，并且所述凹部具有从所述凹部的边缘到所述凹部的底部的为3μm到10μm的深度。
17.根据权利要求12所述的半导体器件，
其中所述导电树脂膏剂为银膏剂。
18.根据权利要求12所述的半导体器件，
其中所述第一电极板和所述第二电极板均具有镍膜和在所述镍膜之上形成的银膜或金膜。
CN201310082571.XA 2012-03-02 2013-03-01 制造半导体器件的方法和半导体器件 Expired - Fee Related CN103295923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-046330 2012-03-02
JP2012046330A JP5851888B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN103295923A true CN103295923A (zh) 2013-09-11
CN103295923B CN103295923B (zh) 2018-01-09

Family

ID=49042379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310082571.XA Expired - Fee Related CN103295923B (zh) 2012-03-02 2013-03-01 制造半导体器件的方法和半导体器件

Country Status (3)

Country Link
US (2) US8710663B2 (zh)
JP (1) JP5851888B2 (zh)
CN (1) CN103295923B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409365A (zh) * 2014-12-23 2015-03-11 南通富士通微电子股份有限公司 一种bga基板的制作方法
CN108878300A (zh) * 2017-05-12 2018-11-23 意法半导体公司 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN111937142A (zh) * 2018-03-29 2020-11-13 青井电子株式会社 半导体装置
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851916B2 (ja) * 2012-04-05 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6806436B2 (ja) * 2015-11-19 2021-01-06 マクセルホールディングス株式会社 半導体装置用基板とその製造方法、および半導体装置
JP7339231B2 (ja) * 2015-11-19 2023-09-05 マクセル株式会社 半導体装置用基板、半導体装置
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
JP6980179B2 (ja) * 2016-09-20 2021-12-15 株式会社Flosfia 半導体装置
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
JP7075571B2 (ja) * 2017-03-30 2022-05-26 マクセル株式会社 半導体装置の製造方法および半導体装置用基板
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
JP7057488B2 (ja) 2017-09-27 2022-04-20 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN112201640A (zh) * 2019-07-08 2021-01-08 群创光电股份有限公司 电子装置
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359357U (zh) 1986-10-06 1988-04-20
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP2004126622A (ja) 2003-11-26 2004-04-22 Sanyo Electric Co Ltd 表示装置
JP4638382B2 (ja) 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
JP2008047834A (ja) * 2006-08-21 2008-02-28 Hamamatsu Photonics Kk 半導体装置および半導体装置製造方法
JP4780085B2 (ja) * 2007-11-02 2011-09-28 株式会社デンソー 半導体装置
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5428542B2 (ja) * 2009-06-03 2014-02-26 三菱電機株式会社 半導体装置とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409365A (zh) * 2014-12-23 2015-03-11 南通富士通微电子股份有限公司 一种bga基板的制作方法
CN104409365B (zh) * 2014-12-23 2018-07-17 通富微电子股份有限公司 一种bga基板的制作方法
CN108878300A (zh) * 2017-05-12 2018-11-23 意法半导体公司 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN108878300B (zh) * 2017-05-12 2022-09-09 意法半导体公司 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN111937142A (zh) * 2018-03-29 2020-11-13 青井电子株式会社 半导体装置
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Also Published As

Publication number Publication date
JP5851888B2 (ja) 2016-02-03
US9000595B2 (en) 2015-04-07
JP2013183055A (ja) 2013-09-12
US8710663B2 (en) 2014-04-29
US20130228930A1 (en) 2013-09-05
CN103295923B (zh) 2018-01-09
US20140210091A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
CN103295923A (zh) 制造半导体器件的方法和半导体器件
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
TWI415202B (zh) 封裝結構之製造方法
US7964446B2 (en) Semiconductor device and method of manufacturing the same
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
KR100357757B1 (ko) 반도체장치및그제조방법
US6365438B1 (en) Process for manufacturing semiconductor package and circuit board assembly
CN102543767A (zh) 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN101325188A (zh) 具双面增层之晶圆级半导体封装及其方法
US6830956B2 (en) Method for packaging a low profile semiconductor device
US20230361078A1 (en) Semiconductor package and method of manufacturing the same
CN100508148C (zh) 具有接触支撑层的半导体封装以及制造该封装的方法
US8399295B2 (en) Semiconductor device and its manufacture method
CN102956588B (zh) 具有穿衬底通孔的半导体器件
CN102034720B (zh) 芯片封装方法
US7829378B2 (en) Method of manufacturing electronic device, substrate and semiconductor device
US8884447B2 (en) Semiconductor device and method of manufacturing the same
CN103208430A (zh) 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
TWI732924B (zh) 研磨元件、研磨輪及使用所述研磨輪製造半導體封裝的方法
JP6851239B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100948999B1 (ko) 반도체 패키지 제조 방법
CA2539463A1 (en) Method and device for contacting vo semiconductor chips on a metallic substrate
WO2008056195A1 (en) A multi-chip package
US12021004B2 (en) Embedded lid for low cost and improved thermal performance
CN115101512B (zh) 一种晶圆级mpw芯片封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180109

Termination date: 20190301

CF01 Termination of patent right due to non-payment of annual fee