JP6980179B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6980179B2
JP6980179B2 JP2016183550A JP2016183550A JP6980179B2 JP 6980179 B2 JP6980179 B2 JP 6980179B2 JP 2016183550 A JP2016183550 A JP 2016183550A JP 2016183550 A JP2016183550 A JP 2016183550A JP 6980179 B2 JP6980179 B2 JP 6980179B2
Authority
JP
Japan
Prior art keywords
electrode
resin
semiconductor device
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016183550A
Other languages
English (en)
Other versions
JP2018049894A (ja
Inventor
梨絵 徳田
真也 織田
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2016183550A priority Critical patent/JP6980179B2/ja
Publication of JP2018049894A publication Critical patent/JP2018049894A/ja
Application granted granted Critical
Publication of JP6980179B2 publication Critical patent/JP6980179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、新規な半導体装置に関する。
電子機器等に用いられる半導体装置を製造する際には、樹脂を用いた封止技術が一般に用いられる。一方、電子機器等に用いられる半導体チップは小型化とともに大容量化の傾向にあり、半導体チップの放熱の問題が深刻になっており、半導体チップの性能を十分に満足させるためには放熱性能を向上させかつ実装の信頼性の高い樹脂封止タイプの半導体装置の要求が高まっている。
従来より、半導体装置を樹脂で封止してなる実装済みの半導体装置が知られている。従来の実装済みの半導体装置は、素子搭載部とリード部を有するリードフレームの素子搭載部上に、半導体装置を接着剤などを用いて固着し、ボンディングワイヤをボンディングすることにより半導体装置の接続電極である金属バンプとリードフレームのリード部とを電気的に接続している。その後、モールド樹脂により半導体装置、ボンディングワイヤ等を封止することにより、所定形状の実装済みの半導体装置が形成される。
特許文献1では、半導体基板、I層及びp型半導体領域を有するPINダイオードの実装品の製造において、p型半導体領域に接続する第1電極を形成し、N層としての半導体基板に接続する第2電極を形成することで、PINダイオードを作製後、ダイボンディング、ワイヤボンディングを行い、その後、モールド工程を行うことにより、PINダイオード及びボンディングワイヤの樹脂封止を行っている。また、特許文献2では、平板状の半導体の一方の面側に第1の電極としてのアノード電を形成し、他方の面側に第2の電極としてのカソード電極を形成したダイオードの各電極に半田を介してリードフレーム端子を固定した後、樹脂で封止することにより実装済みの半導体装置を製造し、複数のダイオードを同時に樹脂にて封止することによって生産性を向上させている。しかしながら、特許文献1または特許文献2に記載の製造方法では、第1電極を形成した後、そのまま第2電極の形成等を行うため、第2電極の形成等の際に発生する熱や圧力などによって、半導体層と第1電極との密着性が低下し、半導体装置の電気特性や信頼性に悪影響を及ぼすなどの問題があった。さらに、樹脂封止の際に樹脂が十分に充填されずに、未充填やボイドが発生し、信頼性に支障をきたすという問題もあった。
そのため、半導体層と電極との界面の密着性に優れ、電気特性が良好であり、信頼性に優れた半導体装置が待ち望まれていた。
特開2007−250813号公報 特開2007−311518号公報
本発明は、半導体層と電極との界面の密着性に優れ、電気特性が良好であり、信頼性に優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、少なくとも半導体層、第1の電極及び第2の電極を含み、前記半導体層の一方の面に第1の電極が設けられており、前記半導体層の他方の面に第2の電極が設けられている半導体装置であって、前記半導体層と第1の電極とが第1の樹脂で覆われており、第2の電極と第1の樹脂とが第2の樹脂で覆われている半導体装置が、第1の電極と半導体層との密着性に優れており、電気特性が良好であり、また、半導体装置としての信頼性に優れていることを見出し、このような半導体装置が上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
[1] 少なくとも半導体層、第1の電極及び第2の電極を含み、前記半導体層の一方の面に第1の電極が設けられており、前記半導体層の他方の面に第2の電極が設けられている半導体装置であって、前記半導体層と第1の電極とが第1の樹脂で覆われており、第2の電極と第1の樹脂とが第2の樹脂で覆われていることを特徴とする半導体装置。
[2] 第1の樹脂が、熱硬化性樹脂である前記[1]記載の半導体装置。
[3] 第2の樹脂が、熱硬化性樹脂である前記[1]又は[2]に記載の半導体装置。
[4] 前記半導体層が、酸化物半導体を主成分として含む前記[1]〜[3]のいずれかに記載の半導体装置。
[5] 前記酸化物半導体が、アルミニウム、インジウム及びガリウムから選ばれる1種又は2種以上の金属を含む前記[4]記載の半導体装置。
[6] 前記酸化物半導体が、コランダム構造を有する前記[4]又は[5]に記載の半導体装置。
[7] 第1の電極がショットキー電極である、前記[1]〜[6]のいずれかに記載の半導体装置。
[8] 第2の電極がオーミック電極である、前記[1]〜[7]のいずれかに記載の半導体装置。
[9] ショットキーバリアダイオード(SBD)、SBDが搭載されたモジュール、またはSBDを備えた電子機器もしくはその部品である、前記[1]〜[8]のいずれかに記載の半導体装置。
[10] 半導体装置を備えている半導体システムであって、前記半導体装置が前記[1]〜[9]のいずれかに記載の半導体装置である半導体システム。
本発明の半導体装置は、第1の電極と半導体層との密着性に優れており、電気特性が良好であり、さらに信頼性に優れている。
実施例においてn+型半導体層の形成に用いたミストCVD装置の概略構成図である。 実施例においてn−型半導体層の形成に用いたミストCVD装置の概略構成図である。 本発明のショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。
本発明の半導体装置は、少なくとも半導体層、第1の電極及び第2の電極を含み、前記半導体層の一方の面に前記第1の電極が設けられており、前記半導体層の他方の面に前記第2の電極が設けられている半導体装置であって、前記半導体層と第1の電極とが第1の樹脂で覆われており、第2の電極と第1の樹脂とが第2の樹脂で覆われていることを特長とする。なお、前記半導体装置は、実装前であっても、実装後であってもよい。
前記半導体層としては、例えば、シリコン、ゲルマニウムのような元素単体、周期表の第13族〜第15族の元素を有する化合物、金属酸化物、金属硫化物、金属セレン化物、または金属窒化物等を含む半導体層が挙げられる。周期表の第13族〜第15族の元素を有する化合物としては、例えば、SiC、AlN、GaN、InN、GaAs、InP等が挙げられる。前記金属酸化物としては、例えば、チタンの酸化物(酸化チタン)、スズの酸化物、亜鉛の酸化物、鉄の酸化物、タングステンの酸化物、ジルコニウムの酸化物、ハフニウムの酸化物、ストロンチウムの酸化物、インジウム、セリウム、イットリウム、ランタン、バナジウム、ニオブの酸化物又はタンタルの酸化物等が挙げられる。前記金属硫化物としては、例えば、カドミウムの硫化物、亜鉛の硫化物、鉛の硫化物、銀の硫化物、アンチモン又はビスマスの硫化物等が挙げられる。前記金属セレン化物としては、例えば、カドミウム又は鉛のセレン化物、ガリウム−ヒ素又は銅−インジウムのセレン化物等が挙げられる。前記金属窒化物としては、例えば、ガリウムの窒化物、チタンの窒化物等が挙げられる。前記半導体層の厚さは、本発明の目的を阻害しない限り、特に限定されないが、5nm〜500μmであるのが好ましく、10nm〜100μmであるのがより好ましい。また、前記半導体層は、単層であってもよいし、2層以上であってもよい。また、前記半導体層は、n+型半導体層、n−型半導体層、n型半導体層、p型半導体層のいずれであってもよい。本発明においては、前記半導体層が、2層以上であるのが好ましく、n+型半導体層、n−型半導体層及びn型半導体層から選ばれる1種又は2種以上であるのも好ましく、2層以上であり、n+型半導体層、n−型半導体層及びn型半導体層から選ばれる2種以上であるのがより好ましい。前記半導体層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、MBE法、HVPE法またはパルス成長法などが挙げられるが、本発明においては、前記形成手段が、ミストCVD法であるのが好ましい。
本発明においては、前記半導体層が、酸化物半導体を主成分として含むのが好ましい。前記酸化物半導体は、インジウム、ガリウムまたはアルミニウムを含むのが、より半導体特性に優れた半導体装置が得られるので、好ましく、InAlGaO系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα―Gaである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα―Gaが含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。
前記半導体層は、基板付きのものであってもよいし、基板から剥離されたものであってもよいが、本発明においては、前記半導体層が、基板付きのものであるのが、より信頼性に優れた縦型の素子(縦型デバイス)として用いることができるので、好ましい。
第1の電極は、導電性を有するものであって、電極として機能するものであれば、特に限定されず、公知の電極であってよい。第1の電極を構成する材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の導電性金属酸化物、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられるが、本発明においては、第1の電極が、金属または導電性金属酸化物を含むのが好ましい。また、本発明においては、第1の電極が、ショットキー電極であるのが好ましい。第1の電極がショットキー電極である場合には、第1の電極が、周期律表第4族、第6族、第11族又は第13族の金属を含むのが好ましい。周期律表第4族の金属としては、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)などが挙げられるが、中でもTiが好ましい。周期律表第6族の金属としては、クロム(Cr)、モリブデン(Mo)、タングステン(W)、などが挙げられるが、中でもCr、Moが好ましい。周期律表第11族の金属としては、例えば、銅(Cu)、銀(Ag)、金(Au)などが挙げられるが、中でもAuが好ましい。周期律表第13族の金属としては、例えば、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)などが挙げられるが、中でもAlが好ましい。例えば、銅(Cu)、銀(Ag)、金(Au)などが挙げられるが、中でもAuが好ましい。また、第1の電極は、さらに他の金属を含んでいてもよく、他の金属としては、本発明の目的を阻害しない限り、特に限定されないが、好適には例えば、周期律表第10族の金属(Ni、Pd、Pt)などが挙げられ、より好適にはPtが挙げられる。また、第1の電極は単層であってもよいし、2以上の層を含んでいてもよい。
第1の電極の厚さは、本発明の目的を阻害しない限り、特に限定されないが、10nm〜100μmであるのが好ましく、10nm〜10μmであるのがより好ましい。
第1の電極の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段を用いることができる。第1の電極の形成手段としては、例えば、ミストCVD法、スパッタ法やCVD法(気相成長法)、SPD法(スプレー熱分解堆積法)、蒸着法などが挙げられる。
第2の電極は、導電性を有しており、電極として機能するものであれば、特に限定されず、公知の電極であってよい。第2の電極を構成する材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられるが、本発明においては、第2の電極が、金属または導電性金属酸化物を含むのが好ましい。また、本発明においては、第2の電極が、オーミック電極であるのが好ましい。第2の電極がオーミック電極である場合には、第2の電極が、周期律表第4族又は第11族の金属を含むのが好ましい。周期律表第4族または第11族の金属は、第1の電極に含まれる金属と同様であってよい。また、第2の電極もさらに他の金属を含んでいてもよい。また、第2の電極は単層であってもよいし、2以上の層を含んでいてもよい。また、第2の電極を構成する金属は、合金であってもよい。
第2の電極の厚さは、本発明の目的を阻害しない限り、特に限定されないが、10nm〜100μmであるのが好ましく、10nm〜10μmであるのがより好ましい。
第2の電極の形成手段としては、本発明の目的を阻害しない限り、特に限定されず、公知の手段を用いることができる。第1の電極の形成手段としては、例えば、ミストCVD法、スパッタ法やCVD法(気相成長法)、SPD法(スプレー熱分解堆積法)、蒸着法などが挙げられる。
本発明においては、基板付きの半導体層上に第1の電極を形成した場合には、そのまま、前記半導体層の、第1の電極が形成されていない表面の一部又は全部に第2の電極を形成してもよいし、前記半導体層を、前記基板から剥離する等の公知の手段を用いた後に、第2の電極を形成してもよい。本発明においては、基板から剥離することが困難な半導体層にも、好適に適用することができ、このような半導体層を用いる場合には、樹脂封止工程後、前記基板を前記半導体層から剥離するのが、簡単且つ容易に、また、前記半導体層と第1の電極との界面に悪影響を与えることなく、前記基板を前記半導体層から剥離することができるので、好ましい。
第2の電極の形成部分は、前記半導体層の表面のうち、第1の電極が形成されていない表面の一部又は全部であればそれでよい。本発明においては、第2の電極を、前記半導体層の、第1の電極と反対側の表面の一部又は全部に形成し、前記半導体装置として縦型の素子(縦型デバイス)を製造するのが、より信頼性に優れた半導体装置を得ることができるため、好ましく、前記半導体層が、ワイドバンドギャップ半導体を含むのが、パワーデバイスとしての特性がより優れたものとなるので、より好ましい。
本発明の半導体装置は、前記半導体層と第1の電極とが第1の樹脂で覆われており、第2の電極と第1の樹脂とが第2の樹脂で覆われている。なお、第1の樹脂の被覆は、前記半導体層の一部と第1の電極の一部とが第1の樹脂で覆われていればそれでよく、また、第2の樹脂の被覆は、第2の電極の一部と第1の樹脂の一部とが第2の樹脂で覆われていればそれでよい。
第1の樹脂は、本発明の目的を阻害しない限り、特に限定されず、半導体装置の封止に使用される公知の樹脂であってよい。本発明においては、前記樹脂が熱硬化性樹脂であるのが好ましい。前記熱硬化性樹脂としては、例えば、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂等、又はこれらの1種又は2種以上、又はこれらの混合物などが挙げられる。本発明においては、前記熱硬化性樹脂が、エポキシ樹脂又は変性エポキシ樹脂であるのが好ましい。前記変性エポキシ樹脂としては、例えば、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビスフェノールFノボラック型エポキシ樹脂、スチルベン型エポキシ樹脂、トリアジン骨格含有エポキシ樹脂、フルオレン骨格含有エポキシ樹脂、トリフェノールフェノールメタン型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、脂環式エポキシ樹脂、多官能フェノール類及びアントラセン等の多環芳香族類のジグリシジルエーテル化合物およびこれらにリン化合物を導入したリン含有エポキシ樹脂等、またはこれらのうち1種または2種以上を混合したものが挙げられる。また、本発明においては、前記樹脂として、上記例示した樹脂以外の樹脂を目的に応じて上記例示した樹脂と一定量併用してもよい。
第1の樹脂の厚みは10μm以上であることが好ましく、10μm〜3000μmであることがより好ましい。10μm以上であれば封止するのに充分な厚さであり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましい。また、第1の樹脂の厚みの上限は、特に限定されず、第1の電極を前記樹脂で埋めた後、硬化させてもよいが、この場合には、通常、硬化後、第1の電極の一部又は全部を研磨等の公知の手段により露出させる。なお、本発明においては、前記樹脂の厚みが3000μm以下であれば、樹脂封止後、研磨等により第1の電極の一部又は全部を露出させることが容易になるため好ましく、1500μm以下がより好ましい。
第1の樹脂の被覆手段は、本発明の目的を阻害しない限り、特に限定されず、公知の被覆手段であってよい。本発明においては、前記被覆手段が、樹脂の封止手段であるのが好ましい。前記樹脂の封止手段としては、例えば、含浸(浸漬、塗布、スプレー、樹脂シートの押し付け等)の後、加熱して樹脂を硬化させて封止する手段等が挙げられる。
第2の樹脂は、本発明の目的を阻害しない限り、特に限定されず、半導体装置の封止に使用される公知の樹脂であってよい。本発明においては、第2の樹脂が熱硬化性樹脂であるのが好ましい。前記熱硬化性樹脂としては、例えば、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂等、又はこれらの1種又は2種以上、又はこれらの混合物などが挙げられる。本発明においては、前記熱硬化性樹脂が、エポキシ樹脂又は変性エポキシ樹脂であるのが好ましい。前記変性エポキシ樹脂としては、例えば、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビスフェノールFノボラック型エポキシ樹脂、スチルベン型エポキシ樹脂、トリアジン骨格含有エポキシ樹脂、フルオレン骨格含有エポキシ樹脂、トリフェノールフェノールメタン型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、脂環式エポキシ樹脂、多官能フェノール類及びアントラセン等の多環芳香族類のジグリシジルエーテル化合物およびこれらにリン化合物を導入したリン含有エポキシ樹脂等、またはこれらのうち1種または2種以上を混合したものが挙げられる。また、本発明においては、前記樹脂として、上記例示した樹脂以外の樹脂を目的に応じて上記例示した樹脂と一定量併用してもよい。なお、本発明においては、第1の樹脂と第2の樹脂とが互いに異なる樹脂であるのが好ましい。
第2の樹脂の厚みは10μm以上であることが好ましく、10μm〜5000μmであることがより好ましい。10μm以上であれば封止するのに充分な厚さであり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましい。10μm以上であれば封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、5000μm以下であれば封止された半導体装置が厚くなり過ぎることが抑制できるため好ましい。
また、前記半導体装置は、実装済みの半導体装置であってもよい。実装済みの半導体装置は、第1電極形成工程後に、前記半導体層と第1の電極とを第1の樹脂で封止し、ついで、第2電極形成工程後を行った後、第2の樹脂を用いて第1の樹脂と第2の電極とを封止することにより得られる。ここで、第1の樹脂及び第2の樹脂は、熱硬化性樹脂であるのが好ましく、前記熱硬化性樹脂は、上記熱硬化性樹脂として例示した熱硬化性樹脂と同様であってよい。なお、封止方法は、上記樹脂の封止方法として例示した封止方法と同様であってよい。
本発明の半導体装置は、ダイオード、トランジスタ、これらが搭載されたモジュール、及びこれらを備えた電子機器及びその部品のいずれであってもよく、様々な用途に有用であり、とりわけ、パワーデバイスに有用である。半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができ、本発明においては、前記半導体装置を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)または発光ダイオード、これらが搭載されたモジュール、またはこれらを備えた電子機器もしくはその部品などが挙げられる。本発明においては、前記半導体装置が、SBD、MOSFET、SIT、JFETまたはIGBT、これらが搭載されたモジュール、またはこれらを備えた電子機器もしくはその部品であるのが好ましく、SBD、MOSFETまたはSIT、これらが搭載されたモジュール、またはこれらを備えた電子機器もしくはその部品であるのがより好ましく、SBD、SBDが搭載されたモジュール、またはSBDを備えた電子機器もしくはその部品であるのが最も好ましい。
(SBD)
図3は、本発明に係るショットキーバリアダイオード(SBD)の好適な一例を示している。図3のSBDは、n−型半導体層101a、n+型半導体層101b、ショットキー電極105aおよびオーミック電極105bを備えている。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、第1の電極を積層させ、第1の電極に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
本発明においては、ショットキー電極105aとして第1の電極を用い、オーミック電極105bとして、第2の電極を用いるのが好ましい。
図3のSBDに逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層101aの中に広がるため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極105bからショットキー電極105aへ電子が流れる。このようにして前記積層構造体を用いたSBDは、高耐圧・大電流用に優れており、ショットキー特性も良好で、スイッチング速度も速く、耐圧性・信頼性にも優れている。
図4は、本発明に係るショットキーバリアダイオード(SBD)の好適な他の一例を示している。図4のSBDは、図3のSBDの構成に加え、さらに絶縁体層104を備えている。より具体的には、n−型半導体層101a、n+型半導体層101b、ショットキー電極105a、オーミック電極105bおよび絶縁体層104を備えている。
絶縁体層104の材料としては、例えば、GaO、AlGaO、InAlGaO、AlInZnGaO、AlN、Hf、SiN、SiON、Al、MgO、GdO、SiOまたはSiなどが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層104は、n−型半導体層101とショットキー電極105aとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはCVD法などの公知の手段により行うことができる。
その他の構成等については、上記図3のSBDの場合と同様である。
図4のSBDは、図3のSBDに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。
本発明においては、上記SBDに、さらに、樹脂封止を行い、実装させるのも好ましく、このような実装済みのSBDも本発明の半導体装置に含まれる。実装手段は、特に限定されず、公知の実装手段であってよい。なお、樹脂封止に用いられる樹脂としては、前記樹脂封止工程において用いられる、前記樹脂として例示した樹脂と同じ樹脂などが挙げられる。
本発明の半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図3に電源システムの例を示す。図3は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図4に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図5に示す。図5は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B’)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
(実施例1)
1.n+型半導体層の形成
1−1.成膜装置
図1を用いて、本実施例で用いたミストCVD装置1を説明する。ミストCVD装置1は、キャリアガスを供給するキャリアガス源2aと、キャリアガス源2aから送り出されるキャリアガスの流量を調節するための流量調節弁3aと、キャリアガス(希釈)を供給するキャリアガス(希釈)源2bと、キャリアガス(希釈)源2bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁3bと、原料溶液4aが収容されるミスト発生源4と、水5aが入れられる容器5と、容器5の底面に取り付けられた超音波振動子6と、成膜室7と、ミスト発生源4から成膜室7までをつなぐ供給管9と、成膜室7内に設置されたホットプレート8と、熱反応後のミスト、液滴および排気ガスを排出する排気口11とを備えている。なお、ホットプレート8上には、基板10が設置されている。
1−2.原料溶液の作製
0.1M臭化ガリウム水溶液に臭化スズを混合し、ガリウムに対するスズの原子比が1:0.08となるように水溶液を調整し、この際、臭化重水素酸を体積比で10%を含有させ、これを原料溶液とした。
1−3.成膜準備
上記1−2.で得られた原料溶液4aをミスト発生源4内に収容した。次に、基板10として、サファイア基板をホットプレート8上に設置し、ホットプレート8を作動させて成膜室7内の温度を450℃にまで昇温させた。次に、流量調節弁3a、3bを開いて、キャリアガス源であるキャリアガス供給手段2a、2bからキャリアガスを成膜室7内に供給し、成膜室7の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を2.0L/分に、キャリアガス(希釈)の流量を0.5L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
1−4.結晶性酸化物半導体膜の形成
次に、超音波振動子6を2.4MHzで振動させ、その振動を、水5aを通じて原料溶液4aに伝播させることによって、原料溶液4aを霧化させてミスト4bを生成させた。このミスト4bが、キャリアガスによって、供給管9内を通って、成膜室7内に導入され、大気圧下、450℃にて、成膜室7内でミストが熱反応して、基板10上に膜が形成された。なお、膜厚は9.0μmであり、成膜時間は270分間であった。
1−5.評価
XRD回折装置を用いて、上記1−4.にて得られた膜の相の同定を行ったところ、得られた膜はα−Gaであった。
2.n−型半導体層の形成
2−1.成膜装置
図2を用いて、実施例で用いたミストCVD装置19を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
2−2.原料溶液の作製
0.1M臭化ガリウム水溶液に臭化重水素酸を体積比で10%を含有させ、これを原料溶液とした。
2−3.成膜準備
上記2−2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、サファイア基板から剥離したn+型半導体膜をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を460℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/分に、キャリアガス(希釈)の流量を0.5L/分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
2−4.半導体膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを 霧化させてミストを生成した。このミストが、キャリアガスによって成膜室27内に導入され、大気圧下、460℃にて、成膜室27内でミストが反応して、基板20上に半導体膜が形成された。なお、膜厚は1.0μmであり、成膜時間は40分間であった。
2−5.評価
XRD回折装置を用いて、上記2−4.にて得られた膜の相の同定を行ったところ、得られた膜はα−Gaであった。
3.第1の電極(ショットキー電極)の形成
n−型半導体層上に、ショットキー電極として、Cr層およびAl層をそれぞれ電子ビーム蒸着にて積層した。なお、Cr層の厚さは50nmであり、Al層の厚さは5000nmであった。
4.樹脂封止
エポキシ樹脂(京セラ社製)を用いて、n+型半導体層、n−型半導体層、及び第1の電極の封止を行った。樹脂の含浸は、エポキシ樹脂シートをn+型半導体層、n−型半導体層、及び第1の電極に、加熱しながら押し当てることにより行い、樹脂の硬化は、加圧(約0.5トン)下、150℃の温度で140分間、180℃の温度で150分間加熱することにより行った。
5.第2の電極(オーミック電極)の形成
サファイア基板を研磨して除去した後、n+型半導体層上に、オーミック電極として、Ti層およびAu層をそれぞれ電子ビーム蒸着にて積層した。なお、Ti層の厚さは70nmであり、Au層の厚さは30nmであった。
6.IV測定
樹脂で埋もれた第1電極を、研磨して露出させた後、得られた半導体装置につき、IV測定を実施したところ、電気特性及びショットキー特性が良好であった。
(比較例1)
n+型半導体層とn−型半導体層の形成の順番を逆にしたこと、第1の電極(ショットキー電極)と第2の電極(オーミック電極)の形成の順番を逆にしたこと、及び樹脂封止を行わなかったこと以外は、実施例1と同様にして、半導体装置を作製した。しかしながら、サファイア基板の剥離時に、第2の電極(オーミック電極)とn+型半導体層との界面に剥離が生じ、I−V測定を行うことができなかった。
(実施例2〜5)
表1に示す厚さのエポキシ樹脂シートを用いたこと以外は、実施例1と同様にして、半導体装置を得た。得られた半導体装置につき、ボイド、突起埋め込み性、反り、硬化時割れ、後工程での割れ、平坦性、加工性、再現性(同一条件で半導体装置を作製して評価)の有無を評価した。評価結果を表1に示す。なお、表1において、問題の無いものを「○」で示し、一部問題があるものを「△」で示し、全体にわたり問題があるものを「×」で示した。また、問題のないもののうち、優れた性質を示すものについては「◎」で示し、より優れ、非常に良好なものであると認められる場合には「◎◎」で示した。
Figure 0006980179
本発明の半導体装置は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができる。
1 ミストCVD装置
2a キャリアガス源
2b キャリアガス(希釈)源
3a 流量調節弁
3b 流量調節弁
4 ミスト発生源
4a 原料溶液
4b ミスト
5 容器
5a 水
6 超音波振動子
7 成膜室
8 ホットプレート
9 供給管
10 基板
11 排気口
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
101a n−型半導体層
101b n+型半導体層
104 絶縁体層
105a ショットキー電極
105b オーミック電極

Claims (9)

  1. 少なくとも半導体層、第1の電極及び第2の電極を含み、前記半導体層の一方の面に第1の電極が設けられており、前記半導体層の他方の面に第2の電極が設けられている半導体素子を含む半導体装置であって、前記半導体層と第1の電極とが第1の樹脂で覆われており、第2の電極と第1の樹脂とが第2の樹脂で覆われており、前記半導体層がガリウムを含む酸化物半導体を主成分として含むことを特徴とする半導体装置。
  2. 第1の樹脂が、熱硬化性樹脂である請求項1記載の半導体装置。
  3. 第2の樹脂が、熱硬化性樹脂である請求項1又は2に記載の半導体装置。
  4. 前記酸化物半導体が、アルミニウム及びインジウムから選ばれる1種又は2種の金属を含む請求項1〜3のいずれかに記載の半導体装置。
  5. 前記酸化物半導体が、コランダム構造を有する請求項1〜4のいずれかに記載の半導体装置。
  6. 第1の電極がショットキー電極である、請求項1〜のいずれかに記載の半導体装置。
  7. 第2の電極がオーミック電極である、請求項1〜のいずれかに記載の半導体装置。
  8. ショットキーバリアダイオード(SBD)、SBDが搭載されたモジュール、またはSBDを備えた電子機器もしくはその部品である、請求項1〜のいずれかに記載の半導体装置。
  9. 半導体装置を備えている半導体システムであって、前記半導体装置が請求項1〜のい
    ずれかに記載の半導体装置である半導体システム。
JP2016183550A 2016-09-20 2016-09-20 半導体装置 Active JP6980179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016183550A JP6980179B2 (ja) 2016-09-20 2016-09-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183550A JP6980179B2 (ja) 2016-09-20 2016-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2018049894A JP2018049894A (ja) 2018-03-29
JP6980179B2 true JP6980179B2 (ja) 2021-12-15

Family

ID=61767798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183550A Active JP6980179B2 (ja) 2016-09-20 2016-09-20 半導体装置

Country Status (1)

Country Link
JP (1) JP6980179B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57125542U (ja) * 1981-01-30 1982-08-05
JPH06188436A (ja) * 1992-12-21 1994-07-08 Tokin Corp 半導体装置
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
JP5842109B2 (ja) * 2012-02-23 2016-01-13 パナソニックIpマネジメント株式会社 樹脂封止型半導体装置及びその製造方法
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device

Also Published As

Publication number Publication date
JP2018049894A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
JP5750937B2 (ja) 半導体装置及びその製造方法
TWI467760B (zh) 半導體裝置及其製造方法以及電源供應器
US8916474B2 (en) Semiconductor modules and methods of formation thereof
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN117253912A (zh) 半导体装置和电源转换装置
US20220376056A1 (en) Semiconductor element and semiconductor device
Kim et al. Current trends in the development of normally-OFF GaN-on-Si power transistors and power modules: A review
US10453830B2 (en) Integrated III-V device and driver device units and methods for fabricating the same
JP6980179B2 (ja) 半導体装置
TW202147529A (zh) 半導體元件及半導體裝置
TWI487075B (zh) 半導體裝置及半導體裝置之製造方法
JP7165312B2 (ja) 半導体装置の製造方法
WO2021066137A1 (ja) 半導体素子および半導体装置
CN116960160A (zh) 半导体元件及其形成方法
JP2018120963A (ja) 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP7063186B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
US11688670B2 (en) Semiconductor package and method for fabricating a semiconductor package
US20220344477A1 (en) Semiconductor device
US20240021669A1 (en) Semiconductor device
US20230317670A1 (en) Packaged electronic devices having transient liquid phase solder joints and methods of forming same
WO2021141126A1 (ja) 半導体装置
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP2023548147A (ja) 改善されたダイ・アタッチを有するトランジスタ・パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210831

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210915

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211104

R150 Certificate of patent or registration of utility model

Ref document number: 6980179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150