TWI487075B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI487075B
TWI487075B TW101102143A TW101102143A TWI487075B TW I487075 B TWI487075 B TW I487075B TW 101102143 A TW101102143 A TW 101102143A TW 101102143 A TW101102143 A TW 101102143A TW I487075 B TWI487075 B TW I487075B
Authority
TW
Taiwan
Prior art keywords
conductive film
semiconductor device
wire
layer
electrode
Prior art date
Application number
TW101102143A
Other languages
English (en)
Other versions
TW201244029A (en
Inventor
Taiji Sakai
Kazukiyo Joshin
Tadahiro Imada
Nobuhiro Imaizumi
Keishiro Okamoto
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201244029A publication Critical patent/TW201244029A/zh
Application granted granted Critical
Publication of TWI487075B publication Critical patent/TWI487075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體裝置及半導體裝置之製造方法
本案之實施例係關於半導體裝置及製造半導體裝置之方法。
氮化物半導體之特徵包含高飽和電子速率、寬能隙(band gap)等等，因此可應用在高崩潰電壓及高輸出的半導體裝置。例如，用作為氮化物半導體之氮化鎵(GaN)之能隙係為例如3.4 eV，大於矽(1.1 eV)的能隙和砷化鎵(GaAs)(1.4 eV)，使得GaN具有高的崩潰場強度(field strength)。因此，GaN可用作為電源之功率元件的材料，用以執行高電壓操作並產生高輸出。
日本早期公開專利申請案第53-1859號、日本早期公開專利申請案第2005-251910號、日本早期公開專利申請案第61-288434號以及日本早期公開專利申請案第2007-12699號係揭露有相關技術。
在封裝氮化物半導體元件時，係藉由使用金屬導線以打線接合方法進行電極之間的連接。因為有大電流通過氮化物半導體元件，所以使用複數條金屬導線來執行連接。因此，可能增加處理時間。當使用長導線或有許多金屬導線連接時，氮化物半導體元件的導通電阻(on resistance)可能增加而電源效率可能降低。當藉由打線接合方法執行電極之間的連接時，氮化物半導體元件之封裝件可能無法充分地變成薄型(low-profile)。
根據實施例之一個態樣，一種半導體裝置之製造方法，包含：在表面上置放包含連接導電膜之密封層，使得該連接導電膜與半導體元件之電極和導線接觸；透過該連接導電膜電性耦接該電極與該導線；以及藉由該密封層密封該半導體元件。
根據上述方法，降低電極之間的連接電阻、減少電極之間的連接距離或連接位置的數目，而以縮減的過程製造出薄型的半導體封裝件。
以下在實施方式中將部分地提出本發明之額外優點和新穎特徵，且在檢視完下列實施方式或藉由實施本發明之後，對本技術領域中具有通常知識者而言將部分地變得顯而易見。
在下列所述圖式中，為求方便，可能以不同比例來指示尺寸與厚度。
第1圖係顯示半導體封裝件之例示製造過程。第2A圖至第2F圖說明半導體裝置的例示製造過程。在第2A圖至第2F圖所說明之半導體裝置的例示製造過程，可製造AlGaN/GaN HEMT。化合物半導體元件係以第1圖所說明之操作S1和S2製造，而半導體封裝件係透過第1圖所說明之操作S3至S6製造。
在第1圖所說明之操作S1中，產生安裝於樹脂電路板上之半導體元件，例如，具有高電子遷移率電晶體(HEMT) 結構的化合物半導體元件。舉例而言，可產生出作為氮化物半導體的AlGaN/GaN HEMT。可產生出InAlN/GaN HEMT、InAlGaN/GaN HEMT等等。可產生出除了HEMT之外的氮化物半導體元件、除了氮化物半導體之外的化合物半導體元件、半導體記憶體或其它半導體元件。
如第2A圖所示，化合物半導體層疊結構2係形成在生長用基板上，例如矽基板1。就生長用基板而言，可使用矽基板、碳化矽(SiC)基板、藍寶石基板、GaAs基板、GaN基板等等。關於導電率，基板可具有半絕緣性質或導電性質。化合物半導體層疊結構2可包含緩衝層2a、電子渡越層(electron transit layer)2b、中間層2c、電子供應層2d和覆蓋層(cap layer)2e。
當操作AlGaN/GaN HEMT時，在電子渡越層2b至電子供應層2d之介面(例如，中間層2c)附近係產生二維電子雲(two-dimensional electron gas；2DEG)。2DEG可根據電子渡越層2b之化合物半導體(例如，GaN)的晶格常數與電子供應層2d之化合物半導體(例如，AlGaN)的晶格常數之差異而產生。
在矽基板1上，係依序形成具有大約0.1μm之薄膜厚度的AlN、具有大約3μm之薄膜厚度的i(故意未摻雜)-GaN、具有大約5 nm之薄膜厚度的I-AlGaN、具有大約30 nm之薄膜厚度的n-AlGaN以及具有大約10 nm之薄膜厚度的n-GaN。這些化合物半導體可例如藉由有機金屬氣相磊晶法(MOVPE)而產生。可使用分子束磊晶法(MBE)取代MOVPE 法。形成緩衝層2a、電子渡越層2b、中間層2c、電子供應層2d和覆蓋層2e。
關於AlN、GaN、AlGaN和GaN的生長情況，可使用三甲基鋁氣體、三甲基鎵氣體和氨氣作為原料氣體。可根據生長的化合物半導體層，指定是否供應三甲基鋁氣體作為鋁來源以及三甲基鎵氣體作為鎵來源，並且指定它們的流率。作為一般原料之氨氣的流率可能大約100 ccm至10 LM。生長壓力可為大約50 Torr至300 Torr。生長溫度可為大約1000℃到1200℃。
當GaN和AlGaN產生為n型時，將包含矽作為n型雜質的SiH4 氣體以一定流率加入原料氣體中，使得GaN和AlGaN與矽摻雜。矽摻雜濃度可為大約1×1018 /cm3 至大約1×1020 /cm3 ，例如大約5×1018 /cm3 。
如第2B圖所示，形成元件隔離結構3。在第2C圖至第2F圖中，可省略元件隔離結構3。舉例而言，氬(Ar)被植入化合物半導體層疊結構2之元件隔離區域中。元件隔離結構3係形成在化合物半導體層疊結構2以及矽基板的表面層部分中。主動區域(active region)係利用元件隔離結構3而在化合物半導體層疊結構2上劃分出來。元件隔離可藉由例如淺溝槽隔離(STI)法取代植入法而形成。至於化合物半導體層疊結構2之乾蝕刻，可例如使用以氯氣為基礎的蝕刻氣體。
如第2C圖所示，形成源極電極4和汲極電極5。電極凹處2A和2B係形成在化合物半導體層疊結構2之表面上 將設有源極電極和汲極電極的位置處。阻劑(resist)係藉由微影處理，使得用以暴露對應於將設有電極之位置處的化合物半導體層疊結構2之表面的開口形成在該阻劑中。因此，形成具有開口的阻劑遮罩(resist mask)。
覆蓋層2e之將設有電極的位置係利用阻劑遮罩透過乾蝕刻而予以移除，直到電子供應層2d的表面暴露出來。在電子供應層2d之表面上形成用於暴露將設有電極之位置的電極凹處2A和2B。惰性氣體(例如，氬)和以氯氣為基礎的氣體(例如，氯氣)可被用作為蝕刻氣體。至於蝕刻條件，舉例而言，氯氣之流率係設定在30 sccm、壓力係設定在2 Pa以及RF輸入電子功率係設定在20 W。電極凹處2A和2B可藉由部分地蝕刻覆蓋層2e或藉由蝕刻直到電子供應層2d或更深而形成。阻劑遮罩係藉由灰化處理(ashing treatment)等等而被移除。
形成用以形成源極電極和汲極電極的阻劑遮罩。例如，可使用適用於蒸鍍法(evaporation)和剝除法(lift-off)的罩蓋結構二層阻劑。罩蓋結構二層阻劑係鋪設於化合物半導體層疊結構2，從而形成用以暴露電極凹處2A和2B的開口。因此，形成具有開口的阻劑遮罩。電極材料(例如，鉭/鋁)係使用阻劑遮罩藉由例如蒸鍍法而沉積在該阻劑遮罩上與用以暴露電極凹處2A和2B的開口中。鉭之厚度可為大約20 nm，而鋁之厚度可為大約200 nm。阻劑遮罩和沉積於其上之鉭/鋁係藉由剝除法移除。矽基板1係在溫度為400℃至1000℃(例如，大約600℃)的 氮環境中受熱處理，而剩餘的鉭/鋁則與電子供應層2d歐姆接觸。可不需熱處理而建立歐姆接觸。形成源極電極4和汲極電極5，其中電極凹處2A和2B係以一部分的電極材料填充。
如第2D圖所示，用於閘極電極之電極凹處2C係形成於化合物半導體層疊結構2中。阻劑係鋪設於化合物半導體層疊結構2。阻劑經過微影處理，使得開口形成在該阻劑中，該開口暴露將設有閘極電極之位置，例如對應於將設有該電極之位置之化合物半導體層疊結構2的表面。形成具有開口的阻劑遮罩。
對應於將設有電極之位置處的覆蓋層2e和一部分的電子供應層2d係使用阻劑遮罩透過乾蝕刻移除。因此，電極凹處2C係藉由挖掘覆蓋層2e和一部分的電子供應層2d而形成。惰性氣體(例如，氬)和以氯氣為基礎的氣體(例如，氯氣)可被用作為蝕刻氣體。至於蝕刻條件，舉例而言，氯氣之流率係設定在30 sccm、壓力係設定在2 Pa以及RF輸入電子功率係設定在20 W。電極凹處2C係藉由部分地蝕刻覆蓋層2e或藉由蝕刻至電子供應層2d的較深處而形成。阻劑遮罩係藉由灰化處理等等而移除。
如第2E圖所示，形成閘極絕緣膜6。絕緣材料(例如，氧化鋁(Al2 O3 ))係以覆蓋電極凹處2C之內壁面的方式沉積在化合物半導體層疊結構2上。舉例而言，具有大約2 nm至200 nm之薄膜厚度的Al2 O3 係藉由原子層沉積法(ALD)形成。因此，形成閘極絕緣膜6。
可藉由例如電漿CVD法、濺鍍法(sputtering)等等取代ALD法而執行Al2 O3 的沉積。就閘極絕緣膜6而言，可使用鋁的氮化物或氧氮化物取代Al2 O3 。可使用矽、氟、鋯、鈦、鉭或鎢之氧化物、氮化物或氧氮化物，或者可使用選自這些材料的多層結構。
如第2F圖所示，形成閘極電極7。形成用以形成閘極電極和場板電極(field plate electrode)的阻劑遮罩。例如，使用適用於蒸鍍法和剝除法的罩蓋結構二層阻劑。罩蓋結構二層阻劑係鋪設於閘極絕緣膜6並且形成用以暴露該閘極絕緣膜6之電極凹處2C的一部分的各個開口。因此，形成具有開口的阻劑遮罩。
電極材料(例如，鎳/金)係使用阻劑遮罩藉由蒸鍍法沉積在阻劑遮罩上以及在用以暴露閘極絕緣膜6之電極凹處2C部分的開口中。鎳之厚度可為大約30 nm，而金之厚度可為大約400 nm。阻劑遮罩和沉積於其上的鎳/金係藉由剝除法移除。電極凹處2C係以一部分的電極材料填充而與在之間的閘極絕緣膜6一起形成閘極電極7。
形成層間絕緣膜，形成耦接至源極電極4、汲極電極5或閘極電極7的導線，形成作為保護膜的上層，以及形成暴露在最外表面處的連接電極，使得形成AlGaN/GaN HEMT。
可形成具有閘極絕緣膜6的MIS型AlGaN/GaN HEMT。可形成蕭特基型AlGaN/GaN HEMT，其中不具有層間絕緣膜6之閘極電極7係直接接觸化合物半導體層疊結構2。可不採用在電極凹處2C中形成閘極電極7的閘極凹處結構。可 在不具有凹處之化合物半導體層疊結構2上以其間具有閘極絕緣膜的方式或是以直接的方式形成閘極電極。
在操作S2中，從包含有在操作S1中製造之AlGaN/GaN HEMT的矽基板中切出各個化合物半導體元件，例如化合物半導體晶片。矽基板係藉由利用例如某種雷射在該基板上沿著切晶線(dicing line)切晶，從而切出各個化合物半導體元件。
第3圖說明一種例示化合物半導體元件。第3圖所示之化合物半導體元件可藉由第2A圖至第2F圖所示之生產過程製造。就連接電極而言，源極墊10a係沿著化合物半導體元件10之表面上的矩形外緣的其中一個邊而形成，閘極墊10b係沿著另一邊形成，而汲極墊10c和10d係沿著剩下的兩個邊而形成。源極墊10a係在化合物半導體元件110下方之層中透過導線等等耦接至源極電極。閘極墊10b係在化合物半導體元件110下方之層中透過導線等等耦接至閘極電極。汲極墊10c和10d係在化合物半導體元件110下方之層中透過導線等等耦接至汲極電極。
第4圖說明一種例示導線框架。在操作S3中，如第4圖所示，化合物半導體元件10係設置在導線框架11上。作為晶粒接合材料12之具有優異散熱效應之附著材料(例如，熔解金屬之焊劑)係鋪設於與汲極導線11c一體形成之導線框架11，然後設置化合物半導體元件10。晶粒接合材料12係透過加熱熔解，而化合物半導體元件10係以介於其間之晶粒接合材料12藉由冷卻而接合至導線框架11。
為求使半導體封裝件為薄型，在導線框架11之表面與源極導線11a之表面之間有高度差。在導線框架11之背部與源極導線11a之背部之間有高度差。化合物半導體元件10係設置在導線框架11上，因此可縮減導線框架11之表面與源極導線11a之表面之間的高度差。導線框架11之表面與閘極導線11b之表面之間有高度差。在導線框架11之背部與閘極導線11b之背部之間有高度差。化合物半導體元件10係設置在導線框架11上，因此可縮減導線框架11之表面與閘極導線11b之表面之間的高度差。導線框架11之表面與和導線框架11一體形成之汲極導線11c之表面之間有高度差。在導線框架11之背部與汲極導線11c之背部之間有高度差。化合物半導體元件10係設置在導線框架11上，因此可縮減導線框架11之表面與汲極導線11c之間的高度差。
第5A圖至第5C圖說明輔助層之例示形成。在第1圖所示之操作S4中，形成輔助層13a。第6圖說明一種例示輔助層。在第6圖中，設置輔助層13a、13b、13c和13d。第5A圖至第5C圖說明沿著第6圖所示之虛線V-V而擷取的區段。如第5A圖所示，樹脂薄膜13係卡在化合物半導體元件10之源極墊10a與源極導線11a之間。樹脂薄膜13係卡在化合物半導體元件10之閘極墊10b與閘極導線11b之間。樹脂薄膜13係卡在化合物半導體元件10之源極墊10a與源極導線11a之間。樹脂薄膜13係卡在化合物半導體元件10之汲極墊10c與汲極導線11c之間。樹脂薄 膜13係卡在化合物半導體元件10之汲極墊10d與導線框架11之間。就樹脂薄膜13而言，可使用半固態的耐熱樹脂，例如環氧樹脂或聚醯亞胺樹脂。
如第5B圖所示，樹脂薄膜13係藉由裝置(例如，安裝器(mounter))以每個輔助層用2 kg至5 kg的方式加壓，使得樹脂薄膜13被暫時卡住。在暫時卡住後，溫度設定在150℃，壓力設定在0.5 MPa，而樹脂薄膜13係用真空層合機(Vacuum laminator)加壓大約30秒。
如第5C圖所示，樹脂薄膜13係完全固化。在源極墊10a、導線框架11和源極導線11a之間的間隙係用樹脂填充，從而形成具有平坦表面的輔助層13a。在閘極墊10b、導線框架11和閘極導線11b之間的間隙係用樹脂填充，從而形成具有平坦表面的輔助層13b。在汲極墊10c、導線框架11和汲極導線11c之間的間隙係用樹脂填充，從而形成具有平坦表面的輔助層13c。在汲極墊10d和導線框架11之間的間隙係用樹脂填充，從而形成具有平坦表面的輔助層13d。
輔助層13a、13b、13c和13d係用真空層合機形成而不會產生孔隙等等。真空層合機在一個操作下處理複數個導線框架，因此，可改善生產率。可完全地固化樹脂薄膜13。
可藉由其他方法形成輔助層13a、13b、13c和13d。例如，可利用Musashi Engineering Inc.生產的噴嘴配佈器將樹脂鋪設於視需要的位置。該噴嘴配佈器可甚至在短 時間內塗佈具有大面積的地方和具有高度差的表面。
第7A圖至第7G圖說明密封層的例示形成。在第1圖所示之操作S5中，形成化合物半導體元件10之密封層20。如第7A圖所示，形成表面具有高度差的結構21。在結構21之表面上的高度差可對應於設置有例如固定化合物半導體元件10、輔助層13a、13b、13c和13d、含有汲極導線11c之導線框架11、源極導線11a和閘極導線11b之結構之表面上的高度差。在結構21之高度差以A表示以及含有化合物半導體元件10等等之結構之高度差以B表示的情況下，在結構21之表面上的高度差A可具有與高度差B之高度差卡合的形狀。
如第7B圖所示，係將脫模劑22鋪設於結構21之表面。就脫模劑22而言，可使用例如以氟為基礎的樹脂。如第7C圖所示，作為模具樹脂之絕緣樹脂係供應至結構21之表面，其中脫模劑22在樹脂與結構21之間。
如第7D圖所示，結構21之表面係以絕緣樹脂23覆蓋，其間設有脫模劑22，而絕緣樹脂23之形狀係藉由成模構件30調整。在此狀態中，舉例而言，執行溫度大約120℃之熱處理大約30分鐘，使得絕緣樹脂23變成半固化狀態。如第7E圖所示，由結構21所模製之絕緣樹脂23係從結構21之脫模劑22剝除。
如第7F圖所示，導電材料係供應至絕緣樹脂23之表面的某些地方。就導電材料而言，可使用導電附著材料，例如，銀膠或銅膠。導電材料可用噴嘴配佈器供應。舉例 而言，導電材料之厚度可為大約10μm至30μm並且均勻。連接導電膜24係形成在絕緣樹脂23的表面上。可使用噴墨法取代噴嘴配佈器。
連接導電膜可藉由鍍覆法形成。鍍覆晶種電極(seed electrode)係形成在絕緣樹脂23之表面上，而阻劑係鋪設於該晶種電極。開口係形成在將設有阻劑之連接導電膜之位置處，並且暴露晶種電極之一部分。舉例而言，具有大約10μm至30μm之厚度的銅電解鍍覆層係藉由電解鍍覆處理形成在開口中之晶種電極上。阻劑被剝除且電解鍍覆層被蝕刻。鎳/金無電鍍覆層係藉由無電鍍覆處理形成在電解鍍覆層上。例如，鎳可具有大約2μm至5μm的厚度，而金可具有大約0.01μm至0.5μm的厚度。因此，形成具有銅/鎳/金之層疊結構的連接導電膜。
如第7G圖所示，絕緣樹脂23係沿著圖式中之虛線切割，使得該結構變成單獨分開的片段。形成在表面上具有連接導電膜24的密封層20。第8圖說明一種例示密封層。如第8圖之平面圖所示，關於密封層20，連接導電膜24係形成在含有絕緣樹脂之樹脂層25之表面上。連接導電膜24可包含導電膜24a、24b、24c和24d。導電膜24a電性耦接源極墊10a和源極導線11a。導電膜24b電性耦接閘極墊10b和閘極導線11b。導電膜24c電性耦接汲極墊10c和汲極導線11c。導電膜24d電性耦接汲極墊10d和導線框架11。
第9A圖和第9B圖說明密封層之例示接合。在第1圖 所示之操作S6中，密封層20係接合至導線框架11。第10圖說明一種例示密封層。第9A圖和第9B圖說明沿著第10圖所示之虛線IX-IX所擷取的區段。如第9A圖所示，密封層20係對齊導線框架11，化合物半導體元件10係藉由利用例如安裝器或晶粒接合器之裝置固定至該導線框架11。導電膜24a之表面形狀與含有源極墊10a、導線框架11、源極導線11a和輔助層13a之表面形狀卡合並填充它們之間的間隙。導電膜24b之表面形狀與含有閘極墊10b、導線框架11、閘極導線11b和輔助層13b之表面形狀卡合並填充它們之間的間隙。導電膜24c之表面形狀與含有導線框架11、汲極導線11c和輔助層13c之表面形狀卡合並填充它們之間的間隙。導電膜24d之表面形狀與含有汲極墊10d、導線框架11和輔助層13d之表面形狀卡合並填充它們之間的間隙。
在此狀態中，如第9B圖所示，例如，溫度設定在大約180℃、壓力設定在大約1 Mpa至5 Mpa並執行加熱與加壓大約30分鐘。樹脂層25之絕緣樹脂、連接導電膜24之導電材料以及輔助層13a、13b、13c和13d之樹脂係固化。連接導電膜24之導電材料中之導電填充料可彼此接觸，從而可發揮其導電性。源極墊10a與源極導線11a係透過導電膜24a電性耦接。閘極墊10b與閘極導線11b係透過導電膜24b電性耦接。汲極墊10c與汲極導線11c係透過導電膜24c電性耦接。汲極墊10d與導線框架11係透過導電膜24d電性耦接。因此，形成半導體封裝件。
包含寬導電膜24a至24d且具有大面積之連接導電膜24變成電性連續，使得連接電阻可被降低且可通過大電流。輔助層13a、13b、13c和13d係以填充導線框架11與個別導線11a至11d之間的間隙的方式事先形成，而連接導電膜24係耦接至輔助層。密封層20之表面形狀(可減少電極之間的連接距離和連接位置的數目)係形成為對應於導線框架11側之表面高度差的形狀，因而藉由填充連接導電膜24至密封層20中製造薄型半導體封裝件。在一個操作中執行個別電極之間的連接以及藉由壓模樹脂進行化合物半導體元件10的密封，因而可縮減過程。
降低電極之間的連接電阻、減少電極之間的連接距離或連接位置的數目，而以縮減的過程製造出薄型的半導體封裝件。
第11圖說明一種例示電源裝置。第11圖所示之電源裝置可包含由第1圖所示之製程所製造的半導體封裝件。
電源裝置包含高電壓一次電路31、低電壓二次電路32和設置在該一次電路31與該二次電路32之間的變壓器33。一次電路31包含交流電源34、所謂的橋式整流器電路35和複數個(例如，4個)開關元件36a、36b、36c和36d。橋式整流器電路35包含開關元件36e。二次電路32包含複數個(例如，3個)開關元件37a、37b和37c。
一次電路31之開關元件36a、36b、36c、36d和36e可為第1圖所示之操作S1中所製造之化合物半導體元件AlGaN/GaN HEMT。二次電路32之開關元件37a、37b和37c 可以是包含矽之MIS FET。
降低電極之間的連接電阻、減少電極之間的連接距離或連接位置的數目，而將薄型的半導體封裝件用於高壓電路。因此，可提供呈現高可靠性及具有大功率之電源電路。
第12圖說明一種例示高頻放大器。第12圖所示之高頻放大器可包含第1圖所示之製程所製造的半導體封裝件。
高頻放大器包含數位預失真電路41、混合器42a和42b以及功率放大器43。數位預失真電路41補償非線性失真的輸入信號。混合器42a執行非線性失真所補償之輸入信號與交流信號的混合。功率放大器43放大混合有交流信號之輸入信號，且包含例如在第1圖所示之操作S1所製造的化合物半導體元件AlGaN/GaN HEMT。例如，根據開關的切換，在輸出端的信號係藉由混合器42b而與交流信號混合，而該混合信號係輸出至數位預失真電路41。
降低電極之間的連接電阻、減少電極之間的連接距離或連接位置的數目，而將薄型的半導體封裝件用於高頻放大器。因此，可提供呈現高可靠性及具有高崩潰電壓之高頻放大器。
現已根據上述優點敘述本發明之範例實施例。應了解到，這些範例僅用於說明本發明。對本技術領域中具有通常知識者而言，許多變化及修改將是顯而易見的。
1‧‧‧矽基板
2‧‧‧化合物半導體層疊結構
2A、2B、2C‧‧‧電極凹處
2a‧‧‧緩衝層
2b‧‧‧電子渡越層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧覆蓋層
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧閘極絕緣膜
7‧‧‧閘極電極
10‧‧‧化合物半導體元件
10a‧‧‧源極墊
10b‧‧‧閘極墊
10c、10d‧‧‧汲極墊
11‧‧‧導線框架
11a‧‧‧源極導線
11b‧‧‧閘極導線
11c‧‧‧汲極導線
12‧‧‧晶粒接合材料
13‧‧‧樹脂薄膜
13a、13b、13c、13d‧‧‧輔助層
20‧‧‧密封層
21‧‧‧結構
22‧‧‧脫膜劑
23‧‧‧絕緣樹脂
24‧‧‧連接導電膜
24a、24b、24c、24d‧‧‧導電膜
25‧‧‧樹脂層
31‧‧‧一次電路
32‧‧‧二次電路
33‧‧‧變壓器
34‧‧‧交流電源
35‧‧‧橋式整流器電路
36a、36b、36c、36d、36e、37a、37b、37c‧‧‧開關元件
41‧‧‧數位預失真電路
42a、42b‧‧‧混合器
43‧‧‧功率放大器
S1、S2、S3、S4、S5、S6‧‧‧操作
第1圖說明半導體封裝件之例示製造過程； 第2A圖至第2F圖說明半導體裝置之例示製造過程；第3圖說明一種例示化合物半導體元件；第4圖說明一種例示導線框架；第5A圖至第5C圖說明輔助層之例示形成；第6圖說明一種例示輔助層；第7A圖至第7G圖說明密封層之例示形成；第8圖說明一種例示密封層；第9A圖至第9B圖說明密封層之例示接合；第10圖說明一種例示密封層；第11圖說明一種例示電源裝置；以及第12圖說明一種例示高頻放大器。
S1、S2、S3、S4、S5、S6‧‧‧操作

Claims (19)

  1. 一種半導體裝置之製造方法，包括：藉由供應單一材料於密封層上或層疊材料於該密封層上的方式，形成連接導電膜於該密封層上，使得該連接導電膜之第一表面與該密封層直接接觸，其中，該密封層將被設置在半導體元件之電極上方；在密封層上形成該連接導電膜之後，將一體地形成有該連接導電膜於其上之該密封層置放成使得該連接導電膜與該半導體元件之該電極和引線接觸；以及在該密封層與該一體形成之連接導電膜被置放之後，藉由該密封層密封該半導體元件而透過該連接導電膜電性耦接該電極與該導線。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，復包括，形成輔助層以填充該電極與該導線之間的間隙。
  3. 如申請專利範圍第2項所述之半導體裝置之製造方法，其中，該輔助層具有平坦的表面。
  4. 如申請專利範圍第2項所述之半導體裝置之製造方法，其中，該輔助層包含耐熱樹脂。
  5. 如申請專利範圍第2項所述之半導體裝置之製造方法，復包括，按壓該連接導電膜以接觸該電極與該導線。
  6. 如申請專利範圍第1項所述之半導體裝置之製造方法，復包括， 當藉由供應該單一材料於該密封層上以形成該連接導電膜時，使用噴嘴配佈器形成該連接導電膜。
  7. 如申請專利範圍第1項所述之半導體裝置之製造方法，復包括，當藉由層疊該材料於該密封層上以形成該連接導電膜時，藉由鍍覆法形成該連接導電膜。
  8. 如申請專利範圍第1項所述之半導體裝置之製造方法，復包括，使用與該密封層之表面之形狀卡合之結構形成該密封層；以及移除該結構。
  9. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中，該半導體元件包含化合物半導體元件。
  10. 如申請專利範圍第1項所述之半導體裝置之製造方法，復包括，形成輔助層以填充該電極與該導線之間的間隙，該輔助層具有從該導線之表面突出並與該連接導電膜之凹入部分卡合的突出部分。
  11. 如申請專利範圍第2項所述之半導體裝置之製造方法，其中，該輔助層係形成為在該連接導電膜與該導線之間突出。
  12. 一種半導體裝置，包括：導線和導線框架，在該導線與該導線框架之間的表面之間具有高度差； 化合物半導體元件，設置在該導線框架上，包含電極；連接導電膜，用於經由輔助層電性耦接該電極和該導線，該輔助層與該連接導電膜之下表面直接接觸，該連接導電膜整體係由單一材料製成或具有層疊結構之材料；以及密封層，用於以熱處理密封該半導體元件，該密封層與該連接導電膜之上表面直接接觸，其中，該輔助層具有從該導線之表面突出並與該連接導電膜之凹入部分卡合的第一突出部分，使得該突出部分之側表面與該凹入部分之側表面接觸。
  13. 如申請專利範圍第12項所述之半導體裝置，其中，該輔助層具有平坦的表面。
  14. 如申請專利範圍第12項所述之半導體裝置，其中，該半導體元件包含化合物半導體元件。
  15. 如申請專利範圍第12項所述之半導體裝置，其中，該輔助層包含耐熱樹脂。
  16. 如申請專利範圍第12項所述之半導體裝置，其中，該輔助層具有在該連接導電膜與該導線之間突出的第二突出部分。
  17. 一種電子電路，包括：半導體裝置，包含：導線和導線框架，在該導線與該導線框架之間的表面之間具有高度差； 化合物半導體元件，設置在該導線框架上，包含電極；連接導電膜，用於經由輔助層電性耦接該電極和該導線，該輔助層與該連接導電膜之下表面直接接觸，該連接導電膜整體係由單一材料製成或具有層疊結構之材料；以及密封層，用於以熱處理密封該半導體元件，該密封層與該連接導電膜之上表面直接接觸，其中，該輔助層具有從該導線之表面突出並與該連接導電膜之凹入部分卡合的第一突出部分，使得該突出部分之側表面與該凹入部分之側表面接觸。
  18. 如申請專利範圍第17項所述之電子電路，其中，該電子電路包含用以放大高頻電壓輸入之高頻放大器與含有變壓器、高壓電路和低壓電路之電源電路之其中一者。
  19. 如申請專利範圍第17項所述之電子電路，其中，該輔助層具有在該連接導電膜與該導線之間突出的第二突出部分。
TW101102143A 2011-02-25 2012-01-19 半導體裝置及半導體裝置之製造方法 TWI487075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040464A JP5866774B2 (ja) 2011-02-25 2011-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201244029A TW201244029A (en) 2012-11-01
TWI487075B true TWI487075B (zh) 2015-06-01

Family

ID=46693308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102143A TWI487075B (zh) 2011-02-25 2012-01-19 半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20120217626A1 (zh)
JP (1) JP5866774B2 (zh)
CN (1) CN102651334B (zh)
TW (1) TWI487075B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9642289B2 (en) * 2013-09-19 2017-05-02 Infineon Technologies Austria Ag Power supply and method
CN111316428B (zh) * 2017-10-26 2023-10-20 新电元工业株式会社 半导体装置以及半导体装置的制造方法
US10847508B2 (en) * 2018-12-27 2020-11-24 Micron Technology, Inc. Apparatus with a current-gain layout

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228468A1 (en) * 2006-03-30 2007-10-04 Casio Computer Co., Ltd. Grounding structure of semiconductor device
US20080265386A1 (en) * 2007-04-27 2008-10-30 Kuniharu Muto Semiconductor device
US20090020874A1 (en) * 2007-07-18 2009-01-22 Elpida Memory, Inc. Semiconductor device and method for manufacturing semiconductor device
US20100187678A1 (en) * 2009-01-23 2010-07-29 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288434A (ja) * 1985-06-15 1986-12-18 Oki Electric Ind Co Ltd ベアチツプの実装方法
JPH0462948A (ja) * 1990-07-02 1992-02-27 Seiko Epson Corp 半導体装置
JP2007288992A (ja) * 2006-03-20 2007-11-01 Hitachi Ltd 半導体回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228468A1 (en) * 2006-03-30 2007-10-04 Casio Computer Co., Ltd. Grounding structure of semiconductor device
US20080265386A1 (en) * 2007-04-27 2008-10-30 Kuniharu Muto Semiconductor device
US20090020874A1 (en) * 2007-07-18 2009-01-22 Elpida Memory, Inc. Semiconductor device and method for manufacturing semiconductor device
US20100187678A1 (en) * 2009-01-23 2010-07-29 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP5866774B2 (ja) 2016-02-17
CN102651334B (zh) 2014-12-10
US20120217626A1 (en) 2012-08-30
JP2012178448A (ja) 2012-09-13
CN102651334A (zh) 2012-08-29
TW201244029A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US9177938B2 (en) Method for manufacturing semiconductor apparatus
JP5866773B2 (ja) 化合物半導体装置及びその製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
KR20130106263A (ko) 화합물 반도체 장치 및 그 제조 방법
JP6877896B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017085060A (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
TWI487075B (zh) 半導體裝置及半導體裝置之製造方法
JP2021052025A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP6953886B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP2018120963A (ja) 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP2023089810A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP6940762B2 (ja) 半導体装置及びその製造方法
JP2024005760A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2024005729A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2022016951A (ja) 半導体装置
JP6187167B2 (ja) 化合物半導体装置及びその製造方法