JP4492034B2 - Ｈｅｍｔ及びその製造方法 - Google Patents
Ｈｅｍｔ及びその製造方法 Download PDFInfo
- Publication number
- JP4492034B2 JP4492034B2 JP2003107259A JP2003107259A JP4492034B2 JP 4492034 B2 JP4492034 B2 JP 4492034B2 JP 2003107259 A JP2003107259 A JP 2003107259A JP 2003107259 A JP2003107259 A JP 2003107259A JP 4492034 B2 JP4492034 B2 JP 4492034B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- substrate
- hemt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フェイスダウン構造を持つフリップチップ型高移動度トランジスタに関わり、特に電極が異なる面に形成されたパワーＨＥＭＴ構造に関する。
【０００２】
【従来の技術】
近年のマイクロ波、ミリ波帯を使用する情報通信システムの実用化への要求は、通信回線数の増大とあいまって急速に増大・進展しつつある。このような高周波用通信機器には、電気特性が優れているだけでなく、小型であること、すなわち、より集積度合いの高い半導体装置を作製することが要求されている。そこで従来ボンディングワイヤの接続に必要なパッド部面積を低減させる目的で、図１に示すようなフリップチップ構造をもつ半導体装置が考案されている。このようなフリップチップ構造を持つことにより、半導体基板１とアセンブリ基板２を接続するために必要な面積は新たに発生せず、半導体装置が小型化できる。半導体基板１は、主面にＨＥＭＴ５、伝送線路用信号線１４、バンプ電極４等が形成され、裏面に伝送線路用グラウンドパターンあるいはＨＥＭＴ用グラウンドパターン３等が形成されている。伝送線路用信号線１４は、グラウンドパターン３とペアでマイクロストリップ線路を形成している。さらにはまた、コストダウン等を目的として図２（ａ）、（ｂ）に示すようなフリップチップ型ＨＥＭＴが提案されている。図２に示す半導体装置ではＨＥＭＴ５と線路６ａが形成された半導体基板１と、グラウンドパターン６ｂを持つアセンブリ基板２とから構成され、半導体基板１とアセンブリ基板２とは、微小な突起状電極（バンプ電極）４で接続されたフリップチップ型となっている。図２において、半導体基板１はガリウム砒素等の半絶縁性材料からなり、その上には能動素子であるＨＥＭＴ５、伝送線路の信号線６ａ、ＭＩＭ（Metal Insulator Metal）キャパシタ７、ＨＥＭＴ用バイアス回路１６等が形成されており、アセンブリ基板２上の半導体基板対向部グラウンドパターン６ｂを含めて、機能回路ブロックを形成している。ＨＥＭＴ５中の参照番号１５は、ＨＥＭＴのグラウンドであるソース端子間を接続するブリッジである。このような構造により工程が簡便で、レイアウト自由度の大きなＨＥＭＴ装置を作製できるとされてきた。
【０００３】
【発明が解決しようとする課題】
しかし、従来のフリップチップ型ＨＥＭＴはＧａＡｓ系材料からなる半導体装置の集積度を向上させる目的の下に考案されている半導体装置であるため、主としてパワーＨＥＭＴ系に用いられる大電力用の窒化物系半導体材料（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有するＨＥＭＴに顕著な課題である、発熱に対する問題は解決されていない。すなわち、大電力パワーＨＥＭＴにおいては、大電力に伴う大量の熱が発生するため、ＨＥＭＴ自身の発生した熱によりＨＥＭＴ素子特性に少なからぬ悪影響を及ぼすことが問題となってきた。特に窒化物系半導体材料の場合には典型的には基板としてサファイアを用いるが、サファイア基板を通じた放熱では、パワーＨＥＭＴから発生する熱を十分に放熱させるには不十分であり、蓄積された熱によりＨＥＭＴが長時間高温にさらされ、その結果素子破壊などが生じる場合があった。さらには、ソース、ドレイン、ゲートの各電極を同一面に近接して設けているため、同一電極形成面に対してソース・ドレイン電極形成フォトリソグラフィーとゲート電極形成フォトリソグラフィーとのそれぞれ異なる電極形成工程を実施する必要があり、工程が複雑になるだけでなく、相当の精度を要求されるフォトリソ工程のため収率にも悪影響があると共に、フェイスダウンによりさらに電極間のショート等の問題も新たに発生する懸念が生じてくる。一方、各電極間のショートを避けたり耐電圧性能を向上させるためには電極間隔をある程度離す必要もあった。しかし、電極間の距離を大きくすると抵抗が大きくなり、とりわけソース−ゲート電極間隔を大きく離す設計とすることにより、トランジスタの相互コンダクタンス（増幅特性、通称『gm』）が低下し、結局ＨＥＭＴとしての素子特性が低下する懸念が指摘されるにいたっている。
加えて、窒化物系半導体材料からなるＨＥＭＴの場合には、チャネル電流が流れるバルクＧａＮ層への空乏層の広がり方が鈍く、結果として充分なソース−ドレイン間電流の遮断が機能せず、閾値電圧の制御等に問題があった。すなわち、図３に示すようなＧａＮ系材料ＨＥＭＴでは窒素空孔等による残留キャリア濃度が相当あることが知られており、これによりｎ型導電性を示すためゲートoff時においても、off電流がバルクＧａＮ層内を流れてしまうと考えられている。本来、ゲートoffバイアス時の電流は完全遮断されることが望ましいことはいうまでもない。このようなoff電流やあるいはリーク電流の原因としては、上記以外にもサファイア基板とバルクＧａＮ層との間に設けられるバッファ層に起因すると考えられるものもあり、すなわち結晶性の悪いバッファ層内をリーク電流が流れる等によるものが推察されており、これらのoff電流やあるいはリーク電流の低減が窒化物系半導体材料を含むＨＥＭＴの大きな課題となっていた。
【０００４】
本発明は、上記問題点に鑑みなされたものであり、放熱特性が優れ、大電力への適用を可能とすると共に、電極間ショート低減と耐電圧性向上の問題を解消させ、さらにはoff電流／リーク電流の低減や、増幅率（gm）を向上させるなど素子電気特性の向上を実現するとともに、工程の簡便な高集積化が容易な、窒化物系半導体材料（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有するパワーＨＥＭＴにも適用可能な半導体装置を提供することを目的とする。
【０００５】
【特許文献１】
特開２００２−１１０７３７
【特許文献２】
特開平６−３０２８５７
【特許文献３】
特開平９−８４０３
【特許文献４】
特開平１０−１１７０１６
【特許文献５】
特開平１１−６８１５７
【特許文献６】
特開２０００−１７４２８５
【特許文献７】
特開２００１−１６８１１１
【特許文献８】
特開２００１−２２３３８６
【特許文献９】
特開２００１−３１３４２２
【特許文献１０】
ＷＯ０１/０８２３８４
【非特許文献１】
Applied Physics Letters Vol. 77 No. 18 (2000) p. 2822-2824
【０００６】
【課題を解決するための手段】
本発明の第１の側面に係る半導体装置は、半導体と、半導体のＡｓ−Ｇｒｏｗｎ側に設けられる第一の電極と、半導体の第一の電極が設けられる面に対向する面側に設けられ、半導体から露出している第二の電極と、を備える半導体素子を有し、第一の電極は、その一部が半導体から露出している。
本発明の第２の側面に係る半導体装置は、さらに、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、接着剤を介して貼り合わせ基板に接着される。
本発明の第３の側面に係る半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子と、半導体と接着剤を介して接着される貼り合わせ基板と、を有し、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、半導体の貼り合わせ基板接着面側に設けられると共に、その一部が半導体から露出しており、第二の電極は、半導体の貼り合わせ基板接着面に対向する面側に設けられる。
本発明の第４の側面に係る半導体装置は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第５の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明の第６の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はゲート電極であり、第二の電極はソース電極又は／及びドレイン電極である。
本発明の第７の側面に係る半導体装置の製造方法は、基板上に、窒化物系半導体材料からなる半導体を形成する工程と、半導体上に第一の電極を形成する工程と、半導体の第一の電極形成側を、接着剤を介して貼り合わせ基板に接着する工程と、半導体が形成された基板を除去する工程と、半導体の一部を除去し、第一の電極の一部を露出させる工程と、を有する。
本発明の第８の側面に係る半導体装置の製造方法は、さらに、半導体は、リーク電流領域を有し、基板を除去する工程の後に、半導体の一部を除去することでリーク電流領域の少なくとも一部を除去する工程と、半導体の除去した部位に第二の電極を形成する工程と、を更に有する。
本発明の第９の側面に係る半導体装置の製造方法は、さらに、半導体を形成する工程において形成される半導体は、バッファ層を有し、リーク電流領域はバッファ層を含む。
本発明の第１０の側面に係る半導体装置の製造方法は、さらに、リーク電流領域を除去する工程において、凹部をなすように半導体を除去し、第二の電極を形成する工程において、凹部に第二の電極を形成する。
本発明の第１１の側面に係る半導体装置の製造方法は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第１２の側面に係る半導体装置の製造方法は、さらに、半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子を有し、半導体素子はＨＥＭＴ構造を有し、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明のその他の実施形態に係る半導体装置は、少なくとも２つ以上の電極を有する半導体装置において、保護膜で覆われ接着剤を介して熱伝導性基板に接着される１つ以上の第一の電極と、該第一の電極とは異なる面側に載置された第二の電極を有する半導体装置である。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される第一の電極とは異なる面側が、第一の電極が載置される載置面に対する対向面側である半導体装置であります。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、対向面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極がゲート電極である半導体装置であります。
この構成により、ソース電極又は／及びドレイン電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、ゲート電極とソース電極又は／及びドレイン電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、それぞれ異なる面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第二の電極が少なくともバッファ層の一部又は全部を除去してなる部位に載置される半導体装置であります。
これにより、バッファ層に起因するリーク電流やoff電流などのさまざまな影響を低減するとともに、第二の電極の半導体素子への接続特性が良くなるなど素子特性の優れた半導体装置を得ることが可能となります。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される部位が凹部である半導体装置であります。
【０００７】
これにより、半導体装置の本体厚みを低下させること無く、すなわち半導体装置の機械的強度を低下させることなく、第二の電極を半導体装置に載置できるとともに、凹部の深さや形を適宜調節することにより、理想の素子特性とすることが可能となります。
本発明のその他の実施形態に係るトランジスタは、少なくとも保護膜で覆われたソース電極及び／又はドレイン電極の一部／又は全部が熱伝導性基板上に接着剤を介して接着されている窒化物系半導体材料からなるトランジスタであります。
これにより、窒化物系半導体材料からなるトランジスタの発熱を接着面を介して熱伝導性基板に放熱することが可能となり、動作特性や対温度環境に優れた大電力トランジスタとして用いることもできるようになります。
本発明の別の実施形態に係るトランジスタは、ゲート電極がソース電極又は／及びドレイン電極が載置される載置面とは異なる面側に設けられるトランジスタであります。
これによりゲート電極が他の電極に対し立体的に乖離させることが可能となり、立体配線をすることにより集積化に有利であるとともに、ゲート電極と他の電極との形成処理を異なる面に対して実施するため、電極形成時の損傷を分散させ局部損傷を低減させ得る。さらに、空乏層の形成部位がゲート電極側（典型的にはバルクＧａＮ側やサファイア基板側やバッファ層側であり、すなわち典型的にはアンチAs-Grown側）から生じるのでoff電流を低減できる。
本発明の別の実施形態に係るトランジスタは、ゲート電極が載置されるソース電極又は／及びドレイン電極が載置される載置面とは異なる面側の少なくともその一部が凹部を有すると共に、凹部にゲート電極が載置されているトランジスタであります。
【０００８】
動作電圧等の特性に応じて凹部を形成できるので、設計上の自由度が大きくなるとともに、半導体装置本体の厚みに依存せずゲート電極を設けるのに最適な深さ位置に電極を載置することができます。
本発明の別の実施形態に係るトランジスタは、ゲート電極がバッファ層の少なくとも一部又は全部を除去した部位に載置されるトランジスタであります。
これにより、バッファ層による電気的悪影響を低減させた、良好な素子特性を有するトランジスタとすることができます。
本発明の別の実施形態に係る半導体装置又はトランジスタは、保護膜が少なくともニオブ酸化膜を含む絶縁膜を含有するところの半導体装置又はトランジスタであります。
この発明により、特に絶縁性の良好なかつ超薄膜で放熱性も良好な保護膜を備えた半導体装置又はトランジスタとすることができます。
【０００９】
【発明の実施の形態】
（電極）
典型的には半導体装置に電子または正孔を供給したり取り出したりするための半導体装置外部との電気信号入出力に関わる連絡経路となる部位である。電極は典型的には半導体本体を形成する半導体材料とは異なる組成から形成され、例えば、Ｔｉ、Ａｌ、Ｃｕ、Ｗ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｐｔ、Ｉｎ、Ｒｈ、Ｉｒ、Ｃｒなど電気を通す素材であれば電極として機能しうる。もちろん、金属材料に限られることはなく導電性を有する導電性プラスチックなどでも良く、機能として導電性を有し半導体装置本体との電気の入出力窓口として働くものであれば、本発明の実施に際し電極材料においては一切限定されるものではない。また、電極は単一元素の材料からなるだけではなく、２層以上の層構造としたり、合金化、共晶化したり混晶としたりとさまざまな形態としても良い（例えばＩＴＯなど）。例えば好ましくは、ＡｌＧａＮ系やＧａＮ系へのオーミック電極はＴｉ／Ａｌ系電極であり、ショットキー電極はＮｉ／Ａｕ系材料からなる電極とすることがそれぞれＨＥＭＴの場合の一実施形態の電極として要求されるオーミック特性、ショットキー特性などにおいて良好に機能する上でより好ましい。
【００１０】
（半導体装置）
トランジスタ、ダイオード、ＨＥＭＴ、各種メモリなど半導体材料からなり、電気信号の入出力を担う２つ以上の電極を有する半導体機能素子であれば種類を問うものではない。半導体材料とは、III-V族化合物、II-VI族化合物、Ｇｅ、Ｓｉなど特に種類や形態を限定するものではない。
【００１１】
（保護膜）
電極材料や半導体層を腐食やはがれ、傷つきなど内外部からの劣化原因から保護するための膜のことをいう。典型的には絶縁性を有しており、熱伝導性基板との絶縁や電極間、半導体本体との絶縁を確保できる絶縁性材料で構成することもできる。保護膜の材料としては、例えばＳｉＯ２などのＳｉ酸化膜をはじめ、Ｚｒ酸化物（典型的にはＺｒＯ２）以外にも、Ｔｉ、V、Ｎｂ、Ｈｆ、Ｔａなどから選択された少なくとも１種類の元素を含む酸化物、ＳｉＮ、ＢＮ、ＳｉＣ、ＡｌＮ等やこれらの混合物、混晶、合金、層状構成等とすることができるものであるが、これに限定されることはなく、例えばポリイミドフィルムやフェノール樹脂、ナイロン樹脂、各種ポリマーなどプラスチック性機能材料や生分解性有機膜、その他の無機膜などを用いることもできる。つまり、保護膜とは、機能面から定義した言葉であるので、電極材料や半導体層に対してなんらかの保護、性能保持、劣化防止機能、耐環境性、耐腐食性を発現するものはすべてこの範疇に含まれるものである。一実施形態として、絶縁性と耐久性を求めかつ素子特性への悪影響が少ない材料であり、さらには取り扱いの容易さ、経済性などの面からはＳｉＮを用いることが好ましい。ＳｉＮを用いると半導体／絶縁膜界面状態が良く、すなわち界面準位が少なくなると推察され、格段に周波数分散が少なくなり特性が良好となる。さらにはニオブ酸化膜からなる絶縁膜を用いると特に窒化物系ＨＥＭＴにおいて良好な絶縁性を発揮するとともに、２ｎｍ程度の薄膜としても絶縁性が損なわれないので、特に放熱特性に優れた保護膜とすることができる。すなわち、放熱特性を良好にする方策の一つとしては、保護膜を薄くして熱伝導をし易くしてやることが考えられるが、この目的に合致させるべく保護膜を薄くすると、保護膜の絶縁破壊耐電圧が下がり、電流リーク特性が悪化するなど絶縁性が悪くなる傾向が一般的である。この点においてニオブ酸化膜は２ｎｍ程度の超薄膜においてもＨＥＭＴの使用耐電圧として十分な絶縁特性を得ることができるので特に好ましい。なお、絶縁膜とは必ずしも導電性が零である膜を指すものではなく、素子機能において良好に期待する性能が得られる程度に抵抗が高ければ十分であり、典型的には半導体層に比して相対的に抵抗率が高い層を絶縁膜ということができる。また、材料単体では抵抗率やシート抵抗値は小さくても半導体層等、電極等と接触させたときにその組み合わせにおいて電位障壁を形成し（例えば整流作用など）、動作範囲などの所望の電圧に対し電流を流さないような実質的な抵抗機能（または絶縁機能）を有する構成とすることも可能である。この場合においても所望の電圧に対し電流を実質的に流さない絶縁機能を有するという意味合いにおいて、本発明にいうところの絶縁膜ということができる。
【００１２】
（接着剤）
はんだ材や有機・無機系ボンド、銅ペースト、銀ペーストなど材料は特に限定されるものではなく、接着剤の材質や材料、形態、量の多少を問うものではない。半導体装置の保護膜や半導体装置、電極を熱伝導性基板に載置固定できるものであれば良く、接着機能を有していればよい。取り扱いの容易さや素子特性への悪影響の少なさなどから典型的にははんだ材による接着がより好ましい。なお、上記載置固定とは、かならずしも不動状態を意味するものではなく、多少振動や摺動可能なように載置する場合も含むものである。例えば、振動可能なような接着剤としてはゲル状（ジェル状）、ゼリー状の接着剤を用いることもできるものであり、放熱をアシストする揮発系材料等を含有、混合したような接着剤とすることもできる。
【００１３】
（熱伝導性基板）
典型的には、Ｃｕ／Ｗ（通称銅タン）からなる放熱を担う基体のことをいう。基板は、ある程度機械的強度を有する保持力のあるものが好ましいが、フレキシブル基板や形状記憶合金などの柔軟性に富み形状・形態の変化可能な基板を使用することも可能である。熱伝導性基板としては、この他にもＡｌ、Ｃｕ、Ｗなどの金属、ＡｌＮ、ＳｉＣ、ダイヤモンド、銅ダイヤモンド、ＧａＮ、Ｓｉ等及びその混晶、合金、混合物などを用いることができるのであり、放熱を担える基体であれば、金属以外でも樹脂類やガラス類など材料組成、形状は限定されない。
【００１４】
（接着）
熱伝導性基板への放熱が遮断されない程度に接合していることを指し、間接接着、直接接着を問わない。また、電極全面が接着している必要はなく極一部でも接着していれば良い。ただし、放熱特性をより強力に向上させるためにはできるだけ大きな面積において電極と熱伝導性基板が接着することが望ましい。なお、接着剤を介してとは、電極と保護膜と接着剤と熱伝導性基板の関係において、そのすべてがそろっている必要は無く適材適所であればよいので、すなわち電極と熱伝導性基板の関係において放熱できる程度に接着し、必要に応じて適宜接着剤や保護膜が設けられていれば充分である。また、電極以外の半導体装置本体の一部または全部が熱伝導性基板と接着した構造とすることもできる。
【００１５】
（第一の電極）
典型的にはソース電極又は／及びドレイン電極のことを指す。バイポーラトランジスタにおいては、典型的にはエミッタ電極又は／コレクタ電極ということになるが、接地形態や使用型式・使用形態等によっては異なるものであり、ゲート電極やベース電極であっても良い。
またトランジスタ以外の半導体機能素子であれば、例えば正極電極、負極電極など他の名称の電極である場合もあるので必ずしも上記に限定されない。電極の一部若しくは全部が、保護膜に覆われかつ電極又は／及び前記保護膜の一部若しくは全部が熱伝導性基板に接着剤を介して接着されているものは第一の電極となる。
【００１６】
（第一の電極とは異なる面側）
本発明においては、第一の電極の少なくとも一部分が熱伝導性基板に接着している。この接着面以外の異なる面側のことを第一の電極とは異なる面側といい、曲面、球面、平面など面形状は問わない。接着面と同一面でなければそれで、第一の電極とは異なる面側ということである。
【００１７】
（第二の電極）
典型的には、ゲート電極のことをさすが、バイポーラ型トランジスタにおいてはベース電極でも良く、接地形式や使用型式・使用形態によっては他の電極の場合もありうる。また、トランジスタ以外の半導体機能素子においては、例えば正極や負極など他の電極名称の場合であっても問題はない。第一の電極が載置される面と異なる面側に設けられていることに特徴があるとともに、第一の電極と第二の電極が協業して電子機能素子としての電気信号の入出力を含めた機能を構成するものであれば、すべてこの範疇に含まれる。電極の形は、Ｔ字型、Ｉ型など特に限定されないが、Ｔ字型のゲート電極とすると電極の断面積が増え電極抵抗を低減できるので、動作周波数の高周波の特性向上の上でさらに好ましい。
（第一の電極が載置される載置面に対する対向面側）
典型的には、図４、図５、図６に示すがごとく、サファイア基板側であり、好ましくはサファイア基板や、より好ましくはバッファ層を除去した面であり、さらに好ましくは凹部を有する面側であるが、あくまで典型例であるのでこの典型例に限定されるものではない。また、本発明における半導体装置を設ける基板としてはサファイア基板以外にもＧａＮ系基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＰ基板などIII-V族化合物半導体から、Ｓｉ、II-VI族化合物半導体、Ｇｅなどなど半導体装置を形成することが可能な基板であればその材料組成や結晶性、分子原子構造等は一切限定されるものではない。
【００１８】
（ソース電極、ドレイン電極、ゲート電極）
典型的にはキャリアを供給（又は放出）するソースとキャリアを吸い込むドレインとその間に設けられたゲートに加える電圧によって、ソース−ドレイン間に流れる電流を制御することができるものであり、この機能を担う電極がそれぞれ、ソース電極、ドレイン電極、ゲート電極という。しかし、トランジスタの形態にはバイポーラ型やユニポール型などさまざまな形態のものが知られており、必ずしも上記に限定されるものではない。例えば、バイポーラ型トランジスタの場合であれば、使用形態時におけるコレクタ、ベース、エミッタの３端子各電極の役割機能により、本発明上のソース電極、ドレイン電極、ゲート電極へとあてはめ適用することが可能である。すなわち、電気信号を増幅するトランジスタの３端子のそれぞれの機能により各電極の名称がソース、ドレイン、ゲートと呼称しているのであるから、本発明においてはコレクタ、ベース、エミッタを有するバイポーラ型トランジスタに対しても適用できるものであり、呼称に何ら制限されるものではない。より好ましくは、ＨＥＭＴ（高電子移動度トランジスタ）における、ソース電極、ドレイン電極、ゲート電極であれば動作特性上より好ましい。
【００１９】
（バッファ層）
典型的には緩衝層といわれる、２つ以上の結晶性または／及び格子定数の異なる物質の間に設けられ、これらの物質間の物性値の急激な変動を緩和する役目を担う層をバッファ層という。バッファ層としては例えば、ＧａＮ層、ＡｌＧａＮ層、ＡｌＮ層、ＩｎＧａＮ層、ＡｌＩｎＧａＮ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＰ層など物質間の物性値の急激な変動を緩和する機能を有する物質であれば、上記材料に限らず、また結晶、非晶質（アモルファス）、多結晶など態様も限定されるものではない。典型的一実施態様としては、ＧａＮからなる低温バッファ層を用いることが窒化物系半導体材料とサファイア基板間のバッファ層による緩衝としてはより好ましいが用いる基板と半導体装置の材料組成や結晶性などによって適宜、選択・使用できるものであり、上記記載により本件発明の実施に際しなんら限定されるものではない。
【００２０】
（除去してなる部位）
バッファ層を除去された、すなわち厚さにおいてはバッファ層積層時よりも厚さが薄くなった個所のことを指すが、すべてを除去しなくとも一部でも多少なりとも除去している個所であれば良い。
【００２１】
（凹部）
典型的には、図４に示すような凹み部を指すが、この典型例に限定されない。また、リセス構造といわれるようなゲート電極形成部を凹部に加工するものでも良い。
【００２２】
（保護膜で覆われた）
必ずしも、電極すべてが保護膜で覆われる必要は無い。また均一な保護膜でなくてもよく、保護膜膜厚に場所的差異を有していたり、保護膜材料や保護膜物性に場所による差異を有していても良い。
【００２３】
典型的一実施態様の場合においては、ＳｉＮをスパッタ等により積層させる保護膜とするとＨＥＭＴの物性上好ましい。さらに好ましくは、ニオブ酸化膜を含むニオブ化合物からなる絶縁膜を含有する膜であればよい。Ｎｂ２Ｏ５を含むニオブ化合物としては、ニオブ酸（Ｎｂ２Ｏ５・ｎＨ２Ｏ）や五酸化ニオブ（Ｎｂ２Ｏ５）、しゅう酸水素ニオブ（Ｎｂ（ＨＣ２Ｏ４）５・ｎＨ２Ｏ）、水酸化ニオブ（Ｎｂ２Ｏ５・ｎＨ２Ｏ）、ニオブエトキシド（Ｎｂ（ＯＣ２Ｈ５）５）、さらには上記以外にもニオブ酸化膜としてはＮｂＯ２、ＮｂＯなどが知られている。窒化物系ＨＥＭＴに用いる場合には、その中でも特に、Ｎｂ２Ｏ５（水和物を除く）あるいはＮｂＯ２を用いることが好ましく、薄膜化することが可能であるため放熱性に優れた保護膜とすることができ、大電流高周波パワーＨＥＭＴとして駆動することができると考えられる。
また、従来から知られてるＳｉＮｘ系絶縁膜（ｘは零以上の数値）やＳｉＯｘ（ｘは零以上の数値）系絶縁膜などと多層膜あるいは混成膜として形成することが可能である。
【００２４】
（窒化物系半導体材料）
本発明にいう窒化物系半導体材料とは、典型的には（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））からなる半導体材料のことをいい、多少なりとも（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有する半導体材料もこれに含める。また、この材料においては、混晶や多層膜、ヘテロ構造など半導体装置の構造には一切限定されるものではない。
【００２５】
（ソース電極又は／及びドレイン電極が載置される載置面とは異なる面側）
典型例として、図４、図５、図６に示すようにこの図においてはソース電極とドレイン電極が載置される半導体装置の面の裏側、すなわちサファイア基板やバッファ層が設けられていた面側のことであるが、この典型例に限定されるものではない。
【００２６】
（トランジスタ）
半導体で作製される増幅器の一般名称であり、１以上の障壁（典型的にはｐｎ接合など）を有し、電気信号を増幅する３端子素子として定義される。トランジスタはキャリアである電子と正孔の双方が動作に関与するバイポーラトランジスタと一方のみが動作を決めるユニポーラトランジスタとが知られている。バイポーラトランジスタは入力電流によって出力電流を制御する電流制御型であるのに対し、ユニポーラトランジスタは入力電圧によって出力電流を制御する電圧制御型の素子である。ユニポーラトランジスタは電解効果型トランジスタと呼ばれ、電極構造により接合ゲート型、ＭＯＳＦＥＴ、に代表される絶縁ゲート型、金属・半導体接合（ＭＥＳ ＦＥＴ）、薄膜構造（ＴＦＴ）などがある。バイポーラトランジスタは、エミッタ、ベース、コレクタの３端子電極を備えた電流制御型の半導体増幅器であり、電子と正孔の両方が動作に関与している。接合の組み合わせによりＰＮＰ型、ＮＰＮ型また接地形式によりベース接地、エミッタ接地、コレクタ接地などがある。本発明の構成を取るに際しては、トランジスタの種類は上記のみならず限定されるものではない。
【００２７】
（該凹部に該ゲート電極が載置）
典型的には図４（ｃ）に示すような凹部を設けた個所にゲート電極が載置されている載置状況をいうが、図４（ｃ）に限定されるものでは決してない。凹部に載置されると、凹部の深さを凹部形成工程などで調節することで、半導体装置、典型的にはＨＥＭＴなどトランジスタの制御電圧や制御電流の動作レベルを調節することが可能となり、半導体装置本体の大きさや厚さ、材質等に依存せず動作レベルを凹部深さで設定できるので電子機能素子としてのユーティリティが飛躍的に向上するので好ましい。また、リセス構造とした場合にはトランジスタの寄生抵抗を大幅に低減する効果があり、素子の増幅特性や高周波特性を改善することができる。
【００２８】
（バッファ層の少なくとも一部を除去した部位）
バッファ層の全膜厚を除去しても良いし、一部の膜厚を除去してもよい。またバッファ層積層面の一部分のみ除去しても良いし、バッファ層積層面全体にわたって均一、不均一に除去することも可能である。バッファ積層面を多少なりとも除去した部位に電極を設けることにより、バッファ層の悪影響、すなわち典型的にはリーク電流やoff電流などを低減することができるので半導体装置の電気特性の向上が図れ、電極と半導体層との密着、接着程度も向上することが期待される。典型例として図４、図５、図６に示す構造においては、バッファ層を全面的に完全に除去した構造を示しているが、これに限定されるものではない。
【００２９】
（ニオブ酸化膜）
一般にはＮｂＯｘ（ｘは零以上の数字）で表現される化合物である。典型例としてはＮｂＯ、ＮｂＯ２、Ｎｂ２Ｏ５などが知られているが、これらの水和物をはじめとして様様な形態の化合物が存在するので上記に限定されることはない。ニオブ酸化膜を用いた絶縁膜の電流リーク特性について、ＳｉＮ絶縁膜との比較評価結果の一例を図７に示す。図７は窒化物系半導体層上にＳｉＮ薄膜とニオブ酸化薄膜をそれぞれスパッタにより成膜させた場合のリーク電流を各々測定したものであるが図７に示すように、広範な電圧印加範囲にわたってＳｉＮ膜に比して良好な絶縁特性を有し、窒化物系半導体（その中でもとりわけＡｌＧａＮでさらに好ましくはＡｌ０．２Ｇａ０．８Ｎ）との関係においては特にニオブ酸化膜がＳｉＮ膜厚の半分以下の膜厚である超薄膜であるにも関わらずＳｉＮに比して２桁程度電流リークが少なく特に良好な絶縁特性を有していることが理解できる。ちなみに図７に示すのは、あくまでニオブ酸化膜の絶縁特性を示す典型例であり、ＭＩＳ（メタル／絶縁膜／半導体）構造においても、ニオブ酸化膜は良好な絶縁特性を示すことが判明したものであり、ＨＥＭＴをはじめとする半導体素子の絶縁保護膜として非常に優れている。また、ＭＩＭ（メタル／絶縁膜／メタル）構造など様様な態様においても同様の優れた絶縁特性を示すと考えている。なお、図７に示すニオブ酸化膜（ＮｂＯｘ膜）の成膜条件としては典型例として図８に示すようなスパッタ条件により成膜したものであり、この場合どのようなニオブ酸化膜であるかは明確には評価特定されていないが、物性特性によりこの典型例においては、Ｎｂ２Ｏ５膜（水和物を除く）またはＮｂＯ２膜である可能性が高いと考えている。
【００３０】
【実施例】
（実施例）
（結晶成長）
以下、第一の実施例について図４を参照しながら詳細に説明する。結晶成長装置にはＭＯＣＶＤを用いてサファイア基板上に素子を作製する。まづ、ＭＯＣＶＤ反応炉内にサファイア基板（Ｃ面）４６をセットし、サファイア基板（Ｃ面）４６の基板表面を水素雰囲気中基板温度を１０５０℃まで上昇させて、水素を流しながら基板のクリーニングをする。つづいて、基板温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにＴＭＧ（トリメチルガリウム）とアンモニアガスを用いて、基板４６上にＧａＮよりなるバッファ層４５を約２００Åの膜厚で成長させる。バッファ層４５を成長後引き続いて、ＴＭＧ（トリメチルガリウム）のみ止めて、基板温度を１０５０℃まで上昇させる。基板温度が１０５０℃になったら、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層４４を３μｍの膜厚で成長させる。次に、基板温度１０５０℃で、原料ガスにＴＭＧ、ＴＭＡ（トリメチルアルミニウム）、アンモニアガスとを用い、ＡｌＮ混晶比０．２であるＡｌ0.2Ｇａ0.8ＮよりなるアンドープＡｌＧａＮ層４３を５０Åの膜厚で成長させる。つづいて、基板温度１０５０℃で原料ガスにＴＭＧ、ＴＭＡ、アンモニアガスを用い、不純物ガスにシランガスを用い、Ｓｉを２×１０１８／ｃｍ３ドープしたＡｌ混晶比が０．２であるＡｌ0.2Ｇａ0.8Ｎよりなるｎ型ＡｌＧａＮ層４３を約１００Åの膜厚で成長させる。このＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層４３がキャリア供給層となると考えられる。反応終了後、温度を室温まで下げウェーハを反応容器から取り出す。
【００３１】
（フォトリソ工程）
まず素子形成領域以外の部分を絶縁するために、ＳｉＯ２をプラズマＣＶＤ装置を用いて全面に約０．５μｍの膜厚で成膜する。ついで、スピンコータを用いてレジストを塗布した後、パターン露光してレジストのパターニングを施します。その後ＣＦ４ガスを用いてＲＩＥ装置にてＳｉＯ２を所定の形状にエッチングし、ＳｉＯ２マスクを形成する。次にＳｉＯ２をマスクにして、プラズマＲＩＥ装置を用いて素子分離としてＡｌＧａＮ層とＧａＮ層すべてをエッチングするために、Ｃｌ２雰囲気にて圧力を１６Ｐａに保ち、出力３２０Ｗで２６０秒間エッチングする。ソース・ドレイン電極としてＴｉ／Ａｌをマグネトロンスパッタ装置を用いてＡｒ雰囲気中において、０．５Ｐａに設定し、３００ＷでＴｉを１００Å、５００ＷでＡｌを３０００Åスパッタし電極形成する。その後、リフトオフし、窒素ガス雰囲気中で６００℃にて１０分間アニールを実施する。次に、全面に絶縁膜と接着材料をつける。（図４（ａ））絶縁膜はソース・ドレイン電極がショートしてしまうのを防ぐためであり、そのままでは貼り合わせ基板とそれに対する接着材料（本実施例ではメタル）が導電性を有するものである。絶縁膜はＳｉＮでＥＣＲスパッタ装置でＡｒガスを２０ｓｃｃｍ及びＮ２ガスを５ｓｃｃｍで流しながら３００ＷにてＳｉをとばしてＳｉＮ成膜した。ついで、接着材料としてはＴｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕをスパッタする。次に高熱伝導性基板としてＣｕ／ＷにＴｉ／Ｐｔ／Ｐｄを接着剤としてスパッタしたものを使用し、両接着剤の接着面を押し付けて加熱することにより接着すると共に、エキシマレーザでサファイア基板を剥離し、剥離面を研磨する。（図４（ｂ））その後上述のようなレジストマスクでＩＣＰエッチング装置を用いてＣｌ２ガスにてを実施し、ソース・ドレイン電極を露出させる。さらにゲート部分をレジストマスクで同様にＣｌ２ガスを用いてＩＣＰエッチングにより掘削する。（図４（ｃ））これにより、ゲートから２ＤＥＳまでの距離が縮まりゲートバイアスが利きやすくなる。ついで、Ｎｉ／Ａｕをマグネトロンスパッタ装置を用いてＡｒ雰囲気中にて圧力０．１２Ｐａに保ち、出力３００ＷでＮｉを１０００Å成膜後、出力２００ＷでＡｕを１５００Å成膜する。続いて、アセトンに浸漬しレジスト剥離リフトオフした後、水洗する。Ｎｉショットキー電極をゲート電極とする。（図４（ｄ））
（パッケージング）
デバイス工程が終了した後、チップをパッケージに実装する。なおワイヤ線を張る場合はワイヤボンダを使用する。
【００３２】
(第二の実施形態)
図５に示すように熱伝導性基板に電極を貫通させ、ビア構造とすることも可能である。デバイス工程における張り合わせ前に、熱伝導性基板に穴を空け、そこに金属を充填します。その他は実施例１と同じです。また、本実施例に限らずＨＥＭＴの電子供給層（典型的にはｎ型ＡｌＧａＮ）は２．５ｎｍ程度以下と薄くすることにより、電子の到達時間が早まりアスペクト比の増大や短チャネル効果の抑制、漏れ電流の抑制など高速動作により適した構造とすることも可能である。
【００３３】
(第三の実施形態)
図６に示すように、ゲート電極設置個所に凹部を形成することなくゲート電極を載置する以外は、実施例１と同様にして作製した。これにより、良好なＨＥＭＴ駆動特性が観察されたが、実施例１に比してややゲートバイアス特性が高めにシフトする傾向が観察された。
【００３４】
また熱伝導性基板の裏面電極については、回り込みメタライズで高熱伝導性基板の側面に金属電極を成膜し、ＨＥＭＴとの導通を確保する方法でも良いが、これらの実施例は、あくまで実施の形態を例示するものであって、本件発明を限定するものでは決してない。
本実施例においては、熱伝導性基板の半導体素子接合面側には配線が施されていない構造としている。これにより、半導体素子と熱伝導性基板との接合、接着時に精密なアライメントをする必要が無くなり、作業性に優れるとともに収率が向上し、素子特性も安定させることができる。また、半導体素子への電気的接続はワイヤ線を通じて行うようにすると、トランジスタから配線される基板の電極位置や形状が自由に設計できるようになるとともに、電極からもワイヤ線を通じて放熱させることができ、また、ワイヤ線の長さでインダクタンス成分を調整でき、整合をとることができるので好ましい。
【００３５】
さらに、熱伝導性基板の裏側、すなわち半導体素子接着側の反対側に配線すると、基板の配線可能な面積が増え設計自由度が向上するとともに、ワイヤレスであればゲート側にも別途熱伝導性基板を設けることができ放熱特性が向上するとともに、ワイヤボンディングのためのパッドが不要となり小型化に適する。またワイヤによるインダクタンス成分及びワイヤ間や半導体素子本体間とのキャパシタンス成分を低減できるメリットもある。
【００３６】
また、本発明によれば熱伝導性基板と半導体素子との間に保護膜を介して接着しているが、これにより半導体素子の表面準位をパッシベーションでき、電気特性を悪化させずむしろ向上させることができ、保護膜はＳｉＮを用いるとより好ましい。さらには、電極と熱伝導性基板との距離を例えばＳｉＯ２やＳｉＮ保護膜の厚みで制御できるので、できる限り薄くすることにより放熱特性の向上を図ることが可能となる。ここで、上記薄くして放熱特性を向上させる意味からは、ニオブ酸化膜を含む絶縁膜は絶縁性が非常に良好で例えばＨＥＭＴのドレイン電極、ソース電極に対してはニオブ酸化膜を含む絶縁性膜厚は２ｎｍ程度でも充分な絶縁機能を発揮するので特に好ましい。加えて表面パッシベーションの良好なＳｉＮを半導体素子側に保護膜として用い、絶縁性の良好なニオブ酸化膜を含む絶縁性膜を熱伝導性基板側に保護膜として用いる２層構造とすることにより薄膜化とパッシベーション、絶縁化を高いレベルで両立でき非常に好ましい。
【００３７】
【本発明の効果】
本件発明により、大電力電子機能素子においても大電力に起因する発熱問題に影響されず、良好な素子特性を安定確保でき、熱による素子寿命の劣化や誤作動も防止し、さらにはoff電流の低減などゲートバイアス電気特性の非常に良好なＨＥＭＴを作製することが可能となる。
【図面の簡単な説明】
【図１】フリップチップ方式ＧａＡｓ系ＨＥＭＴ従来断面図
１・・・半導体基板、２・・・アセンブリ基板、３・・・伝送線路用（又はＨＥＭＴ用）グラウンドパターン、４・・・微小な突起状バンプ電極、５・・・ＨＥＭＴ、６ａ・・・線路、６ｂ・・・グラウンドパターン、６ｃ・・・アセンブリ基板の信号線、７・・・ＭＩＭキャパシタ、１４・・・伝送線路用信号線、１５・・・ブリッジ、１６・・・ＨＥＭＴ用バイアス回路
【図２】（ａ）従来のGaAs系フリップチップ型ＨＥＭＴの信号線部分の断面図
（ｂ）従来の半導体基板のGaAs系ＨＥＭＴ形成面における平面図
【図３】従来のＧａＮ系ＨＥＭＴ構造模式図
【図４】本発明の第一の一実施態様に関わる窒化物系半導体ＨＥＭＴ作製の模式図
４１・・・ソース電極及びドレイン電極、４２・・・保護膜、４３・・・ＡｌＧａＮ層、４４・・・バルクＧａＮ層（チャネル層含む）、４５・・・バッファ層、４６・・・サファイア基板、４７・・・高熱伝導性基板、４８・・・ゲート電極、４９・・・電極配線ワイヤ
【図５】本発明の第二の一実施態様に関わる窒化物ＨＥＭＴの模式構造図
【図６】本発明の第三の一実施態様に関わる窒化物ＨＥＭＴの模式構造図
【図７】ＳｉＮ膜とニオブ酸化膜との電流リーク特性の典型的比較例
【図８】ニオブ酸化膜成膜条件の一例
【発明の属する技術分野】
本発明は、フェイスダウン構造を持つフリップチップ型高移動度トランジスタに関わり、特に電極が異なる面に形成されたパワーＨＥＭＴ構造に関する。
【０００２】
【従来の技術】
近年のマイクロ波、ミリ波帯を使用する情報通信システムの実用化への要求は、通信回線数の増大とあいまって急速に増大・進展しつつある。このような高周波用通信機器には、電気特性が優れているだけでなく、小型であること、すなわち、より集積度合いの高い半導体装置を作製することが要求されている。そこで従来ボンディングワイヤの接続に必要なパッド部面積を低減させる目的で、図１に示すようなフリップチップ構造をもつ半導体装置が考案されている。このようなフリップチップ構造を持つことにより、半導体基板１とアセンブリ基板２を接続するために必要な面積は新たに発生せず、半導体装置が小型化できる。半導体基板１は、主面にＨＥＭＴ５、伝送線路用信号線１４、バンプ電極４等が形成され、裏面に伝送線路用グラウンドパターンあるいはＨＥＭＴ用グラウンドパターン３等が形成されている。伝送線路用信号線１４は、グラウンドパターン３とペアでマイクロストリップ線路を形成している。さらにはまた、コストダウン等を目的として図２（ａ）、（ｂ）に示すようなフリップチップ型ＨＥＭＴが提案されている。図２に示す半導体装置ではＨＥＭＴ５と線路６ａが形成された半導体基板１と、グラウンドパターン６ｂを持つアセンブリ基板２とから構成され、半導体基板１とアセンブリ基板２とは、微小な突起状電極（バンプ電極）４で接続されたフリップチップ型となっている。図２において、半導体基板１はガリウム砒素等の半絶縁性材料からなり、その上には能動素子であるＨＥＭＴ５、伝送線路の信号線６ａ、ＭＩＭ（Metal Insulator Metal）キャパシタ７、ＨＥＭＴ用バイアス回路１６等が形成されており、アセンブリ基板２上の半導体基板対向部グラウンドパターン６ｂを含めて、機能回路ブロックを形成している。ＨＥＭＴ５中の参照番号１５は、ＨＥＭＴのグラウンドであるソース端子間を接続するブリッジである。このような構造により工程が簡便で、レイアウト自由度の大きなＨＥＭＴ装置を作製できるとされてきた。
【０００３】
【発明が解決しようとする課題】
しかし、従来のフリップチップ型ＨＥＭＴはＧａＡｓ系材料からなる半導体装置の集積度を向上させる目的の下に考案されている半導体装置であるため、主としてパワーＨＥＭＴ系に用いられる大電力用の窒化物系半導体材料（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有するＨＥＭＴに顕著な課題である、発熱に対する問題は解決されていない。すなわち、大電力パワーＨＥＭＴにおいては、大電力に伴う大量の熱が発生するため、ＨＥＭＴ自身の発生した熱によりＨＥＭＴ素子特性に少なからぬ悪影響を及ぼすことが問題となってきた。特に窒化物系半導体材料の場合には典型的には基板としてサファイアを用いるが、サファイア基板を通じた放熱では、パワーＨＥＭＴから発生する熱を十分に放熱させるには不十分であり、蓄積された熱によりＨＥＭＴが長時間高温にさらされ、その結果素子破壊などが生じる場合があった。さらには、ソース、ドレイン、ゲートの各電極を同一面に近接して設けているため、同一電極形成面に対してソース・ドレイン電極形成フォトリソグラフィーとゲート電極形成フォトリソグラフィーとのそれぞれ異なる電極形成工程を実施する必要があり、工程が複雑になるだけでなく、相当の精度を要求されるフォトリソ工程のため収率にも悪影響があると共に、フェイスダウンによりさらに電極間のショート等の問題も新たに発生する懸念が生じてくる。一方、各電極間のショートを避けたり耐電圧性能を向上させるためには電極間隔をある程度離す必要もあった。しかし、電極間の距離を大きくすると抵抗が大きくなり、とりわけソース−ゲート電極間隔を大きく離す設計とすることにより、トランジスタの相互コンダクタンス（増幅特性、通称『gm』）が低下し、結局ＨＥＭＴとしての素子特性が低下する懸念が指摘されるにいたっている。
加えて、窒化物系半導体材料からなるＨＥＭＴの場合には、チャネル電流が流れるバルクＧａＮ層への空乏層の広がり方が鈍く、結果として充分なソース−ドレイン間電流の遮断が機能せず、閾値電圧の制御等に問題があった。すなわち、図３に示すようなＧａＮ系材料ＨＥＭＴでは窒素空孔等による残留キャリア濃度が相当あることが知られており、これによりｎ型導電性を示すためゲートoff時においても、off電流がバルクＧａＮ層内を流れてしまうと考えられている。本来、ゲートoffバイアス時の電流は完全遮断されることが望ましいことはいうまでもない。このようなoff電流やあるいはリーク電流の原因としては、上記以外にもサファイア基板とバルクＧａＮ層との間に設けられるバッファ層に起因すると考えられるものもあり、すなわち結晶性の悪いバッファ層内をリーク電流が流れる等によるものが推察されており、これらのoff電流やあるいはリーク電流の低減が窒化物系半導体材料を含むＨＥＭＴの大きな課題となっていた。
【０００４】
本発明は、上記問題点に鑑みなされたものであり、放熱特性が優れ、大電力への適用を可能とすると共に、電極間ショート低減と耐電圧性向上の問題を解消させ、さらにはoff電流／リーク電流の低減や、増幅率（gm）を向上させるなど素子電気特性の向上を実現するとともに、工程の簡便な高集積化が容易な、窒化物系半導体材料（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有するパワーＨＥＭＴにも適用可能な半導体装置を提供することを目的とする。
【０００５】
【特許文献１】
特開２００２−１１０７３７
【特許文献２】
特開平６−３０２８５７
【特許文献３】
特開平９−８４０３
【特許文献４】
特開平１０−１１７０１６
【特許文献５】
特開平１１−６８１５７
【特許文献６】
特開２０００−１７４２８５
【特許文献７】
特開２００１−１６８１１１
【特許文献８】
特開２００１−２２３３８６
【特許文献９】
特開２００１−３１３４２２
【特許文献１０】
ＷＯ０１/０８２３８４
【非特許文献１】
Applied Physics Letters Vol. 77 No. 18 (2000) p. 2822-2824
【０００６】
【課題を解決するための手段】
本発明の第１の側面に係る半導体装置は、半導体と、半導体のＡｓ−Ｇｒｏｗｎ側に設けられる第一の電極と、半導体の第一の電極が設けられる面に対向する面側に設けられ、半導体から露出している第二の電極と、を備える半導体素子を有し、第一の電極は、その一部が半導体から露出している。
本発明の第２の側面に係る半導体装置は、さらに、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、接着剤を介して貼り合わせ基板に接着される。
本発明の第３の側面に係る半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子と、半導体と接着剤を介して接着される貼り合わせ基板と、を有し、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、半導体の貼り合わせ基板接着面側に設けられると共に、その一部が半導体から露出しており、第二の電極は、半導体の貼り合わせ基板接着面に対向する面側に設けられる。
本発明の第４の側面に係る半導体装置は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第５の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明の第６の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はゲート電極であり、第二の電極はソース電極又は／及びドレイン電極である。
本発明の第７の側面に係る半導体装置の製造方法は、基板上に、窒化物系半導体材料からなる半導体を形成する工程と、半導体上に第一の電極を形成する工程と、半導体の第一の電極形成側を、接着剤を介して貼り合わせ基板に接着する工程と、半導体が形成された基板を除去する工程と、半導体の一部を除去し、第一の電極の一部を露出させる工程と、を有する。
本発明の第８の側面に係る半導体装置の製造方法は、さらに、半導体は、リーク電流領域を有し、基板を除去する工程の後に、半導体の一部を除去することでリーク電流領域の少なくとも一部を除去する工程と、半導体の除去した部位に第二の電極を形成する工程と、を更に有する。
本発明の第９の側面に係る半導体装置の製造方法は、さらに、半導体を形成する工程において形成される半導体は、バッファ層を有し、リーク電流領域はバッファ層を含む。
本発明の第１０の側面に係る半導体装置の製造方法は、さらに、リーク電流領域を除去する工程において、凹部をなすように半導体を除去し、第二の電極を形成する工程において、凹部に第二の電極を形成する。
本発明の第１１の側面に係る半導体装置の製造方法は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第１２の側面に係る半導体装置の製造方法は、さらに、半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子を有し、半導体素子はＨＥＭＴ構造を有し、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明のその他の実施形態に係る半導体装置は、少なくとも２つ以上の電極を有する半導体装置において、保護膜で覆われ接着剤を介して熱伝導性基板に接着される１つ以上の第一の電極と、該第一の電極とは異なる面側に載置された第二の電極を有する半導体装置である。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される第一の電極とは異なる面側が、第一の電極が載置される載置面に対する対向面側である半導体装置であります。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、対向面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極がゲート電極である半導体装置であります。
この構成により、ソース電極又は／及びドレイン電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、ゲート電極とソース電極又は／及びドレイン電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、それぞれ異なる面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第二の電極が少なくともバッファ層の一部又は全部を除去してなる部位に載置される半導体装置であります。
これにより、バッファ層に起因するリーク電流やoff電流などのさまざまな影響を低減するとともに、第二の電極の半導体素子への接続特性が良くなるなど素子特性の優れた半導体装置を得ることが可能となります。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される部位が凹部である半導体装置であります。
【０００７】
これにより、半導体装置の本体厚みを低下させること無く、すなわち半導体装置の機械的強度を低下させることなく、第二の電極を半導体装置に載置できるとともに、凹部の深さや形を適宜調節することにより、理想の素子特性とすることが可能となります。
本発明のその他の実施形態に係るトランジスタは、少なくとも保護膜で覆われたソース電極及び／又はドレイン電極の一部／又は全部が熱伝導性基板上に接着剤を介して接着されている窒化物系半導体材料からなるトランジスタであります。
これにより、窒化物系半導体材料からなるトランジスタの発熱を接着面を介して熱伝導性基板に放熱することが可能となり、動作特性や対温度環境に優れた大電力トランジスタとして用いることもできるようになります。
本発明の別の実施形態に係るトランジスタは、ゲート電極がソース電極又は／及びドレイン電極が載置される載置面とは異なる面側に設けられるトランジスタであります。
これによりゲート電極が他の電極に対し立体的に乖離させることが可能となり、立体配線をすることにより集積化に有利であるとともに、ゲート電極と他の電極との形成処理を異なる面に対して実施するため、電極形成時の損傷を分散させ局部損傷を低減させ得る。さらに、空乏層の形成部位がゲート電極側（典型的にはバルクＧａＮ側やサファイア基板側やバッファ層側であり、すなわち典型的にはアンチAs-Grown側）から生じるのでoff電流を低減できる。
本発明の別の実施形態に係るトランジスタは、ゲート電極が載置されるソース電極又は／及びドレイン電極が載置される載置面とは異なる面側の少なくともその一部が凹部を有すると共に、凹部にゲート電極が載置されているトランジスタであります。
【０００８】
動作電圧等の特性に応じて凹部を形成できるので、設計上の自由度が大きくなるとともに、半導体装置本体の厚みに依存せずゲート電極を設けるのに最適な深さ位置に電極を載置することができます。
本発明の別の実施形態に係るトランジスタは、ゲート電極がバッファ層の少なくとも一部又は全部を除去した部位に載置されるトランジスタであります。
これにより、バッファ層による電気的悪影響を低減させた、良好な素子特性を有するトランジスタとすることができます。
本発明の別の実施形態に係る半導体装置又はトランジスタは、保護膜が少なくともニオブ酸化膜を含む絶縁膜を含有するところの半導体装置又はトランジスタであります。
この発明により、特に絶縁性の良好なかつ超薄膜で放熱性も良好な保護膜を備えた半導体装置又はトランジスタとすることができます。
【０００９】
【発明の実施の形態】
（電極）
典型的には半導体装置に電子または正孔を供給したり取り出したりするための半導体装置外部との電気信号入出力に関わる連絡経路となる部位である。電極は典型的には半導体本体を形成する半導体材料とは異なる組成から形成され、例えば、Ｔｉ、Ａｌ、Ｃｕ、Ｗ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｐｔ、Ｉｎ、Ｒｈ、Ｉｒ、Ｃｒなど電気を通す素材であれば電極として機能しうる。もちろん、金属材料に限られることはなく導電性を有する導電性プラスチックなどでも良く、機能として導電性を有し半導体装置本体との電気の入出力窓口として働くものであれば、本発明の実施に際し電極材料においては一切限定されるものではない。また、電極は単一元素の材料からなるだけではなく、２層以上の層構造としたり、合金化、共晶化したり混晶としたりとさまざまな形態としても良い（例えばＩＴＯなど）。例えば好ましくは、ＡｌＧａＮ系やＧａＮ系へのオーミック電極はＴｉ／Ａｌ系電極であり、ショットキー電極はＮｉ／Ａｕ系材料からなる電極とすることがそれぞれＨＥＭＴの場合の一実施形態の電極として要求されるオーミック特性、ショットキー特性などにおいて良好に機能する上でより好ましい。
【００１０】
（半導体装置）
トランジスタ、ダイオード、ＨＥＭＴ、各種メモリなど半導体材料からなり、電気信号の入出力を担う２つ以上の電極を有する半導体機能素子であれば種類を問うものではない。半導体材料とは、III-V族化合物、II-VI族化合物、Ｇｅ、Ｓｉなど特に種類や形態を限定するものではない。
【００１１】
（保護膜）
電極材料や半導体層を腐食やはがれ、傷つきなど内外部からの劣化原因から保護するための膜のことをいう。典型的には絶縁性を有しており、熱伝導性基板との絶縁や電極間、半導体本体との絶縁を確保できる絶縁性材料で構成することもできる。保護膜の材料としては、例えばＳｉＯ２などのＳｉ酸化膜をはじめ、Ｚｒ酸化物（典型的にはＺｒＯ２）以外にも、Ｔｉ、V、Ｎｂ、Ｈｆ、Ｔａなどから選択された少なくとも１種類の元素を含む酸化物、ＳｉＮ、ＢＮ、ＳｉＣ、ＡｌＮ等やこれらの混合物、混晶、合金、層状構成等とすることができるものであるが、これに限定されることはなく、例えばポリイミドフィルムやフェノール樹脂、ナイロン樹脂、各種ポリマーなどプラスチック性機能材料や生分解性有機膜、その他の無機膜などを用いることもできる。つまり、保護膜とは、機能面から定義した言葉であるので、電極材料や半導体層に対してなんらかの保護、性能保持、劣化防止機能、耐環境性、耐腐食性を発現するものはすべてこの範疇に含まれるものである。一実施形態として、絶縁性と耐久性を求めかつ素子特性への悪影響が少ない材料であり、さらには取り扱いの容易さ、経済性などの面からはＳｉＮを用いることが好ましい。ＳｉＮを用いると半導体／絶縁膜界面状態が良く、すなわち界面準位が少なくなると推察され、格段に周波数分散が少なくなり特性が良好となる。さらにはニオブ酸化膜からなる絶縁膜を用いると特に窒化物系ＨＥＭＴにおいて良好な絶縁性を発揮するとともに、２ｎｍ程度の薄膜としても絶縁性が損なわれないので、特に放熱特性に優れた保護膜とすることができる。すなわち、放熱特性を良好にする方策の一つとしては、保護膜を薄くして熱伝導をし易くしてやることが考えられるが、この目的に合致させるべく保護膜を薄くすると、保護膜の絶縁破壊耐電圧が下がり、電流リーク特性が悪化するなど絶縁性が悪くなる傾向が一般的である。この点においてニオブ酸化膜は２ｎｍ程度の超薄膜においてもＨＥＭＴの使用耐電圧として十分な絶縁特性を得ることができるので特に好ましい。なお、絶縁膜とは必ずしも導電性が零である膜を指すものではなく、素子機能において良好に期待する性能が得られる程度に抵抗が高ければ十分であり、典型的には半導体層に比して相対的に抵抗率が高い層を絶縁膜ということができる。また、材料単体では抵抗率やシート抵抗値は小さくても半導体層等、電極等と接触させたときにその組み合わせにおいて電位障壁を形成し（例えば整流作用など）、動作範囲などの所望の電圧に対し電流を流さないような実質的な抵抗機能（または絶縁機能）を有する構成とすることも可能である。この場合においても所望の電圧に対し電流を実質的に流さない絶縁機能を有するという意味合いにおいて、本発明にいうところの絶縁膜ということができる。
【００１２】
（接着剤）
はんだ材や有機・無機系ボンド、銅ペースト、銀ペーストなど材料は特に限定されるものではなく、接着剤の材質や材料、形態、量の多少を問うものではない。半導体装置の保護膜や半導体装置、電極を熱伝導性基板に載置固定できるものであれば良く、接着機能を有していればよい。取り扱いの容易さや素子特性への悪影響の少なさなどから典型的にははんだ材による接着がより好ましい。なお、上記載置固定とは、かならずしも不動状態を意味するものではなく、多少振動や摺動可能なように載置する場合も含むものである。例えば、振動可能なような接着剤としてはゲル状（ジェル状）、ゼリー状の接着剤を用いることもできるものであり、放熱をアシストする揮発系材料等を含有、混合したような接着剤とすることもできる。
【００１３】
（熱伝導性基板）
典型的には、Ｃｕ／Ｗ（通称銅タン）からなる放熱を担う基体のことをいう。基板は、ある程度機械的強度を有する保持力のあるものが好ましいが、フレキシブル基板や形状記憶合金などの柔軟性に富み形状・形態の変化可能な基板を使用することも可能である。熱伝導性基板としては、この他にもＡｌ、Ｃｕ、Ｗなどの金属、ＡｌＮ、ＳｉＣ、ダイヤモンド、銅ダイヤモンド、ＧａＮ、Ｓｉ等及びその混晶、合金、混合物などを用いることができるのであり、放熱を担える基体であれば、金属以外でも樹脂類やガラス類など材料組成、形状は限定されない。
【００１４】
（接着）
熱伝導性基板への放熱が遮断されない程度に接合していることを指し、間接接着、直接接着を問わない。また、電極全面が接着している必要はなく極一部でも接着していれば良い。ただし、放熱特性をより強力に向上させるためにはできるだけ大きな面積において電極と熱伝導性基板が接着することが望ましい。なお、接着剤を介してとは、電極と保護膜と接着剤と熱伝導性基板の関係において、そのすべてがそろっている必要は無く適材適所であればよいので、すなわち電極と熱伝導性基板の関係において放熱できる程度に接着し、必要に応じて適宜接着剤や保護膜が設けられていれば充分である。また、電極以外の半導体装置本体の一部または全部が熱伝導性基板と接着した構造とすることもできる。
【００１５】
（第一の電極）
典型的にはソース電極又は／及びドレイン電極のことを指す。バイポーラトランジスタにおいては、典型的にはエミッタ電極又は／コレクタ電極ということになるが、接地形態や使用型式・使用形態等によっては異なるものであり、ゲート電極やベース電極であっても良い。
またトランジスタ以外の半導体機能素子であれば、例えば正極電極、負極電極など他の名称の電極である場合もあるので必ずしも上記に限定されない。電極の一部若しくは全部が、保護膜に覆われかつ電極又は／及び前記保護膜の一部若しくは全部が熱伝導性基板に接着剤を介して接着されているものは第一の電極となる。
【００１６】
（第一の電極とは異なる面側）
本発明においては、第一の電極の少なくとも一部分が熱伝導性基板に接着している。この接着面以外の異なる面側のことを第一の電極とは異なる面側といい、曲面、球面、平面など面形状は問わない。接着面と同一面でなければそれで、第一の電極とは異なる面側ということである。
【００１７】
（第二の電極）
典型的には、ゲート電極のことをさすが、バイポーラ型トランジスタにおいてはベース電極でも良く、接地形式や使用型式・使用形態によっては他の電極の場合もありうる。また、トランジスタ以外の半導体機能素子においては、例えば正極や負極など他の電極名称の場合であっても問題はない。第一の電極が載置される面と異なる面側に設けられていることに特徴があるとともに、第一の電極と第二の電極が協業して電子機能素子としての電気信号の入出力を含めた機能を構成するものであれば、すべてこの範疇に含まれる。電極の形は、Ｔ字型、Ｉ型など特に限定されないが、Ｔ字型のゲート電極とすると電極の断面積が増え電極抵抗を低減できるので、動作周波数の高周波の特性向上の上でさらに好ましい。
（第一の電極が載置される載置面に対する対向面側）
典型的には、図４、図５、図６に示すがごとく、サファイア基板側であり、好ましくはサファイア基板や、より好ましくはバッファ層を除去した面であり、さらに好ましくは凹部を有する面側であるが、あくまで典型例であるのでこの典型例に限定されるものではない。また、本発明における半導体装置を設ける基板としてはサファイア基板以外にもＧａＮ系基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＰ基板などIII-V族化合物半導体から、Ｓｉ、II-VI族化合物半導体、Ｇｅなどなど半導体装置を形成することが可能な基板であればその材料組成や結晶性、分子原子構造等は一切限定されるものではない。
【００１８】
（ソース電極、ドレイン電極、ゲート電極）
典型的にはキャリアを供給（又は放出）するソースとキャリアを吸い込むドレインとその間に設けられたゲートに加える電圧によって、ソース−ドレイン間に流れる電流を制御することができるものであり、この機能を担う電極がそれぞれ、ソース電極、ドレイン電極、ゲート電極という。しかし、トランジスタの形態にはバイポーラ型やユニポール型などさまざまな形態のものが知られており、必ずしも上記に限定されるものではない。例えば、バイポーラ型トランジスタの場合であれば、使用形態時におけるコレクタ、ベース、エミッタの３端子各電極の役割機能により、本発明上のソース電極、ドレイン電極、ゲート電極へとあてはめ適用することが可能である。すなわち、電気信号を増幅するトランジスタの３端子のそれぞれの機能により各電極の名称がソース、ドレイン、ゲートと呼称しているのであるから、本発明においてはコレクタ、ベース、エミッタを有するバイポーラ型トランジスタに対しても適用できるものであり、呼称に何ら制限されるものではない。より好ましくは、ＨＥＭＴ（高電子移動度トランジスタ）における、ソース電極、ドレイン電極、ゲート電極であれば動作特性上より好ましい。
【００１９】
（バッファ層）
典型的には緩衝層といわれる、２つ以上の結晶性または／及び格子定数の異なる物質の間に設けられ、これらの物質間の物性値の急激な変動を緩和する役目を担う層をバッファ層という。バッファ層としては例えば、ＧａＮ層、ＡｌＧａＮ層、ＡｌＮ層、ＩｎＧａＮ層、ＡｌＩｎＧａＮ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＰ層など物質間の物性値の急激な変動を緩和する機能を有する物質であれば、上記材料に限らず、また結晶、非晶質（アモルファス）、多結晶など態様も限定されるものではない。典型的一実施態様としては、ＧａＮからなる低温バッファ層を用いることが窒化物系半導体材料とサファイア基板間のバッファ層による緩衝としてはより好ましいが用いる基板と半導体装置の材料組成や結晶性などによって適宜、選択・使用できるものであり、上記記載により本件発明の実施に際しなんら限定されるものではない。
【００２０】
（除去してなる部位）
バッファ層を除去された、すなわち厚さにおいてはバッファ層積層時よりも厚さが薄くなった個所のことを指すが、すべてを除去しなくとも一部でも多少なりとも除去している個所であれば良い。
【００２１】
（凹部）
典型的には、図４に示すような凹み部を指すが、この典型例に限定されない。また、リセス構造といわれるようなゲート電極形成部を凹部に加工するものでも良い。
【００２２】
（保護膜で覆われた）
必ずしも、電極すべてが保護膜で覆われる必要は無い。また均一な保護膜でなくてもよく、保護膜膜厚に場所的差異を有していたり、保護膜材料や保護膜物性に場所による差異を有していても良い。
【００２３】
典型的一実施態様の場合においては、ＳｉＮをスパッタ等により積層させる保護膜とするとＨＥＭＴの物性上好ましい。さらに好ましくは、ニオブ酸化膜を含むニオブ化合物からなる絶縁膜を含有する膜であればよい。Ｎｂ２Ｏ５を含むニオブ化合物としては、ニオブ酸（Ｎｂ２Ｏ５・ｎＨ２Ｏ）や五酸化ニオブ（Ｎｂ２Ｏ５）、しゅう酸水素ニオブ（Ｎｂ（ＨＣ２Ｏ４）５・ｎＨ２Ｏ）、水酸化ニオブ（Ｎｂ２Ｏ５・ｎＨ２Ｏ）、ニオブエトキシド（Ｎｂ（ＯＣ２Ｈ５）５）、さらには上記以外にもニオブ酸化膜としてはＮｂＯ２、ＮｂＯなどが知られている。窒化物系ＨＥＭＴに用いる場合には、その中でも特に、Ｎｂ２Ｏ５（水和物を除く）あるいはＮｂＯ２を用いることが好ましく、薄膜化することが可能であるため放熱性に優れた保護膜とすることができ、大電流高周波パワーＨＥＭＴとして駆動することができると考えられる。
また、従来から知られてるＳｉＮｘ系絶縁膜（ｘは零以上の数値）やＳｉＯｘ（ｘは零以上の数値）系絶縁膜などと多層膜あるいは混成膜として形成することが可能である。
【００２４】
（窒化物系半導体材料）
本発明にいう窒化物系半導体材料とは、典型的には（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））からなる半導体材料のことをいい、多少なりとも（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を含有する半導体材料もこれに含める。また、この材料においては、混晶や多層膜、ヘテロ構造など半導体装置の構造には一切限定されるものではない。
【００２５】
（ソース電極又は／及びドレイン電極が載置される載置面とは異なる面側）
典型例として、図４、図５、図６に示すようにこの図においてはソース電極とドレイン電極が載置される半導体装置の面の裏側、すなわちサファイア基板やバッファ層が設けられていた面側のことであるが、この典型例に限定されるものではない。
【００２６】
（トランジスタ）
半導体で作製される増幅器の一般名称であり、１以上の障壁（典型的にはｐｎ接合など）を有し、電気信号を増幅する３端子素子として定義される。トランジスタはキャリアである電子と正孔の双方が動作に関与するバイポーラトランジスタと一方のみが動作を決めるユニポーラトランジスタとが知られている。バイポーラトランジスタは入力電流によって出力電流を制御する電流制御型であるのに対し、ユニポーラトランジスタは入力電圧によって出力電流を制御する電圧制御型の素子である。ユニポーラトランジスタは電解効果型トランジスタと呼ばれ、電極構造により接合ゲート型、ＭＯＳＦＥＴ、に代表される絶縁ゲート型、金属・半導体接合（ＭＥＳ ＦＥＴ）、薄膜構造（ＴＦＴ）などがある。バイポーラトランジスタは、エミッタ、ベース、コレクタの３端子電極を備えた電流制御型の半導体増幅器であり、電子と正孔の両方が動作に関与している。接合の組み合わせによりＰＮＰ型、ＮＰＮ型また接地形式によりベース接地、エミッタ接地、コレクタ接地などがある。本発明の構成を取るに際しては、トランジスタの種類は上記のみならず限定されるものではない。
【００２７】
（該凹部に該ゲート電極が載置）
典型的には図４（ｃ）に示すような凹部を設けた個所にゲート電極が載置されている載置状況をいうが、図４（ｃ）に限定されるものでは決してない。凹部に載置されると、凹部の深さを凹部形成工程などで調節することで、半導体装置、典型的にはＨＥＭＴなどトランジスタの制御電圧や制御電流の動作レベルを調節することが可能となり、半導体装置本体の大きさや厚さ、材質等に依存せず動作レベルを凹部深さで設定できるので電子機能素子としてのユーティリティが飛躍的に向上するので好ましい。また、リセス構造とした場合にはトランジスタの寄生抵抗を大幅に低減する効果があり、素子の増幅特性や高周波特性を改善することができる。
【００２８】
（バッファ層の少なくとも一部を除去した部位）
バッファ層の全膜厚を除去しても良いし、一部の膜厚を除去してもよい。またバッファ層積層面の一部分のみ除去しても良いし、バッファ層積層面全体にわたって均一、不均一に除去することも可能である。バッファ積層面を多少なりとも除去した部位に電極を設けることにより、バッファ層の悪影響、すなわち典型的にはリーク電流やoff電流などを低減することができるので半導体装置の電気特性の向上が図れ、電極と半導体層との密着、接着程度も向上することが期待される。典型例として図４、図５、図６に示す構造においては、バッファ層を全面的に完全に除去した構造を示しているが、これに限定されるものではない。
【００２９】
（ニオブ酸化膜）
一般にはＮｂＯｘ（ｘは零以上の数字）で表現される化合物である。典型例としてはＮｂＯ、ＮｂＯ２、Ｎｂ２Ｏ５などが知られているが、これらの水和物をはじめとして様様な形態の化合物が存在するので上記に限定されることはない。ニオブ酸化膜を用いた絶縁膜の電流リーク特性について、ＳｉＮ絶縁膜との比較評価結果の一例を図７に示す。図７は窒化物系半導体層上にＳｉＮ薄膜とニオブ酸化薄膜をそれぞれスパッタにより成膜させた場合のリーク電流を各々測定したものであるが図７に示すように、広範な電圧印加範囲にわたってＳｉＮ膜に比して良好な絶縁特性を有し、窒化物系半導体（その中でもとりわけＡｌＧａＮでさらに好ましくはＡｌ０．２Ｇａ０．８Ｎ）との関係においては特にニオブ酸化膜がＳｉＮ膜厚の半分以下の膜厚である超薄膜であるにも関わらずＳｉＮに比して２桁程度電流リークが少なく特に良好な絶縁特性を有していることが理解できる。ちなみに図７に示すのは、あくまでニオブ酸化膜の絶縁特性を示す典型例であり、ＭＩＳ（メタル／絶縁膜／半導体）構造においても、ニオブ酸化膜は良好な絶縁特性を示すことが判明したものであり、ＨＥＭＴをはじめとする半導体素子の絶縁保護膜として非常に優れている。また、ＭＩＭ（メタル／絶縁膜／メタル）構造など様様な態様においても同様の優れた絶縁特性を示すと考えている。なお、図７に示すニオブ酸化膜（ＮｂＯｘ膜）の成膜条件としては典型例として図８に示すようなスパッタ条件により成膜したものであり、この場合どのようなニオブ酸化膜であるかは明確には評価特定されていないが、物性特性によりこの典型例においては、Ｎｂ２Ｏ５膜（水和物を除く）またはＮｂＯ２膜である可能性が高いと考えている。
【００３０】
【実施例】
（実施例）
（結晶成長）
以下、第一の実施例について図４を参照しながら詳細に説明する。結晶成長装置にはＭＯＣＶＤを用いてサファイア基板上に素子を作製する。まづ、ＭＯＣＶＤ反応炉内にサファイア基板（Ｃ面）４６をセットし、サファイア基板（Ｃ面）４６の基板表面を水素雰囲気中基板温度を１０５０℃まで上昇させて、水素を流しながら基板のクリーニングをする。つづいて、基板温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにＴＭＧ（トリメチルガリウム）とアンモニアガスを用いて、基板４６上にＧａＮよりなるバッファ層４５を約２００Åの膜厚で成長させる。バッファ層４５を成長後引き続いて、ＴＭＧ（トリメチルガリウム）のみ止めて、基板温度を１０５０℃まで上昇させる。基板温度が１０５０℃になったら、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層４４を３μｍの膜厚で成長させる。次に、基板温度１０５０℃で、原料ガスにＴＭＧ、ＴＭＡ（トリメチルアルミニウム）、アンモニアガスとを用い、ＡｌＮ混晶比０．２であるＡｌ0.2Ｇａ0.8ＮよりなるアンドープＡｌＧａＮ層４３を５０Åの膜厚で成長させる。つづいて、基板温度１０５０℃で原料ガスにＴＭＧ、ＴＭＡ、アンモニアガスを用い、不純物ガスにシランガスを用い、Ｓｉを２×１０１８／ｃｍ３ドープしたＡｌ混晶比が０．２であるＡｌ0.2Ｇａ0.8Ｎよりなるｎ型ＡｌＧａＮ層４３を約１００Åの膜厚で成長させる。このＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層４３がキャリア供給層となると考えられる。反応終了後、温度を室温まで下げウェーハを反応容器から取り出す。
【００３１】
（フォトリソ工程）
まず素子形成領域以外の部分を絶縁するために、ＳｉＯ２をプラズマＣＶＤ装置を用いて全面に約０．５μｍの膜厚で成膜する。ついで、スピンコータを用いてレジストを塗布した後、パターン露光してレジストのパターニングを施します。その後ＣＦ４ガスを用いてＲＩＥ装置にてＳｉＯ２を所定の形状にエッチングし、ＳｉＯ２マスクを形成する。次にＳｉＯ２をマスクにして、プラズマＲＩＥ装置を用いて素子分離としてＡｌＧａＮ層とＧａＮ層すべてをエッチングするために、Ｃｌ２雰囲気にて圧力を１６Ｐａに保ち、出力３２０Ｗで２６０秒間エッチングする。ソース・ドレイン電極としてＴｉ／Ａｌをマグネトロンスパッタ装置を用いてＡｒ雰囲気中において、０．５Ｐａに設定し、３００ＷでＴｉを１００Å、５００ＷでＡｌを３０００Åスパッタし電極形成する。その後、リフトオフし、窒素ガス雰囲気中で６００℃にて１０分間アニールを実施する。次に、全面に絶縁膜と接着材料をつける。（図４（ａ））絶縁膜はソース・ドレイン電極がショートしてしまうのを防ぐためであり、そのままでは貼り合わせ基板とそれに対する接着材料（本実施例ではメタル）が導電性を有するものである。絶縁膜はＳｉＮでＥＣＲスパッタ装置でＡｒガスを２０ｓｃｃｍ及びＮ２ガスを５ｓｃｃｍで流しながら３００ＷにてＳｉをとばしてＳｉＮ成膜した。ついで、接着材料としてはＴｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕをスパッタする。次に高熱伝導性基板としてＣｕ／ＷにＴｉ／Ｐｔ／Ｐｄを接着剤としてスパッタしたものを使用し、両接着剤の接着面を押し付けて加熱することにより接着すると共に、エキシマレーザでサファイア基板を剥離し、剥離面を研磨する。（図４（ｂ））その後上述のようなレジストマスクでＩＣＰエッチング装置を用いてＣｌ２ガスにてを実施し、ソース・ドレイン電極を露出させる。さらにゲート部分をレジストマスクで同様にＣｌ２ガスを用いてＩＣＰエッチングにより掘削する。（図４（ｃ））これにより、ゲートから２ＤＥＳまでの距離が縮まりゲートバイアスが利きやすくなる。ついで、Ｎｉ／Ａｕをマグネトロンスパッタ装置を用いてＡｒ雰囲気中にて圧力０．１２Ｐａに保ち、出力３００ＷでＮｉを１０００Å成膜後、出力２００ＷでＡｕを１５００Å成膜する。続いて、アセトンに浸漬しレジスト剥離リフトオフした後、水洗する。Ｎｉショットキー電極をゲート電極とする。（図４（ｄ））
（パッケージング）
デバイス工程が終了した後、チップをパッケージに実装する。なおワイヤ線を張る場合はワイヤボンダを使用する。
【００３２】
(第二の実施形態)
図５に示すように熱伝導性基板に電極を貫通させ、ビア構造とすることも可能である。デバイス工程における張り合わせ前に、熱伝導性基板に穴を空け、そこに金属を充填します。その他は実施例１と同じです。また、本実施例に限らずＨＥＭＴの電子供給層（典型的にはｎ型ＡｌＧａＮ）は２．５ｎｍ程度以下と薄くすることにより、電子の到達時間が早まりアスペクト比の増大や短チャネル効果の抑制、漏れ電流の抑制など高速動作により適した構造とすることも可能である。
【００３３】
(第三の実施形態)
図６に示すように、ゲート電極設置個所に凹部を形成することなくゲート電極を載置する以外は、実施例１と同様にして作製した。これにより、良好なＨＥＭＴ駆動特性が観察されたが、実施例１に比してややゲートバイアス特性が高めにシフトする傾向が観察された。
【００３４】
また熱伝導性基板の裏面電極については、回り込みメタライズで高熱伝導性基板の側面に金属電極を成膜し、ＨＥＭＴとの導通を確保する方法でも良いが、これらの実施例は、あくまで実施の形態を例示するものであって、本件発明を限定するものでは決してない。
本実施例においては、熱伝導性基板の半導体素子接合面側には配線が施されていない構造としている。これにより、半導体素子と熱伝導性基板との接合、接着時に精密なアライメントをする必要が無くなり、作業性に優れるとともに収率が向上し、素子特性も安定させることができる。また、半導体素子への電気的接続はワイヤ線を通じて行うようにすると、トランジスタから配線される基板の電極位置や形状が自由に設計できるようになるとともに、電極からもワイヤ線を通じて放熱させることができ、また、ワイヤ線の長さでインダクタンス成分を調整でき、整合をとることができるので好ましい。
【００３５】
さらに、熱伝導性基板の裏側、すなわち半導体素子接着側の反対側に配線すると、基板の配線可能な面積が増え設計自由度が向上するとともに、ワイヤレスであればゲート側にも別途熱伝導性基板を設けることができ放熱特性が向上するとともに、ワイヤボンディングのためのパッドが不要となり小型化に適する。またワイヤによるインダクタンス成分及びワイヤ間や半導体素子本体間とのキャパシタンス成分を低減できるメリットもある。
【００３６】
また、本発明によれば熱伝導性基板と半導体素子との間に保護膜を介して接着しているが、これにより半導体素子の表面準位をパッシベーションでき、電気特性を悪化させずむしろ向上させることができ、保護膜はＳｉＮを用いるとより好ましい。さらには、電極と熱伝導性基板との距離を例えばＳｉＯ２やＳｉＮ保護膜の厚みで制御できるので、できる限り薄くすることにより放熱特性の向上を図ることが可能となる。ここで、上記薄くして放熱特性を向上させる意味からは、ニオブ酸化膜を含む絶縁膜は絶縁性が非常に良好で例えばＨＥＭＴのドレイン電極、ソース電極に対してはニオブ酸化膜を含む絶縁性膜厚は２ｎｍ程度でも充分な絶縁機能を発揮するので特に好ましい。加えて表面パッシベーションの良好なＳｉＮを半導体素子側に保護膜として用い、絶縁性の良好なニオブ酸化膜を含む絶縁性膜を熱伝導性基板側に保護膜として用いる２層構造とすることにより薄膜化とパッシベーション、絶縁化を高いレベルで両立でき非常に好ましい。
【００３７】
【本発明の効果】
本件発明により、大電力電子機能素子においても大電力に起因する発熱問題に影響されず、良好な素子特性を安定確保でき、熱による素子寿命の劣化や誤作動も防止し、さらにはoff電流の低減などゲートバイアス電気特性の非常に良好なＨＥＭＴを作製することが可能となる。
【図面の簡単な説明】
【図１】フリップチップ方式ＧａＡｓ系ＨＥＭＴ従来断面図
１・・・半導体基板、２・・・アセンブリ基板、３・・・伝送線路用（又はＨＥＭＴ用）グラウンドパターン、４・・・微小な突起状バンプ電極、５・・・ＨＥＭＴ、６ａ・・・線路、６ｂ・・・グラウンドパターン、６ｃ・・・アセンブリ基板の信号線、７・・・ＭＩＭキャパシタ、１４・・・伝送線路用信号線、１５・・・ブリッジ、１６・・・ＨＥＭＴ用バイアス回路
【図２】（ａ）従来のGaAs系フリップチップ型ＨＥＭＴの信号線部分の断面図
（ｂ）従来の半導体基板のGaAs系ＨＥＭＴ形成面における平面図
【図３】従来のＧａＮ系ＨＥＭＴ構造模式図
【図４】本発明の第一の一実施態様に関わる窒化物系半導体ＨＥＭＴ作製の模式図
４１・・・ソース電極及びドレイン電極、４２・・・保護膜、４３・・・ＡｌＧａＮ層、４４・・・バルクＧａＮ層（チャネル層含む）、４５・・・バッファ層、４６・・・サファイア基板、４７・・・高熱伝導性基板、４８・・・ゲート電極、４９・・・電極配線ワイヤ
【図５】本発明の第二の一実施態様に関わる窒化物ＨＥＭＴの模式構造図
【図６】本発明の第三の一実施態様に関わる窒化物ＨＥＭＴの模式構造図
【図７】ＳｉＮ膜とニオブ酸化膜との電流リーク特性の典型的比較例
【図８】ニオブ酸化膜成膜条件の一例
Claims (3)
- チャネル層を有する窒化物系半導体材料と、キャリア供給層となる窒化物系半導体材料と、を有するＨＥＭＴにおいて、
前記ＨＥＭＴは、ソース電極、ゲート電極及びドレイン電極を有し、
前記ソース電極及び前記ドレイン電極は、前記キャリア供給層側に配置され、
前記ゲート電極は、前記ソース電極及び前記ドレイン電極が配置された面と対抗する面側にあり、前記チャネル層を有する窒化物系半導体材料の凹部に設けられていることを特徴とする記載のＨＥＭＴ。 - 基板と、バッファ層と、チャネル層を有する窒化物系半導体材料と、キャリア供給層となる窒化物系半導体材料と、を順に形成する工程と、
前記キャリア供給層側に、ソース電極及びドレイン電極を形成する工程と、
前記基板及び前記バッファ層を除去する工程と、
ゲート電極を、前記基板及び前記バッファ層を除去した面に形成する工程と、を有することを特徴とするＨＥＭＴの製造方法。 - 基板と、バッファ層と、チャネル層を有する窒化物系半導体材料と、キャリア供給層となる窒化物系半導体材料と、を順に形成する工程と、
前記キャリア供給層側に、ソース電極及びドレイン電極を形成する工程と、
前記基板及び前記バッファ層を除去する工程と、
前記基板及び前記バッファ層を除去した面に凹部を形成する工程と、
前記凹部にゲート電極を形成する工程と、を有することを特徴とするＨＥＭＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107259A JP4492034B2 (ja) | 2003-04-11 | 2003-04-11 | Ｈｅｍｔ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107259A JP4492034B2 (ja) | 2003-04-11 | 2003-04-11 | Ｈｅｍｔ及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004319552A JP2004319552A (ja) | 2004-11-11 |
| JP2004319552A5 JP2004319552A5 (ja) | 2006-06-01 |
| JP4492034B2 true JP4492034B2 (ja) | 2010-06-30 |
Family
ID=33469140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107259A Expired - Fee Related JP4492034B2 (ja) | 2003-04-11 | 2003-04-11 | Ｈｅｍｔ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4492034B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1998094B (zh) | 2004-04-07 | 2012-12-26 | 霆激技术有限公司 | 半导体发光二极管上的反射层的制造 |
| JP4650224B2 (ja) | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP2006179861A (ja) * | 2004-11-26 | 2006-07-06 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| JP5280611B2 (ja) * | 2005-01-31 | 2013-09-04 | アイメック | 半導体デバイスの製造方法、および得られるデバイス |
| US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
| JP5087818B2 (ja) | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| SG131803A1 (en) | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
| SG133432A1 (en) | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
| SG140473A1 (en) | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
| SG140512A1 (en) | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
| JP5420274B2 (ja) * | 2009-03-02 | 2014-02-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR101920715B1 (ko) | 2012-03-06 | 2018-11-21 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
| CN105070701B (zh) * | 2015-08-23 | 2018-09-14 | 华南理工大学 | 一种GaN基倒装HEMT器件结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132043A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | 半導体装置、半導体基板およびそれらの製造方法 |
| JPH09252112A (ja) * | 1996-03-14 | 1997-09-22 | Toshiba Corp | 高電子移動度トランジスタ及びｉｉｉ−ｖ族化合物半導体デバイス |
| JPH1070139A (ja) * | 1996-08-28 | 1998-03-10 | Sony Corp | Ｓｏｉ型半導体装置およびその製造方法 |
| JP2000091349A (ja) * | 1998-09-10 | 2000-03-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製作方法 |
-
2003
- 2003-04-11 JP JP2003107259A patent/JP4492034B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132043A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | 半導体装置、半導体基板およびそれらの製造方法 |
| JPH09252112A (ja) * | 1996-03-14 | 1997-09-22 | Toshiba Corp | 高電子移動度トランジスタ及びｉｉｉ−ｖ族化合物半導体デバイス |
| JPH1070139A (ja) * | 1996-08-28 | 1998-03-10 | Sony Corp | Ｓｏｉ型半導体装置およびその製造方法 |
| JP2000091349A (ja) * | 1998-09-10 | 2000-03-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004319552A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650224B2 (ja) | 電界効果トランジスタ | |
| US7339206B2 (en) | Field effect transistor including a group III-V compound semiconductor layer | |
| EP3327774B1 (en) | Device with a conductive feature formed over a cavity and method therefor | |
| US7812372B2 (en) | Semiconductor device having a support substrate partially having metal part extending across its thickness | |
| JP2006269939A5 (ja) | ||
| JP4492034B2 (ja) | Ｈｅｍｔ及びその製造方法 | |
| JP2002076023A (ja) | 半導体装置 | |
| US11837457B2 (en) | Packaging for RF transistor amplifiers | |
| JP2018041785A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10964805B2 (en) | Compound semiconductor device | |
| US11588448B2 (en) | Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs | |
| CN112185959B (zh) | 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法 | |
| CN115362545A (zh) | 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器 | |
| US10068780B2 (en) | Lead frame connected with heterojunction semiconductor body | |
| JP2018120963A (ja) | 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法 | |
| JP7099255B2 (ja) | 化合物半導体装置、高周波増幅器及び電源装置 | |
| JP2022016950A (ja) | 半導体装置 | |
| US20240105692A1 (en) | Packaged flip chip radio frequency transistor amplifier circuits | |
| KR102526716B1 (ko) | 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법 | |
| WO2024103252A1 (en) | Nitride-based semiconductor ic chip and method for manufacturing the same | |
| WO2024087083A1 (en) | Semiconductor packaged device and method for manufacturing the same | |
| US20230299156A1 (en) | Compound semiconductor devices combined in a face-to-face arrangement | |
| WO2024000475A1 (en) | Semiconductor packaged device and method for manufacturing thereof | |
| US20220181236A1 (en) | Semiconductor device, semiconductor device manufacturing method, and electronic apparatus | |
| WO2023201697A1 (en) | Semiconductor packaged device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4492034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |