CN108878300B - 在模制期间具有背面保护层以防止模具溢料失效的封装件 - Google Patents

在模制期间具有背面保护层以防止模具溢料失效的封装件 Download PDF

Info

Publication number
CN108878300B
CN108878300B CN201810431956.5A CN201810431956A CN108878300B CN 108878300 B CN108878300 B CN 108878300B CN 201810431956 A CN201810431956 A CN 201810431956A CN 108878300 B CN108878300 B CN 108878300B
Authority
CN
China
Prior art keywords
die pad
die
semiconductor package
lead
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810431956.5A
Other languages
English (en)
Other versions
CN108878300A (zh
Inventor
A·卡达格
I·H·阿雷拉诺
E·M·卡达格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of CN108878300A publication Critical patent/CN108878300A/zh
Application granted granted Critical
Publication of CN108878300B publication Critical patent/CN108878300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本公开提供了在模制期间具有背面保护层以防止模具溢料失效的封装件。使用可去除的背面保护层形成的半导体封装件包括引线框架、管芯焊盘、引线和围绕它们的模制化合物。管芯焊盘和引线的第一表面通过多个凹部暴露于外部环境。凹部通过在施加模制化合物之前将可去除的背面保护层耦合到引线框架来形成。在模制化合物被施加和固化之后，去除背面保护层以暴露管芯焊盘的第一表面和引线的第一表面，使得半导体封装件可以被安装在电子设备内。当在制造过程中形成半导体封装件时，可去除的背面保护层保护管芯焊盘和引线免于模具溢料和残留物。

Description

在模制期间具有背面保护层以防止模具溢料失效的封装件
技术领域
本公开涉及一种具有在模制期间附接到引线框架以防止在引线上形成模具溢料的可去除保护层的封装件。
背景技术
随着针对半导体封装件消费者需求增加，制造商面临以零到最小缺陷来制造和形成数千个封装件的重大挑战。另外，由于半导体封装件安装在电子设备内，制造商面临避免可能引起半导体封装件短路从而有效地减少其寿命或使其有缺陷的安装缺陷的重大挑战。半导体封装件通常包括管芯、引线框架和模制化合物。例如，引线框架安装到引线框架带。管芯安装到与引线框架带耦合的引线框架的管芯焊盘，并且电连接被形成以将管芯耦合到引线框架的引线。然后模制化合物被形成以包封引线框架、管芯和电连接以形成半导体封装件。这可以大规模地进行，以在单个制造批次中生产数千个半导体封装件。
上述形成技术用于在单个制造批次中形成多个半导体封装件。不幸的是，当使用上述形成技术时，如果在形成模制化合物时碎片进入引线框架带下方，则模制化合物可能覆盖引线框架的引线和管芯焊盘。换言之，在上述过程中可能发生模具溢料(moldflashing)。模具溢料是模制化合物覆盖管芯焊盘的暴露表面和引线框架的引线的全部或部分。这种覆盖降低了半导体封装件在电子设备中使用时的有效性或者使得半导体封装件不可用或有缺陷。也存在其他困难。首先，当应用焊球以将半导体封装件安装在电子设备内时，如果焊球被错误地放置，则焊球可能会接触多个电连接并且使电子设备中的半导体封装件短路。其次，为了避免引线、管芯焊盘以及电子设备内的电连接或接触件之间的焊球缺陷或焊料交叠，引线框架的引线和管芯焊盘必须放置得更远以减少焊料溢出和交叠的机会。
发明内容
本公开提供了通过使用耦合到引线框架的可去除的保护层而形成的半导体封装件。引线框架包括管芯焊盘部分和引线部分。更具体地，可去除的保护层耦合到每个管芯焊盘部分的一面和引线框架的每个引线部分的一面，耦合到引线框架的可去除的保护层然后耦合到引线框架带。可去除的保护层保护引线框架的管芯焊盘和引线免受模具溢料，并且形成与引线框架的引线部分和管芯焊盘部分相对应的凹部。
根据一个实施例，形成一种具有引线框架、管芯和模制化合物的封装件。在这个实施例中，引线框架包括多个管芯焊盘部分和多个引线部分。管芯焊盘部分和引线部分具有第一面和第二面。每个管芯焊盘部分的第一面和第二面实质上彼此相对。类似地，每个引线部分的第一面和第二面实质上彼此相对。管芯通过粘合材料耦合到每个管芯焊盘部分的第二面。一旦管芯已被放置，就形成了多个电连接。多个电连接可以由多个导线形成。多个导线中的每个导线可以具有耦合到每个引线部分的相应的第二面的第一端和耦合到管芯中的相应管芯的第二端。模制化合物层被形成为覆盖引线框架带，以包封每个管芯、电连接、保护层、引线框架的管芯焊盘部分和引线框架的引线部分。一旦模制化合物层已经固化，去除引线框架带以暴露耦合到引线框架的保护层。然后选择性地去除保护层，以在引线框架的每个管芯焊盘部分和引线框架的每个引线部分下方形成凹部。一旦保护层已被选择性地去除，模制化合物层、电连接、引线框架的引线部分、引线框架的管芯焊盘部分和管芯被分割成单独的半导体封装件。
分割而成的半导体封装件包括管芯、管芯焊盘、多个引线、多个导线和电连接、模制化合物、模制化合物的延伸部分以及多个凹部。模制化合物的延伸部分与模制化合物成一体并且延伸超出多个引线的第一面和管芯焊盘的第一面的长度。模制化合物内的多个凹部包括多个第一凹部。多个第一凹部中的每个第一凹部将多个引线中的相应引线的相应的第一面暴露于外部环境。此外，多个凹部包括将管芯焊盘的第一面暴露于外部环境的第二凹部。最后，多个凹部中的每个凹部具有相应的深度，该深度等于延伸超出引线部分的第一面和管芯焊盘部分的第一面的延伸部分的长度。
这个半导体封装件具有附加的优点，即，如果焊球附接到第一凹部和第二凹部内的多个引线和管芯焊盘，则多个引线中的引线和管芯焊盘可以更紧密地放置。引线和管芯焊盘可以放置得更近，因为当封装件使用焊料安装在电子设备内时，焊料具有流动的地方，其不朝向其他引线和管芯焊盘。在相邻引线之间还有屏障，诸如墙壁，以防止焊料从其首先连接到的引线流走。进而，这又减少了当安装在电子设备内时封装件中短路的可能性，并且减少了在形成焊球时焊料中的缺陷数。
一个目标是提供一种可靠的半导体封装件，当使用模制化合物大规模制造时，该半导体封装件可以形成为减少半导体封装件中的缺陷数目。这种缺陷的减少降低了制造成本并且增加了每个制造批次中的可行的半导体封装件的总体百分比。
附图说明
在附图中，除非上下文另有说明，否则相同的数字表示相似的元件或动作。图中的元件的大小和相对位置不一定按比例绘制。
图1是用于形成现有技术的半导体封装件的现有技术的形成技术的截面侧视图；
图2是现有技术的半导体形成技术的截面侧视图，其中由于使用图1中的现有技术的形成技术而已经发生模具溢料；
图3是由于图1和图2中的现有技术的形成技术而具有模具溢料的现有技术的半导体封装件的底部平面图；
图4A是使用所公开的可去除的背面保护层而形成的完成的半导体封装件的实施例的底部平面图；
图4B是图4A中的完成的半导体封装件的侧视图；
图5至图12是根据所公开的实施例的在图4A中的线13-13所示的位置处观察的使用可去除的背面保护层来形成多个半导体封装件的方法的连续步骤的截面侧视图；
图13是通过使用可去除的背面保护层而形成的完成的半导体封装件的沿着图4A中的13-13的截面侧视图；
图14是通过使用可去除的背面保护层而形成的完成的半导体封装件的替代实施例的截面侧视图；
图15是通过使用可去除的背面保护层而形成的完成的半导体封装件的替代实施例的截面侧视图；
图16是通过使用可去除的背面保护层而形成的完成的半导体封装件的替代实施例的截面侧视图；
图17是当使用可去除的背面保护层来形成半导体封装件时模具溢料的截面侧视图；
图18是在使用可去除的背面保护层来形成半导体封装件时即使在已经发生模具溢料时的完成的半导体封装件的截面侧视图；以及
图19是根据图5至图12的使用可去除的背面保护层的半导体封装件形成技术的连续步骤的流程图。
具体实施方式
在以下描述中，阐述了某些具体细节以便提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，未详细描述与电子组件和制造技术相关联的公知结构以避免不必要地模糊对本公开的实施例的描述。
除非上下文另有要求，否则在整个说明书和随后的权利要求书中，词语“包括”及其变型诸如“包括……的”应当被解释为是开放式的包括意义，即，“包括但不限于。”
诸如第一、第二和第三等序号的使用不一定表示排名意义上的顺序，而是可以仅仅区分动作或结构的多个实例。
贯穿本说明书对“一个实施例”或“实施例”的引用表示结合这个实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定都指代同一实施例。此外，在一个或多个实施例中，特定特征、结构或特性可以以任何合适的方式组合。
如在本说明书和所附权利要求中使用的，除非内容另有明确规定，否则单数形式“一个”、“一”和“该”包括复数指示物。还应当注意，除非内容另有明确规定，否则术语“或”通常以包括“和/或”的意义使用。
图1示出了形成现有技术的半导体封装件阵列100的现有技术的形成技术。现有技术的半导体封装件阵列100使用引线框架带102、引线框架104、106、粘合材料108、管芯110、多个导线112和模制化合物层114来形成。
在这种现有技术的半导体封装件阵列100中，没有发生模具溢料。现有技术的半导体封装件阵列100具有引线框架，该引线框架包括管芯焊盘部分104和引线部分106。管芯焊盘部分104具有第一面和第二面，并且引线部分106具有第一面和第二面。管芯焊盘部分104的第一面和引线部分106的第一面耦合到引线框架带102。管芯焊盘部分104和引线部分106隔开适当的距离以避免管芯焊盘部分104与引线部分106在整个形成过程中以及在随后将现有技术的半导体封装件阵列100安装在电子设备内时的接触。在管芯焊盘部分104和引线部分106耦合到引线框架带102之后，管芯110耦合到引线框架的管芯焊盘部分104的每个第二面。管芯110中的每个管芯通过粘合材料108耦合到相应的管芯焊盘部分104的相应的第二面。一旦管芯110已经被放置，通过放置电连接管芯110和引线框架的引线部分106的多个导线112来形成电连接。多个导线112中的每个导线112具有与相应的引线部分106的相应的第二面耦合的相应的第一端和与多个管芯110中的相应管芯耦合的相应的第二端。在多个导线112已被放置以在引线部分106与管芯110之间形成电连接之后，形成模制化合物层114。模制化合物层114覆盖在引线框架带102上。此外，模制化合物层114封装管芯焊盘部分104、引线部分106、粘合剂材料108、多个管芯110和多个导线112。在模制化合物层114已经固化并且硬化之后，去除引线框架带102。当引线框架带102被去除时，管芯焊盘部分104的第一面和引线部分106的第一面被暴露。在已去除引线框架带之后，将管芯焊盘部分104、引线部分106、粘合材料108、多个管芯110、多个导线112和模制化合物层114组合分割成单独的现有技术的半导体封装件116。每个分割而成的现有技术的半导体封装件116包括管芯焊盘104、多个引线106、粘合材料108、管芯110、多个导线112和模制化合物114。
这种现有技术的半导体封装件阵列形成技术示出了当引线框架带102保持完全平坦时。这允许管芯焊盘部分104和引线部分106保持与引线框架带齐平并且避免模具溢料。然而，如果引线框架带由于碎片或者某个其他外部应力或因素而不保持平坦，则管芯焊盘部分104和引线部分106可能不会与引线框架带102保持齐平，从而增加了在形成模制化合物层114时发生模具溢料的可能性。进而，增加缺陷的数目并且减少从每个制造批次产生的可行的现有技术的半导体封装件116的数目。
在使用这种现有技术的半导体封装件形成技术时可能导致的另一问题是当将各个现有技术的半导体封装件116安装在电子设备内时的焊料交叠或溢出。由于接触件与模制化合物114的底部齐平，可能发生焊料交叠。齐平的接触件可能引起焊料溢出到最初不期望的区域中，并且在将现有技术的半导体封装件116安装在电子设备内时引起多个电接触件电连接，即使接触件不打算电连接。这种焊料交叠和溢出可能导致电子设备内的现有技术的半导体封装件116的短路，或者可能导致其他类型的不期望的电连接和缺陷。
另外，由于管芯焊盘部分104和引线部分106通过在引线框架带106上的粘合剂来直接耦合到引线框架带102，当引线框架带102被去除时，引线框架带可能在管芯焊盘部分104的第一面和引线部分106的第一面上留下粘合剂残留物。类似于模具溢料120、122，引线框架带102的残留物将引起现有技术的半导体封装件116效率较低，因为残留物会妨碍当现有技术的半导体封装件116被使用时的电流。然而，代替将残留物留在管芯焊盘104和引线106上，残留物必须通过另一化学清洗步骤被去除，但是这增加了大批量生产现有技术的半导体封装件116的总体成本。最后，当应用这些化学物质时，化学物质有可能进入现有技术的半导体封装件116的不期望的部分。这种不期望的暴露可能破坏现有技术的半导体封装件116，可能导致现有技术的半导体封装件116的寿命较短，或者可能导致现有技术的半导体封装件116中的其他缺陷。
图2示出了形成图1中的现有技术的半导体封装件阵列100的相同的现有技术的形成技术。但是与图1中不发生模具溢料的现有技术的半导体封装件阵列100不同，在形成现有技术的半导体封装件116时，由于碎片118，在管芯焊盘部分104中的一个管芯焊盘部分和引线部分106中的一个引线部分上已发生模具溢料120、122。
在图2的这种现有技术的半导体封装件结构中，在管芯焊盘部分104中的一个管芯焊盘部分的第一面和引线部分106中的一个引线部分的第一面上的位置120、122处已发生模具溢料。在适当地形成的现有技术的半导体封装件116中，一个管芯焊盘部分104的第一面暴露于外部环境，并且一个引线部分106的第一面暴露于外部环境。模具溢料是模制化合物覆盖了引线框架的原本不打算被覆盖但是暴露于外部环境的部分。引线框架的这些暴露部分通常用于将现有技术的半导体封装件116安装在电子设备内。引线框架阵列100在模制之前被放置在模具内。引线框架带102将位于模具上，并且在模具内、在模具本身与带102之间常常存在小块碎片118和122。它们可能是由先前的模制工艺留下的。在这种情况下，碎片118位于引线框架带102下方，而模制化合物层114被注入到模具中以覆盖在引线框架带102上并且封装模具110。模具本身未示出，因为它们在现有技术中是公知的。碎片118在管芯焊盘部分104中的一个管芯焊盘部分的第一面上和引线部分106中的一个引线部分的第一面上已引起模具溢料120、122。更具体地，发生了模具溢料120、122，因为碎片118引起引线框架带102在一些位置处向上弯曲，使得带102不完全平坦。在这种状态下，模制化合物层114被施加到引线框架带102和引线框架带102上的各种组件。结果，管芯焊盘部分104中的一个管芯焊盘部分没有放平，并且引线框架带102与一个管芯焊盘部分104之间的密封被部分地破坏。另外，由于碎片118，引线部分106中的一个引线部分没有放平，并且引线框架带102与一个引线部分106之间的密封被部分地破坏。引线框架带102与一个管芯焊盘部分104以及引线框架带102与一个引线部分106之间的密封的这些部分破坏导致模制化合物层114部分地覆盖一个管芯焊盘部分104的第一面和一个引线部分106的第一面。进而，由于引线框架带102下面的碎片118而引起的一个管芯焊盘部分104和一个引线部分106的移位导致模具溢料120、122。换言之，由于碎片118而引起的管芯焊盘部分146和引线部分140的角度移位导致模具溢料120、122发生。尽管在这种情况下碎片118导致模具溢料120、122，但是其他外部因素(诸如振动、风、压力差、引线框架和引线框架带缺陷或其他外部因素)可能导致这些现有技术的半导体封装件100、116中的模具溢料120、122缺陷。
在一些情况下，管芯110的宽度小于1mm。在一些情况下，将引起该模具溢料发生的碎片118的高度可能非常小，小于10微米。因此非常难以去除所有这些碎片或者确保带102在1微米以内是平坦的。
这种模具溢料120、122降低了现有技术的半导体封装件116的有效性。这种模具溢料120、122降低了效率，因为当现有技术的半导体封装件116被安装在电子设备内用于使用时，管芯焊盘104的第一面和多个引线106中的一个引线的第一面将被部分地覆盖，导致现有技术的半导体封装件116效率较低，因为电流将被模具溢料120、122阻碍。另外，如果模具溢料120、122将覆盖管芯焊盘104的整个第一面或引线106中的一个引线的整个第一面，则现有技术的半导体封装件116可能是有缺陷的并且不能被使用。虽然模具溢料120、122可以从现有技术的半导体封装件116中被蚀刻掉，但是这种额外的蚀刻工艺会导致每个现有技术的半导体封装件116制造批次的更大的制造成本和更长的制造时间。
图3是在分割之后如图2所述的现有技术的第二半导体封装件116的底部平面图。图3示出了覆盖管芯焊盘104的一部分和多个引线106中的一个引线的一部分的模制化合物114。换言之，模具溢料120、122在现有技术的半导体封装件116的形成过程期间已发生。
这个示例说明了当今尝试形成现有技术的半导体封装件的缺点，该现有技术的半导体封装件使用引线框架和引线框架带以使用最少量的步骤、以最少量的时间和最少量的间接成本大批量地批量生产半导体封装件。
本公开描述了克服现有技术的很多缺点的半导体封装件和形成步骤。本公开描述了通过使用可去除的背面保护层来避免在半导体封装件的电接触件(诸如暴露的管芯焊盘或暴露的引线)上的模具溢料、引线框架带残留物或二者的组合而形成的各种半导体封装件。根据本公开的半导体封装件提供由可去除的背面保护层形成的模制化合物的多个凹部和多个延伸部分。例如，可去除的背面保护层可以是水溶性的有机聚合物，并且被耦合到管芯焊盘的一面和多个引线中的每个引线的一面。进而，在形成模制化合物层或去除引线框架带期间留下的任何模具溢料或引线框架带残留物将被附接到背面保护层而不是管芯焊盘和引线。一旦形成模制化合物层以及去除引线框架带，则可去除的背面保护层被暴露于水，引起其劣化，并且其从封装件中被去除。进而，在背面保护层被去除时，在形成模制化合物层或去除引线框架带期间留下的任何模具溢料和引线框架带残留物将被去除。因此，可去除的背面保护层在形成过程期间保护半导体封装件的各种电接触件。例如，如果模具溢料或引线框架带残留物留在可去除的背面保护层上，则去除背面保护层将从封装件去除模具溢料和引线框架带残留物。
在一个实施例中，一种半导体封装件包括具有管芯焊盘和多个引线的引线框架、管芯、多个导线和模制化合物。模制化合物具有多个凹部，多个凹部具有暴露多个引线中的每个引线的一面的多个第一凹部以及暴露管芯焊盘的一面的第二凹部。多个凹部中的凹部形成在通过除去可去除的背面保护层而形成的模制化合物的延伸部分之间。
图4A和图4B示出了用于使用可溶性材料的可去除的背面保护层132来提供多个凹部149、151和多个延伸部分126A、126C的本公开的一个实施例。这个实施例示出了半导体封装件124，其具有形成暴露管芯焊盘130的第一面和多个引线128中的每个引线的第一面的多个凹部149、151的多个延伸部分126A、126C。这个封装件124包括模制化合物126、多个延伸部分126A、126C、多个引线128、和管芯焊盘130。延伸部分126A、126C和模制化合物126的其他部分用作阻止焊料流出焊料所附接到的引线的壁。这些壁是防止焊料流动超出引线本身的边界的屏障。在一些实施例中，壁126A和126C被制造得更高以对焊料流动提供更高的屏障。
图5至图12示出了形成半导体封装件124的一个实施例的步骤。引线框架139具有两个面，第一面141和第二面143。引线框架139具有大量的管芯焊盘140和引线146。引线框架139具有管芯焊盘140的阵列，以允许在单组步骤中形成封装件的阵列。图5示出了具有引线部分140和管芯焊盘部分146的引线框架139的截面侧视图。引线部分140具有第一面141和第二面143，并且管芯焊盘部分146具有第一面141和第二面。引线部分140的第一面141和管芯焊盘部分146的第一面141被可去除的背面保护层132覆盖。
用于可去除的背面保护层132的优选材料是半导体工业中已知的任何类型的水溶性的有机聚合物。该类型的水溶性聚合物的一个商业来源是Kuraray公司，其也使用其标识作为Kuraray。Kuraray当今在市场上出售各种类型的可接受的水溶性聚合物用于本文所述的使用。Kuraray出售的一种这样的水溶性聚合物是ISOBAM系列。ISOBAM系列是一种碱性水溶性聚合物，其具有优异的耐热性和硬度。更具体地，ISOBAM是异丁烯和马来酸酐共聚物的商品名。基于聚合物的化学组成，ISOBAM系列具有不同性质的各种不同配方。配方中的这些不同调节允许ISOBAM系列以多种不同方式使用。由Kuraray销售的这些各种ISOBAM水溶性聚合物的性质(包括溶解ISOBAM的方法、溶解各种类型的ISOBAM的优选混合物、ISOBAM的物理性质和其他性质)在由Kuraray向公众提供的数据表中有描述，并且因此本文中不再赘述。
虽然用于可去除的背面保护层132的优选材料可以是水溶性的有机聚合物，但是背面保护层可以是半导体工业已知的任何其他材料，其可以通过经由化学浸泡工艺暴露于化学品而被去除，或者可以是可以通过蚀刻工艺去除的其他材料。
在这个实施例中，可去除的背面保护层132可以通过毯式沉积、旋涂沉积或用于将保护层施加到引线框架的任何其他形成技术来形成在引线框架139的整个第一面141上。如本文所解释，这个可去除的背面保护层132将保护引线框架139的第一面免受可能发生在半导体封装件的形成过程期间的引线框架带残留物、模具溢料或二者的组合的影响。另外，这个可去除的背面保护层132将在模制化合物144中形成多个凹部149、151和多个延伸部分126A、126C，这将允许更容易地放置焊球。另外，当半导体封装件安装在电子设备内用于使用时，凹部149、151和延伸部分126A、126C将降低电接触件之间的焊料交叠和溢出的可能性。这是因为引线部分140和管芯焊盘部分146将具有不与半导体封装件的模制化合物的外表面齐平的第一面。因此，当封装件安装在电子设备内时，焊料可以流动以填充整个凹部的体积并且被阻止流向其他电接触件。
引线框架139是行业中公知的标准类型，并且因此可以具有形成在引线140和管芯焊盘146上以形成更强的电接触件和连接的导电键合层材料，诸如镍、钯、金或某种其他导电金属的组合或导电金属的组合。例如，导电金属可以通过电极沉积、毯式沉积或任何其他金属沉积技术沉积到引线部分140的第一面和管芯焊盘部分146的第一面上。一旦金属被沉积，任何多余的导电金属可以被蚀刻掉。此时，可去除的背面保护层132形成在这个导电金属层上。如本文所解释，这将在封装件形成过程期间保护导电金属免受模具溢料、引线框架带残留或两者的组合。
图6示出了连接到可去除的背面保护层132的引线框架带134的截面侧视图。引线框架带134附接到背面保护层132以帮助在模制期间支撑引线部分140的第一面和管芯焊盘部分146的第一面。另外，引线框架带134将允许在制造过程中稍后施加模制化合物层144。引线框架带134可以是半导体工业已知的任何类型的引线框架带。
图7示出了耦合到引线框架的每个管芯焊盘部分146的第二面143的管芯138的截面侧视图。多个管芯138中的每个相应管芯耦合到管芯焊盘部分146中的相应的管芯焊盘部分的相应的第二面。管芯138通过粘合剂136耦合到管芯焊盘部分146。粘合剂136可以是管芯贴装膜或半导体行业已知的某种其他粘合剂材料。更具体地，粘合剂136可以是将管芯138电耦合到管芯焊盘部分146的导电材料。然而，粘合剂136可以是非导电材料。
图8示出了将管芯138电耦合到引线框架的引线部分140的多个导线142的截面侧视图。电连接通过放置多个导线142来形成。特别地，多个导线142中的每个导线具有耦合到管芯138中的相应管芯的第一端和耦合到引线部分140中的相应引线部分的第二端。更具体地，第二端耦合到引线部分140的第二面143。引线142可以通过引线键合附接工艺或引线键合或某些其他技术来被放置。
在一个实施例中，电连接可以通过除了多个导线142之外的某种其他电连接类型来形成。例如，如果期望具有更薄的半导体封装件，则管芯138可以通过其中管芯的有效表面面向朝下并且与引线直接接触的倒装芯片技术来连接。另外，在这个实施例中，可以使用或可以不使用管芯焊盘130。例如，引线框架可以仅具有引线，但是引线可以具有用于管芯138的支撑部分。另外，在确实具有管芯焊盘130的实施例中，管芯焊盘130可以不电连接到管芯138，但是管芯焊盘130可以暴露于外部环境以降低正在使用的半导体封装件内的热能。换言之，管芯焊盘将起到散热片的作用。可替代地，替代实施例中的管芯焊盘130可以电耦合到管芯138。
图9示出了模具内的引线框架139和覆盖在引线框架带134上的模制化合物层144的截面侧视图。模制化合物层144包封和嵌入可去除的背面保护层132、引线部分140、模具焊盘部分146、粘合剂136、管芯138和多个导线142。引线框架带134将在模制期间搁置在模具上以支撑引线框架139。模制化合物可以是通过压缩模制、注入模制或某种其他形成技术而形成的非导电环氧材料。模制化合物层144可以根据需要具有任何尺寸和形状。模具未被示出，因为这些在本领域中是公知的。
图10示出了模制的管芯和引线框架的阵列在从模具中已移除之后的截面图。在将引线框架139从模具移除之后，其将为具有模制在单个片中的多个管芯和引线的大块的形式。在从模具移除时，引线框架带134仍然存在，附接到背面保护层132。在大块已经从模具移除之后，将引线框架带134从模制化合物层144和可去除的背面保护层132移除。通过移除引线框架带134，可去除的背面保护层132暴露于外部环境。可去除的背面保护层132与模制化合物层144的外表面齐平。
图11示出了可去除的背面保护层132已经从引线框架的引线部分140和管芯焊盘部分146被去除的截面侧视图。从引线部分140和管芯焊盘部分146去除可去除的背面保护层132将引线部分140的第一面和管芯焊盘部分146的第一面暴露于外部环境。由于可去除的背面保护层132优选地为水溶性材料，可去除的背面保护层132可以通过将可去除的背面保护层132暴露或浸泡在水浴中来去除。尽管可去除的背面保护层132优选地为水溶性材料，但是可去除的背面保护层132也可以是化学可溶性的。因此，化学可溶性的可去除的背面保护层132可以通过化学浴或化学浴与水浴的组合来去除。此外，如果可去除的背面保护层132是优选的水溶性的有机聚合物，则可以通过作为水的喷射将水施加到可去除的背面保护层132上，或者通过增加施加到可去除的背面保护层132的水的压力，来增加水溶性的可去除的背面保护层132的去除速度。通过使用水溶性的可去除的背面保护层132，制造过程可以在成本和时间两方面更高效。这可以在成本方面更高效，因为使用水来去除可去除的背面保护层132在成本上低于购买化学品以去除化学可溶性的可去除的背面保护层132。类似地，通过将水溶性的有机聚合物而非化学可溶性材料用于可去除的背面保护层132，该工艺可以对工作人员更环保和更安全。
一旦可去除的背面保护层132被去除，就形成了与模制化合物144成一体的由模制化合物144制成的多个延伸部分148。延伸部分148延伸超出每个引线部分140的第一面和每个管芯焊盘部分146的第一面的距离等于可去除层132的厚度。这些延伸部分148产生多个凹部149、151。多个凹部149、151中的每个凹部的深度等于延伸部分148延伸超出引线部分140的第一表面和管芯焊盘部分146的第一表面的距离。多个凹部包括多个第一凹部149和多个第二凹部151。多个第一凹部149中的每个第一凹部暴露引线部分140的相应引线的相应的第一面，并且多个第二凹部151中的每个第二凹部暴露管芯焊盘部分146中的相应的管芯焊盘部分的相应的第一面。通过增加或减小当可去除的背面保护层132附接至引线部分140的第一面和管芯焊盘部分146的第一面时的厚度，可以增加或减小凹部149、151的深度和延伸部分148的长度。换言之，如果可去除的背面保护层132较厚并且因此延伸超出引线部分140的第一面和管芯焊盘部分146的第一面更大的距离，则延伸部分148的长度将增加，并且结果，多个凹部149、151中的每个凹部的深度也将增加。当可去除的背面保护层132较薄并且从引线部分140的第一面和管芯焊盘部分146的第一面延伸更小的距离时，情况正好相反。这些凹部149、151和延伸部分148的益处在于，焊球可以附接在这些凹部149、151内。这意味着当半导体封装件要被安装在电子设备内时，焊料有流动的地方，以根据需要填充凹部。它也与半导体封装件的其他电接触件被阻断。因此，由于焊料交叠引起的半导体封装件的电接触件的短路以及不期望的电连接和接触将大大减少。
图12示出了安装在引线框架139上的管芯阵列的分割工艺的截面侧视图。模制化合物层144被切割，使得引线部分140、管芯焊盘部分146、多个延伸部分148、多个凹部149、151、管芯138和多个导线142被分割成半导体封装件124。参见图4A、图4B和图13的分割的完成的半导体封装件124。这个阵列可以通过锯切分割、激光蚀刻或用于分割半导体封装件的某种其他技术来被分割成个体半导体封装件124。切割设备150可以是半导体工业中已知的用于封装件分割的锯、激光或某种其他切割设备。
图13示出了沿着图4A中的13-13得到的由图5至图12中的工艺形成的分割的并且完成的半导体封装件124的截面侧视图。完成的半导体封装件124包括多个引线128、耦合有管芯138的管芯焊盘130、延伸部分126A、126C、多个凹部149、151、多个导线142和模制化合物126。管芯焊盘130具有第一面141和第二面143，并且多个引线128中的每个引线具有第一面和第二面。延伸部分126A、126C由与模制化合物126成一体的模制化合物126制成。这些延伸部分126A、126C形成多个凹部149、151，多个凹部包括多个第一凹部149和第二凹部151。每个凹部149暴露相应引线的第一面141，并且第二凹部151暴露管芯焊盘130的第一面141。模制化合物126将多个引线128、管芯焊盘130、粘合剂136、管芯138和多个导线包封成分割的半导体封装件124。
另外，在完成的半导体封装件124的这个实施例中，多个引线128中的每个引线的第三面145暴露于外部环境，这与多个引线128中的每个引线的第一面141类似。第三面横向于多个引线128中的每个引线的第二面和第一面。每个引线的第三面145与模制化合物126的外表面齐平并且暴露于外部环境。
图14示出了图13的分割的并且完成的封装件的截面侧视图，其具有耦合到半导体封装件124的多个引线128和管芯焊盘130的多个焊球152。多个焊球155包括多个第一焊球153和多个第二焊球152。多个第一焊球中的每个第一焊球153在多个第一凹部149中的相应的第一凹部内耦合到多个引线128中的相应引线，并且第二焊球152在第二凹部151内耦合到管芯焊盘130的第一面。多个焊球151将用于将这个完成的半导体封装件安装在诸如手机、计算器、平板电脑、计算机等电子设备或某种其他电子设备内。这些焊球155可以在封装件分割之前、在封装件分割之后、在半导体封装件已经被购买并且被运送到另一位置之后由用户、或者在最终产品的生产和制造过程期间的某个其他优选时间被附接。
图15是由图5至图12中的过程形成的分割的并且完成的半导体封装件的替代实施例的截面侧视图。分割的并且完成的半导体封装件的这个替代实施例具有比图13中那些延伸部分明显更长的延伸部分126A、126C。这些延伸部分具有更大的长度，因为参见图5，可去除的背面保护层132在被施加到管芯焊盘130的第一面和多个引线128中的引线的第一面时更厚。因此，一旦可去除的背面保护层132从半导体封装件被去除，延伸部分126A、126C延伸超出管芯焊盘部分146的第一面和引线部分140的第一面的距离比图13中的那些更大。
较长的延伸部分126A、126C的益处在于，它们产生较深的凹部149、151。这些较深的凹部149、151允许诸如管芯焊盘130和多个引线128等电接触件被放置得更靠近在一起。它们可以被放置得更靠近在一起，因为当安装在电子设备内时焊料具有较大的体积流入。另外，引线之间的壁126更高，从而产生更高的屏障以阻挡焊料流出引线区域。进而，焊料交叠或溢出的机会减少，并且因此当延伸部分126A、126C较长时，电接触件128、130可以在完成的半导体封装件的替代实施例内被放置得更靠近在一起。
图16是由图5至图12的工艺形成的分割的并且完成的半导体封装件的替代实施例的截面侧视图。在这个替代实施例中，完成的半导体封装件具有图13中的完成的封装件的所有组件。然而，模制化合物126延伸经过多个引线128中的每个引线的第三面145并且也覆盖第三面145。多个引线中的每个引线具有第一面141和第二面143，第一面141暴露于外部环境，并且第二面143通过多个导线142中的导线耦合到管芯并且被模制化合物126覆盖。多个引线128中的每个引线的第三面145横向于多个引线128中的每个引线的第一面141和第二面143。模制化合物126在形成过程中形成以覆盖引线的第三面并且延伸的距离等于延伸部分126A、126C延伸超出多个引线128中的每个引线的第一面和管芯焊盘130的第一面的距离。与图13中的相比，这更精确限定了凹部149、151并且对多个引线128中的引线提供更大的保护。另外，当安装在电子设备内时，它给予半导体封装件额外的支撑和稳定性。
图17是在图5至图12中的制造过程期间由碎片118引起的模具溢料154、156的截面侧视图。在形成过程期间，当同一模具反复使用并且模制表面没有完全清洁时，碎片118会积聚在底部模具框架上。类似于现有技术的图2，其中碎片118在管芯焊盘部分104中的一个管芯焊盘部分和引线部分106中的一个引线部分上引起模具溢料，这里已经出现了这种情况。然而，在这种情况下，可去除的背面保护层132被施加到管芯焊盘部分146中的每个管芯焊盘部分的第一面和引线部分140中的每个引线部分的第一面。发生的模具溢料154、156与可去除的背面保护层132而不是管芯焊盘部分146或引线部分140接触。当背面保护层132被去除时，模具溢料154、156也被去除。当引线框架带在形成过程中被去除时留下的引线框架带残留物也是如此。因此，出现了模具溢料154、156，但是仍然产生可行的封装件，因为当层132被去除时管芯焊盘部分146的第一面和引线部分140的第一面仍然将适当地暴露于外部环境。这与在制造过程期间去除引线框架带之后留下的引线框架带残留物的结果相同。
尽管在这种情况下由于碎片118而发生模具溢料，但是模具溢料也可能由其他外部因素引起，诸如振动、风、压力、引线框架和引线框架带缺陷等。
图18是在从图17中去除可去除的背面保护层132以去除由碎片118或其他外部应力和因素引起的模具溢料154、156之后的完成的半导体封装件。可以看出，焊盘130与引线128存在微小的角度。(角度的大小已经放大并且被扩大以在说明时容易地看到它；在实际应用中，它不会那么大)。如从图18中可以看到，在形成半导体封装件期间，模制化合物126会由于碎片118而在引线框架带134下方发生一些变形，然而，该变形不会阻止封装件在电子设备内被使用。即，引线框架的整个底面141被暴露并且可以接受焊料以提供可靠的低电阻率连接。
图19是根据图5至图12使用水溶性或化学可溶性的可去除的背面保护层132的封装件的连续步骤过程的流程图。更具体地，图19示出了总结一种方法的流程图，该方法使用可去除的背面保护层132来一次制造大型阵列中的数百个、数千个或任何数目的封装以减少模具溢料缺陷并且形成延伸部分126A、126C和凹部149、151以避免安装缺陷。
第一步骤900是将可去除的背面保护层132附接到引线框架139。这个步骤900在图5中示出。在这个步骤中，可去除的背面保护层132耦合到引线框架139，引线框架139包括很多管芯焊盘146的阵列。可去除的背面保护层132可以通过旋涂沉积、毯式沉积、带的物理附接或用于将材料层施加到引线框架的某种其他形成或沉积技术而耦合到引线框架。
一旦可去除的背面保护层132耦合到引线框架139的引线部分140和管芯焊盘部分146，下一步骤902是附接引线框架带132。这个步骤对应于图6。在这个步骤中，耦合到引线框架的可去除的背面保护层132耦合到引线框架带134。引线框架带134通过引线框架带134上的粘合剂耦合到可去除的背面保护层132。
在引线框架和可去除的背面保护层132组合被耦合到引线框架带134之后，下一步骤904是管芯附接。这个步骤对应于图7。在这个步骤中，多个管芯138中的每个管芯耦合到引线框架的管芯焊盘部分146的每个第二面。管芯138通过粘合材料136耦合到管芯焊盘部分146的第二面。粘合材料136可以是导电或非导电的管芯附接膜，或者粘合材料136可以是某种其他粘合剂，诸如胶水。
一旦管芯138就位并且耦合到引线框架的管芯焊盘部分146，下一步是导线接合步骤906。这个步骤对应于图8。在这个步骤中，放置多个导线142以在管芯138与引线框架的引线部分140之间形成电气连接。多个导线142中的每个导线具有耦合到引线部分140中的相应引线部分的相应的第二面的第一端和耦合到管芯138中的相应管芯的第二端。
在通过导线接合形成电连接之后，下一步骤是模制工艺908步骤。这个步骤对应于图9。在这个步骤中，将引线框架139放置在模具中，然后将模制化合物层144形成为覆盖引线框架带134。此外，模制化合物层144包封可去除的背面保护层132、引线部分140、管芯焊盘部分146、粘合材料136、管芯138和多个导线142。一旦模制化合物层144就位，模制化合物层144就被允许固化和硬化。模制化合物层144可以通过压缩模制、注入模制或半导体工业已知的用于形成模制化合物或密封剂的任何其他形成技术来形成。
一旦模制化合物层144完成固化，下一步是分离步骤910。这个步骤对应于图10。在这个步骤中，通过分离工艺移除引线框架带134。
在引线框架带134已经被移除之后，下一步骤是化学浸泡和/或水射流912步骤。如果可去除的背面保护层132是水溶性的有机聚合物，则可去除的背面保护层132暴露于作为高压水流的水射流，以去除可去除的背面保护层132。取而代之，可去除的背面保护层132可以通过将可去除的背面保护层132浸泡在水中长时间以允许水溶性的可去除的背面保护层132随着时间推移而恶化来被去除。另一方面，如果背面保护层是化学可溶性材料，则可去除的背面保护层132可以暴露于化学浴中的化学物质以去除可去除的背面保护层132。也可以取决于可去除的背面保护层132的组成来使用化学浸泡和水射流两者的组合。选择不影响模制化合物144或引线框架的引线部分140或管芯焊盘部分146的化学浸泡或水射流。如果使用化学浸泡代替水浸泡，则可以使用的一些化学物质是硫酸、氢氟酸或任何其他化学物质，其只会使可去除的背面保护层132恶化。换言之，化学浸泡、水射流或水浴仅恶化并且去除可去除的背面保护层132并且完整地留下半导体封装件的其余组件。
此外，如果使用硫酸去除可去除的背面保护层132，则这将导致引线和管芯焊盘的金属变得稍微粗糙。进而，这种粗糙度会产生更适合可焊性的表面。另外，如果金外层位于引线框架139上，则液态硫酸不会恶化封装件内的金属接触件。
一旦已经从引线框架的引线部分140和管芯焊盘部分146去除了可去除的背面保护层132，下一步骤是激光标记步骤913。激光标记步骤是可选的。在可选的激光标记步骤913中，通过使用激光将标记蚀刻到半导体封装件的模制化合物126中来标记封装件。这个过程可以在稍后时间在封装件分割之后进行，或者可以在完成的半导体封装件的购买和运输之后进行。另外，这个激光标记步骤913可以在半导体封装件形成过程期间在需要或必要的任何时刻或者在封装件形成过程之后的任何时间进行。
在可选的激光标记步骤913之后，下一步骤是焊球附接步骤914。这个焊球附接步骤也是可选的。多个焊球152可以附接到管芯焊盘部分146的暴露的第一面和引线部分140的暴露的第一面。然而，焊球可以在稍后的时间附接，诸如在封装件分割之后或在完成的半导体封装件的购买和运输之后，以避免在运输过程中焊球中的缺陷。另外，这个焊球附接步骤914可以在半导体封装件形成过程期间在需要或必要的任何时刻进行。
在可选的焊球附接步骤914之后，下一步骤是封装件分割步骤916。这个步骤对应于图12。在这个步骤中，封装件被分割成单独的和完成的半导体封装件。这可以通过激光蚀刻工艺、锯切分割工艺或用于将包封在模制化合物中的大块半导体组件分割成单独的和完成的半导体封装件的某种其他工艺来进行。
通过使用上面公开的方法，根据需要以数百、数千或任意数目的批次制造单独的封装件。而且，由于使用可去除的背面保护层，可以增加可行的单个和分割的封装件的数目，可去除的背面保护层保护各个半导体封装件的引线和管芯焊盘免受模制溢料或安装缺陷。因此，这种可去除的背面保护层减少了封装件中模具溢料缺陷的数目，并且减少了安装缺陷的几率，并且允许在较安全的条件下以较少的由于缺陷封装件的浪费并且以降低总体间接成本的较少的步骤来制造封装件。
上述各种实施例可以被组合以提供另外的实施例。在本说明书中提及和/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物均通过引用整体并入本文。如果需要采用各种专利、申请和出版物的概念来提供另外的实施例，则可以修改实施例的各方面。
根据以上详细描述，可以对这些实施例做出这些和其他改变。通常，在下面的权利要求中，所使用的术语不应当被解释为将权利要求限制为说明书和权利要求书中公开的具体实施例，而是应当被解释为包括所有可能的实施例以及这样的权利要求所授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (31)

1.一种半导体封装件，包括：
引线框架，具有管芯焊盘和多个引线，所述管芯焊盘具有第一面和第二面，所述多个引线中的每个引线具有第一面和第二面；
管芯，耦合到所述管芯焊盘的第二面；
多个导线，每个导线具有耦合到所述多个引线中的每个引线的相应第二面的第一端和耦合到所述管芯的第二端；
模制化合物，包封所述管芯、所述多个导线、所述管芯焊盘以及所述多个引线中的每个引线；
模制化合物的延伸部分，与所述模制化合物成一体，所述延伸部分延伸超出所述多个引线的第一面和所述管芯焊盘的第一面的长度；
多个第一凹部，在所述模制化合物中将所述多个引线中的每个引线的第一面暴露于外部环境，每个第一凹部具有与所述延伸部分的长度相等的第一深度；以及
第二凹部，将所述管芯焊盘的第一面暴露于所述外部环境，所述第二凹部具有与所述延伸部分的长度相等的第二深度；
其中所述模制化合物延伸超出每个引线的第三面，每个第三面背向所述管芯焊盘，横向于所述引线的第一面和第二面，并且被所述模制化合物覆盖。
2.根据权利要求1所述的半导体封装件，进一步包括将所述管芯耦合到所述管芯焊盘的第二面的粘合材料。
3.根据权利要求2所述的半导体封装件，其中所述粘合材料是将所述管芯电耦合到所述管芯焊盘的导电材料。
4.根据权利要求1所述的半导体封装件，进一步包括多个第一焊料球，每个第一焊料球在相应的第一凹部内耦合到所述多个引线中的每个引线的相应的第一面。
5.根据权利要求4所述的半导体封装件，进一步包括在所述第二凹部内耦合到所述管芯焊盘的第一面的多个第二焊料球，所述第二焊料球与所述第一焊料球具有相同的尺寸。
6.根据权利要求1所述的半导体封装件，其中所述多个引线和所述管芯焊盘的第一面和第二面彼此相对。
7.一种形成半导体封装件的方法，包括：
将保护层耦合到引线框架的第一表面，所述引线框架具有管芯焊盘部分和引线部分，所述管芯焊盘部分和所述引线部分具有第一表面和第二表面，所述管芯焊盘部分的第一表面和所述引线部分的第一表面被所述保护层覆盖；
将引线框架带耦合到所述保护层；
将管芯耦合到所述管芯焊盘部分的每个第二表面；
形成多个电连接，每个电连接具有耦合到相应引线部分的第二表面的第一端和耦合到相应管芯的第二端；
形成模制化合物层，所述模制化合物层覆盖在所述引线框架带、所述保护层、所述管芯焊盘部分的第二表面、所述引线部分的第二表面、所述管芯和所述电连接上；
移除所述引线框架带以暴露所述保护层；
去除所述保护层以将所述管芯焊盘部分的第一表面和所述引线部分的第一表面暴露于外部环境，去除所述保护层形成多个第一凹部和多个第二凹部，每个第一凹部将所述引线部分的相应的第一表面暴露于所述外部环境，每个第二凹部将所述管芯焊盘部分的相应的第一表面暴露于所述外部环境；以及
将所述模制化合物层、所述管芯焊盘部分、所述引线部分、所述电连接和所述管芯分割成单独的半导体封装件；
其中所述模制化合物层延伸超出每个引线部分的第三表面，每个第三表面背向所述管芯焊盘部分，横向于所述引线部分的第一表面和第二表面，并且被所述模制化合物层覆盖。
8.根据权利要求7所述的形成半导体封装件的方法，其中所述保护层是水溶性材料。
9.根据权利要求8所述的形成半导体封装件的方法，其中去除所述保护层以将所述管芯焊盘部分的第一表面和所述引线部分的第一表面暴露于所述外部环境包括：将所述保护层暴露于水。
10.根据权利要求9所述的形成半导体封装件的方法，其中将所述保护层暴露于水包括：水喷射所述保护层。
11.根据权利要求7所述的形成半导体封装件的方法，其中去除所述保护层以将所述管芯焊盘部分的第一表面和所述引线部分的第一表面暴露于外部环境包括：将所述保护层浸泡在化学品中。
12.根据权利要求7所述的形成半导体封装件的方法，其中去除所述保护层以暴露所述管芯焊盘部分的第一表面和所述引线部分的第一表面包括：将所述保护层暴露于化学品中以及将所述保护层暴露于水的组合。
13.根据权利要求7所述的形成半导体封装件的方法，其中将管芯耦合到所述管芯焊盘部分的每个第二表面包括：使用粘合材料将每个管芯耦合到所述管芯焊盘部分的相应的第二表面。
14.根据权利要求7所述的形成半导体封装件的方法，其中形成所述电连接包括多个导线，所述多个导线中的每个导线具有与所述引线部分中的相应引线耦合的相应的第一端和与相应管芯耦合的第二端。
15.一种半导体封装件，包括：
引线框架，具有管芯焊盘和引线，所述管芯焊盘具有第一表面和第二表面，所述引线具有第一表面和第二表面；
管芯，电耦合到所述管芯焊盘的第二表面和所述引线；
模制化合物，包封所述管芯、所述管芯焊盘的第一部分和所述引线的第一部分；
模制化合物的延伸部分，与所述模制化合物成一体，从所述管芯焊盘的第一表面和所述引线的第一表面延伸一段距离；
第一凹部，暴露所述管芯焊盘，所述第一凹部的深度等于所述延伸部分的所述距离；以及
第二凹部，暴露所述引线，所述第二凹部的深度等于所述延伸部分的所述距离；
其中所述模制化合物延伸超出每个引线的第三面，每个第三面背向所述管芯焊盘，横向于所述引线的第一面和第二面，并且被所述模制化合物覆盖。
16.根据权利要求15所述的半导体封装件，其中耦合到所述引线和所述管芯焊盘的第二表面的所述管芯包括：
导电粘合材料，将所述管芯耦合到所述管芯焊盘的第二表面并且将所述管芯电耦合到所述管芯焊盘；以及
导线，具有耦合到所述管芯的相应的第一端和耦合到所述引线的第二表面的相应的第二端，所述导线将所述管芯电耦合到所述引线。
17.一种形成半导体封装件的方法，包括：
将保护层选择性地耦合到引线框架的引线部分的第一表面和管芯焊盘部分的第一表面，所述管芯焊盘部分和所述引线部分具有与所述第一表面相对的第二表面；
将引线框架带耦合到所述保护层；
将管芯耦合到所述管芯焊盘部分的每个第二表面；
形成多个电连接，每个电连接具有与相应引线部分的相应第二表面耦合的第一端和耦合到相应管芯的第二端；
形成模制化合物，所述模制化合物覆盖所述引线框架带、所述保护层、所述管芯焊盘部分的所述第二表面、所述引线部分的所述第二表面、所述管芯和所述电连接；
移除所述引线框架带以暴露所述保护层；
去除所述保护层以将所述管芯焊盘部分的所述第一表面和所述引线部分的所述第一表面暴露于外部环境，所述保护层的所述去除形成所述模制化合物的多个延伸部分，每个延伸部分延伸超出所述引线部分的所述第一表面和所述管芯焊盘部分的所述第一表面，所述多个延伸部分邻接所述引线部分和所述管芯焊盘部分；以及
将所述模制化合物层、所述管芯焊盘部分、所述引线部分、所述电连接和所述管芯分割成单独的半导体封装件；
其中所述模制化合物延伸超出每个引线部分的第三表面，每个第三表面背向所述管芯焊盘部分，横向于所述引线部分的第一表面和第二表面，并且被所述模制化合物覆盖。
18.根据权利要求17所述的形成半导体封装件的方法，其中所述保护层是水溶性材料。
19.根据权利要求18所述的形成半导体封装件的方法，其中去除所述保护层包括：将所述保护层暴露于水。
20.根据权利要求19所述的形成半导体封装件的方法，其中将所述保护层暴露于水包括：利用水喷射。
21.根据权利要求17所述的形成半导体封装件的方法，其中所述保护层是化学可溶材料。
22.根据权利要求21所述的形成半导体封装件的方法，其中去除所述保护层包括：将所述保护层暴露于化学品。
23.根据权利要求17所述的形成半导体封装件的方法，其中去除所述保护层包括：将所述保护层暴露于水喷射和化学浴。
24.根据权利要求17所述的形成半导体封装件的方法，其中去除所述保护层以将所述管芯焊盘部分的所述第一表面和所述引线部分的所述第一表面暴露形成多个第一凹部和多个第二凹部，每个第一凹部与相应的引线部分对准，每个第二凹部与相应的管芯焊盘部分对准。
25.一种半导体封装件，包括：
引线框架，具有管芯焊盘和多个引线，所述管芯焊盘具有第一暴露表面，并且所述多个引线中的每个引线具有第二暴露表面；
管芯，耦合到所述管芯焊盘；
多个导线，每个导线具有与所述多个引线的相应引线耦合的第一端和耦合到所述管芯的第二端；
模制化合物，包封所述管芯、所述多个导线、所述管芯焊盘和所述多个引线中的每个引线，所述模制化合物延伸超出每个引线的第三面，每个第三面背向所述管芯焊盘，横向于所述管芯焊盘的所述第一暴露表面和所述多个引线的所述第二暴露表面，并且被所述模制化合物覆盖；
模制化合物的延伸部分，与所述模制化合物成一体，所述延伸部分延伸超出所述管芯焊盘的所述第一暴露表面和所述多个引线的所述第二暴露表面的长度；以及
多个凹部，在所述模制化合物中暴露所述管芯焊盘的所述第一暴露表面和所述多个引线的所述第二暴露表面。
26.根据权利要求25所述的半导体封装件，其中所述多个凹部包括：
第一凹部，在所述模制化合物中暴露所述管芯焊盘的所述第一暴露表面；以及
多个第二凹部，在所述模制化合物中暴露所述多个引线的所述第二暴露表面。
27.根据权利要求26所述的半导体封装件，进一步包括多个引线焊球，每个引线焊球耦合到所述多个引线的相应第二暴露表面。
28.根据权利要求26所述的半导体封装件，进一步包括耦合到所述管芯焊盘的所述第一暴露表面的多个管芯焊盘焊球。
29.根据权利要求27所述的半导体封装件，其中所述管芯焊盘具有与所述第一暴露表面相对的第一覆盖表面，并且所述多个引线中的每个引线具有与所述第二暴露表面相对的第二覆盖表面，所述第一覆盖表面被所述管芯和所述模制化合物覆盖，所述第二覆盖表面被所述模制化合物覆盖。
30.根据权利要求25所述的半导体封装件，其中耦合到所述管芯焊盘的所述管芯包括粘合材料。
31.根据权利要求25所述的半导体封装件，其中所述管芯焊盘的所述第一暴露表面和所述多个引线的所述第二暴露表面是共面的。
CN201810431956.5A 2017-05-12 2018-05-08 在模制期间具有背面保护层以防止模具溢料失效的封装件 Active CN108878300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/594,351 2017-05-12
US15/594,351 US10128169B1 (en) 2017-05-12 2017-05-12 Package with backside protective layer during molding to prevent mold flashing failure

Publications (2)

Publication Number Publication Date
CN108878300A CN108878300A (zh) 2018-11-23
CN108878300B true CN108878300B (zh) 2022-09-09

Family

ID=64050964

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810431956.5A Active CN108878300B (zh) 2017-05-12 2018-05-08 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN201820678714.1U Withdrawn - After Issue CN208478317U (zh) 2017-05-12 2018-05-08 半导体封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201820678714.1U Withdrawn - After Issue CN208478317U (zh) 2017-05-12 2018-05-08 半导体封装件

Country Status (2)

Country Link
US (2) US10128169B1 (zh)
CN (2) CN108878300B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10128169B1 (en) * 2017-05-12 2018-11-13 Stmicroelectronics, Inc. Package with backside protective layer during molding to prevent mold flashing failure
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN112718413B (zh) * 2020-12-05 2023-04-07 富联裕展科技(深圳)有限公司 复合件的密封方法及密封装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452227A (zh) * 2002-04-03 2003-10-29 株式会社巴川制纸所 半导体装置制造用的粘接片
CN103295923A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN208478317U (zh) * 2017-05-12 2019-02-05 意法半导体公司 半导体封装件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6769174B2 (en) * 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
US6768189B1 (en) * 2003-06-04 2004-07-27 Northrop Grumman Corporation High power chip scale package
WO2005091353A1 (en) * 2004-02-26 2005-09-29 Infineon Technologies Ag A non-leaded semiconductor package and a method to assemble the same
US7662672B2 (en) * 2006-10-13 2010-02-16 Chipmos Technologies (Bermuda) Ltd. Manufacturing process of leadframe-based BGA packages
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US8810015B2 (en) * 2009-06-14 2014-08-19 STAT ChipPAC Ltd. Integrated circuit packaging system with high lead count and method of manufacture thereof
US8314489B2 (en) * 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
US20130200503A1 (en) * 2012-02-08 2013-08-08 Carsem (M) Sdn, Bhd. Protective layers in semiconductor packaging
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
CN102842560A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp多芯片堆叠式封装件及其封装方法
US9589906B2 (en) * 2015-02-27 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452227A (zh) * 2002-04-03 2003-10-29 株式会社巴川制纸所 半导体装置制造用的粘接片
CN103295923A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN208478317U (zh) * 2017-05-12 2019-02-05 意法半导体公司 半导体封装件

Also Published As

Publication number Publication date
CN108878300A (zh) 2018-11-23
US10128169B1 (en) 2018-11-13
US20180331020A1 (en) 2018-11-15
US20190019745A1 (en) 2019-01-17
CN208478317U (zh) 2019-02-05
US10461019B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
CN108878300B (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
US10541196B2 (en) QFN pre-molded leadframe having a solder wettable sidewall on each lead
US7934313B1 (en) Package structure fabrication method
US6489218B1 (en) Singulation method used in leadless packaging process
US7863757B2 (en) Methods and systems for packaging integrated circuits
US20210143089A1 (en) Semiconductor package with wettable flank
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
US6841414B1 (en) Saw and etch singulation method for a chip package
CN107644862B (zh) 具有银纳米层的粗糙引线框
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
KR100809818B1 (ko) 반도체 장치의 제조 방법
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US20140001620A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US20070222040A1 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
CN209785926U (zh) 半导体器件
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20150001691A1 (en) Packaged semiconductor device
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US11735435B2 (en) Quad flat no lead package and method of making
KR200489288Y1 (ko) 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체
CN106298650A (zh) 使用牺牲材料而分离的半导体封装体
US20020048851A1 (en) Process for making a semiconductor package
US9984980B2 (en) Molded lead frame device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221206

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Inner Lake Province

Patentee before: STMicroelectronics, Inc.

TR01 Transfer of patent right