CN106298650A - 使用牺牲材料而分离的半导体封装体 - Google Patents

使用牺牲材料而分离的半导体封装体 Download PDF

Info

Publication number
CN106298650A
CN106298650A CN201511001575.6A CN201511001575A CN106298650A CN 106298650 A CN106298650 A CN 106298650A CN 201511001575 A CN201511001575 A CN 201511001575A CN 106298650 A CN106298650 A CN 106298650A
Authority
CN
China
Prior art keywords
lead
wire
connecting rod
nude film
sacrifice layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511001575.6A
Other languages
English (en)
Other versions
CN106298650B (zh
Inventor
J·塔利多
A·扎潘塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Publication of CN106298650A publication Critical patent/CN106298650A/zh
Application granted granted Critical
Publication of CN106298650B publication Critical patent/CN106298650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92127—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本披露的实施例涉及使用牺牲材料而分离的半导体封装体。一个或多个实施例涉及使用牺牲材料组装而成的半导体封装体，当去除该牺牲材料时，该牺牲材料将这些组装的封装体分离成多个单独的封装体。通过掩盖技术去除该牺牲材料，从而使得掩模、图案化或者对准步骤都不需要。在一个实施例中，在相邻引线之间的引线框的连接杆上的引线框上形成该牺牲材料。在模制步骤之后，该连接杆被蚀刻掉，从而暴露该牺牲材料的表面。去除该牺牲材料，由此将这些组装的封装体分离成多个单独的封装体。

Description

使用牺牲材料而分离的半导体封装体
技术领域
本披露的实施例涉及半导体封装体和形成半导体封装体的方法。
背景技术
引线框半导体封装体经常被组装并且被模制为引线框条带中的半导体封装体组。如在本领域众所周知的，引线框条带包括通过连接杆连接在一起的多个裸片焊盘和引线。引线框条带的这些裸片焊盘可以以单线或矩阵被安排。
组装这些封装体之后，通过单片化工艺使这些单独的封装体彼此分离。单片化工艺还去除这些连接杆，由此用每个组装的封装体将这些引线与这些裸片焊盘电隔离开。
通常涉及锯切、激光切割或穿孔的单片化工艺可能导致多个问题。例如，在这些单片化工艺中的一个或多个工艺过程中可能将多个应力引入到这些封装体中。这些引入的应力可能导致在这些封装体的模制材料中的裂缝并且可能导致引线从模制材料脱离，由此影响封装体的可靠性。
此外，锯刀(尤其磨损的锯刀)可能导致引线沿着模制材料拖尾。拖尾到一起的相邻引线可能导致不想要的相邻引线的电耦接。
在单片化工艺过程中遇到的另一个问题是由于模制的引线框条带的翘曲。也就是，在模制工艺过程中，引线框条带可能具有引入的翘曲。针对单片化工艺，该翘曲可能使得引线条带难以在保持器件上维持真空。
最后，总之，锯切、激光切割和穿孔利用图案化的加工步骤来将这些封装体分离开。例如，这些工艺中的每一个工艺利用栅格图案用激光、锯刀或穿孔机制来对准引线框条带，如划切轨道。在那个方面，在自动化单片化工具中通常需要绘图软件或视觉工具。这会使得单片化工艺昂贵且耗时。
发明内容
一个或多个实施例涉及使用牺牲材料组装的半导体封装体，当去除该牺牲材料时，该牺牲材料将该组装的封装体分离成多个单独的封装体。可以通过掩盖技术去除牺牲材料，该掩盖技术不需要掩模、图案化或对准步骤。在一个实施例中，在相邻的引线之间的引线框的连接杆上形成牺牲材料。在模制步骤之后，连接杆被蚀刻掉，从而暴露牺牲材料的表面。用无掩模技术去除牺牲材料，由此将这些组装的封装体分离成多个单独的封装体。
在一个实施例中，牺牲材料是聚合物，如通过热处理步骤去除的可热分解的聚合物。在另一个实施例中，牺牲材料是流体可溶性材料，如水溶性合成聚合物。因此，可以在水浴中去除牺牲材料。在又一实施例中，牺牲材料是在流体浴化学剂(如显影剂)中被去除的感光材料，该流体浴化学剂去除感光材料。
附图说明
在附图中，完全相同的参考号标识类似的元件。附图中元件的大小和相对位置不一定成比例地绘制。
图1是根据本披露的一个实施例制成的半导体封装体的横截面视图。
图2A至图2F展示了组装图1的半导体封装体的各种步骤的多个横截面视图。
具体实施方式
在以下描述中，列举了某些具体细节以便提供对本披露的各种方面的透彻理解。然而，在本披露中所描述的该发明可以在没有这些具体细节的情况下实施。在一些实例中，没有详细描述公知结构和形成与半导体裸片相关联的结构的方法以避免使对本披露的这些实施例和方面的描述变得模糊。
图1示出了根据本披露的一个实施例的半导体封装体10。封装体10包括引线框，该引线框包括裸片焊盘14和多条引线16。引线框具有上表面18和下表面20。尽管仅示出了两条引线16，裸片焊盘的每一侧上有一条引线，应当认识到的是，任何数量的引线可以位于裸片焊盘的任何数量的侧附近，包括仅一条引线位于裸片焊盘的一侧附近。
引线框包括一种或多种导电材料，并且可以由金属材料(如铜或铜合金)形成。用一个或多个导电层22对裸片焊盘14的下表面20和引线框的这些引线16进行电镀。该一个或多个导电层22可以是多种金属材料的纳米层或微米层，如Ag、Ni/Pd、Ni/Pd/Ag、Ni/Pd/Au-Ag合金或Ni/Pd/Au/Ag。该一个或多个导电层22使引线框免受如腐蚀和氧化，并由此提供改善的与其他组件的电耦接。此外，导电层22提供导电凸块(如焊料)的可湿表面，以当封装体耦接于另一个器件或基板时沿其流动。如将于以下解释的，在组装和将引线框条带的组装封装体单片化为多个单独的封装体的过程中，该一个或多个导电层22充当蚀刻掩模。
尽管未示出，导电层中的一个或多个层也可以在引线16的上表面和/或引线框条带的裸片焊盘14上沉积。
通过粘合材料26将半导体裸片24固定于裸片焊盘14的上表面18。半导体裸片24包括电气器件，如传感器、一个或多个集成电路或者在本领域中公知的任何其他电气组件。粘合材料26可以是被配置成用于将裸片24固定于裸片焊盘14的任何材料，如粘胶、粘膏、胶带等等。在一个实施例中，粘合材料26是环氧粘胶并且可以包括树脂和填充物材料。
多条导电线30将裸片24电耦接至引线16。也就是，导电线30的第一端32被耦接至裸片24的键合焊盘34，并且导电线30的第二端36被耦接至引线16的上表面18。裸片24的键合焊盘34被电耦接至在裸片中形成的电气器件或结构。因此，通过导电线30将裸片24的电气器件电耦接至引线16。
包封材料40围绕裸片24和导电线30并且至少位于引线16和裸片焊盘14的上表面之上。包封材料40是保护封装体中的电气组件和材料(如导电线30和裸片24)的绝缘材料。具体地，包封材料40可以使电气组件和材料免受腐蚀、物理损坏、湿害、或损坏电气器件和材料的其他原因。在一个实施例中，包封材料40是模制化合物，如聚合物树脂。
如将由本领域的普通技术人员理解的，封装体10被配置成耦接至外部器件，如另一个封装体或基板。引线16针对封装体10外面的裸片24提供电连接。具体地，连接凸块(未示出)如焊球将封装体10的引线16耦接至外部器件。
图2A至图2F根据本披露的一个实施例展示了用于形成如图1的半导体封装体10的多个半导体封装体的处理步骤。如在图2A中示出的，过程开始于具有上表面52和下表面54的引线框条带50。引线框条带50被蚀刻以形成多个裸片焊盘14和多条引线16。引线16和裸片焊盘14的多个部分通过引线连接杆56和裸片焊盘连接杆58保持耦接在一起。
引线16位于相应的裸片焊盘14的周边部分。在那个方面，相邻裸片焊盘14之间的是多条引线16。将由本领域的普通技术人员认识到，尽管在相邻裸片焊盘14之间示出了仅两条引线，在两个相邻裸片焊盘14之间可以蚀刻许多引线。
在图示的实施例中，一对相邻的引线16位于相邻的裸片焊盘14之间。该对引线16中的一条引线与裸片焊盘14中的一个裸片焊盘相关联并且该对引线16中的另一条引线与裸片焊盘14中的另一个裸片焊盘相关联。该对引线中的两条相邻的引线16通过引线连接杆56被耦接在一起。引线连接杆56沿着引线16的整个宽度(进入和离开页面)被耦接在一起。另外，引线连接杆56继续延伸至沿着这些裸片焊盘14的同一侧定位的这些相邻引线16并且耦接至在裸片焊盘14的同一侧上的这些引线中的每一条引线。也就是，引线连接杆56沿着裸片焊盘14的一侧延伸进入并离开页面。
通过裸片焊盘连接杆58将裸片焊盘14耦接至相邻的引线16。裸片焊盘连接杆58从裸片焊盘14的一侧延伸至引线16的一侧。引线框条带50由一种或多种导电材料制成，并且在一个实施例中由铜制成。可以使用包括冲压的标准引线框成形技术形成引线框条带以包括裸片焊盘14、引线16、引线连接杆56和裸片焊盘连接杆58。
如将对本领域的普通技术人员明显的，尽管仅示出几个裸片焊盘14，引线框条带50可以包括任何数量的裸片焊盘。此外，所形成的每个封装体可以包括一个或多个裸片焊盘。另外，引线框条带50可以包括单行的裸片焊盘或者可以包括矩阵形式的裸片焊盘。
如在图2A中示出的，导电层22中的一个或多个层在引线16的下表面和引线框条带50的裸片焊盘14上沉积。在一个实施例中，在引线16和裸片焊盘14的下表面上并且任选地在上表面上电镀导电层22，如Ni/Pd/Ag、Ni/Pd/Au-Ag合金、或Ni/Pd/Au/Ag。如将于以下解释的，当去除引线连接杆56和裸片焊盘连接杆58时以及当使组装的封装体彼此分离时，该一个或多个导电层22可以充当蚀刻掩模。
如在图2B中示出的，在引线框条带50的引线连接杆56之上形成牺牲材料60。在一个实施例中，牺牲材料60是聚合物，如可热分解的聚合物、如聚碳酸酯或水溶性合成聚合物、如聚乙烯醇(PVA)或者任何其他流体可溶性材料。在另一个实施例中，牺牲材料是感光材料，如光刻胶，其可以用化学浴如显影剂被容易地去除。
在一个实施例中，使用标准模制技术如将引线框条带50放置于模具中并且将牺牲材料60注入到模具中而在引线框条带50的引线连接杆56上形成牺牲材料60。牺牲材料60将在模具中沿着引线连接杆56行进。牺牲材料60可能随着时间推移而硬化并且在一些情况中可能需要固化步骤来硬化。在其他实施例中，牺牲材料是沉积于引线连接杆56上的图案。在又一实施例中，牺牲材料60是在整个引线框条带50之上沉积的掩盖并且然后在除了引线连接杆56之上的那些位置之外的所有位置处被去除。例如，如果牺牲材料60是感光材料，那么该感光材料可以是正性或者负性光刻胶。在一个实施例中，感光材料可以是所沉积的掩盖，经历图案化的曝光，并且然后去除该感光材料的经曝光或未经曝光的部分，从而使得仅连接杆56之上的感光材料保留，由此形成牺牲材料60。
如在图2C中示出的，通过粘合材料26将多个半导体裸片24固定于这些裸片焊盘14的这些上表面。使用标准的组装技术，粘合材料26可以被施加于裸片24的下表面和裸片焊盘14的上表面中的至少一者。通过导电线30将半导体裸片24电耦接至引线16。也就是，使用标准的组装技术，导电线30的第一端32被耦接至裸片24的键合焊盘34并且导电线30的第二端36被耦接至引线16。
尽管未示出，如在本领域中所公知的，可以以倒装芯片安排将裸片电耦接至引线。也就是，裸片将大于在附图中所示出的，从而使得每个裸片的外周长将位于这些引线的上表面的一部分上。位于裸片和引线之间的焊球将提供其间的电气通信。在那个方面，引线可以提供针对裸片的电气支撑和机械支撑。因此，在一些实施例中，引线框条带可以不包括裸片焊盘。
如在图2D中示出的，使用常规封装技术在引线框条带50之上形成包封材料40，由此形成多个组装的封装体。例如，如在本领域中公知的，可以使用模制工艺以在引线框条带50之上形成包封材料40。也就是，将引线框条带50放置于模具中并且将包封材料40引入到模具中。包封材料40流经模具并且随着时间推移而硬化。在一些实施例中，用一个或多个固化步骤可以使包封材料40硬化，然而，这将取决于所使用的包封材料。这些固化步骤可以发生于包封步骤之后的任何后续工艺步骤过程中。
如在图2E中示出的，引线连接杆56和裸片焊盘连接杆58被去除。如在图2E中示出的，去除引线连接杆56和裸片焊盘连接杆58分别暴露了牺牲材料60的下表面62和包封材料40的下表面64。
可以使用标准引线框蚀刻技术去除引线连接杆56和裸片焊盘连接杆58。在一个实施例中，蚀刻化学剂是氨基化学剂。引线16和裸片焊盘14的下表面上的一个或多个导电层22基本上耐蚀刻化学剂并由此充当为蚀刻掩模。类似地，包封材料40也基本上耐蚀刻化学剂。在那个方面，包封材料形成蚀刻停止。牺牲材料60也可以基本上耐蚀刻化学剂。
当完成蚀刻引线连接杆56和裸片焊盘连接杆58时，电气组件被隔离开，而同时组装的封装体保持为机械地耦接在一起。具体地，通过去除引线连接杆56，每个组装的封装体与其他组装的封装体电隔离开，而同时通过牺牲材料60维持与彼此的机械耦接。类似地，通过去除裸片焊盘连接杆58，每个组装的封装体的裸片焊盘14与同一组装的封装体的引线16电隔离开，而同时通过包封材料40维持机械地耦接在一起。
当每个组装的封装体与其他组装的封装体电隔离开时，每个封装体可以被电性地测试而仍然以引线框条带的形式机械地耦接在一起。也就是，当组装的封装体通过牺牲材料40保持为彼此机械地耦接时，在电气测试过程中处理该封装体更容易。如将对本领域的普通技术人员明显的，电气地测试带状形式的封装体的能力提供了显著的益处。包括耦接在一起的多个封装体的条带相比于单独地每个封装体更加容易处理。在那个方面，可以以简化的方式并且比电气测试多个单独的封装体更高效地完成电气测试这些单独的封装体。
如在图2F中示出的，去除牺牲材料60，由此将这些组装的封装体分离成多个单独的封装体10。可以使用各种技术去除牺牲材料60并且所使用的方法取决于针对牺牲材料60使用的材料的类型。在一个或多个实施例中，使用掩盖技术去除牺牲材料60，其中，组装的引线框条带的大部分(如果不是全部)暴露于没有对准或掩模类型特征的去除步骤。
在牺牲材料60为可热分解的聚合物的实施例中，通过将引线框条带暴露于热处理过程中，如通过将引线框条带放置于烤箱中，可以去除牺牲材料。如将对本领域的普通技术人员明显的，用于热处理过程中的加工时间和温度将是适合于分解该聚合物的那些时间和温度并且将取决于所使用的特定类型的聚合物。当暴露于热中时，聚合物将分解和/或溶解，由此将这些封装体彼此分离开。
在牺牲材料60是在流体中可溶解的如像聚乙烯醇(PVA)的水溶性材料的实施例中，通过将引线框条带放置于流体浴(如水浴)中去除牺牲材料60。在一些实施例中，浴可以包括搅拌。
在该实施例中，其中，牺牲材料60是感光材料，可以使用用于去除感光材料的各种标准的方法去除该感光材料。该方法将取决于所使用的特定类型的感光材料。在一个实施例中，用显影剂去除感光材料。在一个实施例中，用于去除感光材料的化学剂可以在浴中完成并且可以包括搅拌。在另一个实施例中，感光材料通过暴露于热处理过程如暴露于烤箱中而被去除。
可以获得使用牺牲材料将这些单独的封装体分离开的各种益处。具体地，将认识到的是，单片化步骤不会不利地影响封装体中的组件。例如，这些封装体可以被分离开而不把在锯切工艺或穿孔工艺过程中经常发生的机械应变引入到封装体中。此外，通过不锯切在引线框条带上形成的组装的封装体，可以消除从引线延伸的锯切毛边。
本领域的普通技术人员将认识到，在一个或多个实施例中，通过以无图案或者无掩模的方式去除牺牲材料而使这些封装体单片化。而且，整个引线框条带会暴露于该去除方法。在那个方面，可以完成单片化步骤而没有用于与在引线框条带上的组装的封装体的划切轨道(如与自动化切割工具相关联的那些)对准的耗时的对准步骤。有意义地，该单片化工艺不需要昂贵的锯切设备。
此外，用于去除牺牲层的设备可以是低成本、标准的设备，该设备可广泛购得并且不需要特殊对准设备。不需要执行对准步骤、图案化和蚀刻步骤或者其他耗时的多重步骤过程。在热去除实施例中，在烤箱中简单地加热引线框条带至标准的操作温度，如200℃至260℃，或者在那个范围中或附近的一些温度。裸片和封装体将被期望经常在其使用寿命中暴露于(并且可以自己生成)260℃的范围中的温度并且不会降低性能。因此，将它们加热到260℃不会损坏它们，但将完全熔化掉牺牲层60。
类似地，如果材料60是水溶性的，简单地用水对整个引线框冲洗一段时间以完全去除层60但不影响、损坏或者去除封装体或引线框的任何部分。
应当认识到的是，在图2A至图2F中示出和描述的方法可以以与所示出的不同的顺序执行。例如，可以在于引线连接杆之上形成牺牲材料之前将裸片固定于裸片焊盘并电耦接至引线上。
以上所描述的各个实施例可以被组合以提供进一步的实施例。在本说明书中引用的和/或在申请数据表中列举的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利公开通过引用而完全并入于此。如果有必要，可以对实施例的各方面进行修改，以采用各专利、申请和公开的概念来提供更进一步的实施例。
鉴于以上的详细说明，可以对实施例做出这些和其他改变。总之，在以下权利要求书中，所使用的术语不应当被解释为将权利要求书局限于本说明书和权利要求书中所披露的特定实施例，而是应当被解释为包括所有可能的实施例、连同这些权利要求有权获得的等效物的整个范围。相应地，权利要求书不受本披露的限制。

Claims (22)

1.一种方法，包括：
将第一裸片耦接至第一裸片焊盘；
将第二裸片耦接至第二裸片焊盘；
将第一导电线的第一端耦接至所述第一裸片的焊盘并且将所述第一导电线的第二端耦接至第一引线；
将第二导电线的第一端耦接至所述第二裸片的焊盘并且将所述第二导电线的第二端耦接至第二引线，所述第一引线与所述第二引线通过引线连接杆彼此相连接；
在所述引线连接杆的上表面上形成牺牲层；
用包封材料包封所述第一裸片和所述第二裸片、所述第一导电线和所述第二导电线以及所述第一引线和所述第二引线和所述连接杆的多个部分；
蚀刻所述引线连接杆以暴露所述牺牲层的表面；并且
使用无掩模的掩盖技术去除所述牺牲层以形成第一半导体封装体和第二半导体封装体。
2.如权利要求1所述的方法，进一步包括用一个或多个导电层对所述第一引线的底表面和所述第二引线的底表面以及所述第一裸片焊盘的底表面和所述第二裸片焊盘的底表面进行电镀并且保留所述引线连接杆的底表面未被电镀，其中，当所述引线连接杆被蚀刻以暴露所述牺牲层的所述表面时，所述一个或多个导电层充当蚀刻掩模。
3.如权利要求1所述的方法，进一步包括蚀刻将所述第一裸片焊盘耦接至所述第一引线的裸片焊盘连接杆，其中，蚀刻所述裸片焊盘连接杆暴露了所述包封材料的表面。
4.如权利要求3所述的方法，其中，蚀刻所述裸片焊盘连接杆与蚀刻所述引线连接杆在同一蚀刻步骤中发生。
5.如权利要求1所述的方法，其中，所述牺牲层是可热分解的聚合物、水溶性材料以及感光材料中的一项。
6.如权利要求1所述的方法，其中，所述牺牲层是可热分解的聚合物，并且其中，去除所述牺牲层包括热处理所述可热分解的聚合物。
7.如权利要求1所述的方法，其中，所述牺牲层是水溶性材料。
8.如权利要求1所述的方法，其中，在所述引线连接杆的上表面上形成所述牺牲层包括使用模具并且将所述牺牲层注入到所述模具中、到所述引线连接杆的上表面之上。
9.一种方法，包括：
将第一裸片耦接至第一裸片焊盘；
将第二裸片耦接至第二裸片焊盘；
将所述第一裸片电耦接至第一引线；
将所述第二裸片电耦接至第二引线，所述第二引线通过引线连接杆耦接至所述第一引线；
在所述引线连接杆上沉积牺牲材料；
用包封材料包封所述第一裸片和所述第二裸片，所述包封材料抵接所述牺牲材料的多个侧表面；
去除所述引线连接杆以暴露所述牺牲材料的下表面；并且
去除所述牺牲材料以将包括所述第一裸片的第一封装体与包括所述第二裸片的第二封装体分离。
10.如权利要求9所述的方法，其中，去除牺牲材料包括热处理所述牺牲材料。
11.如权利要求10所述的方法，其中，所述牺牲材料为聚碳酸酯。
12.如权利要求11所述的方法，其中，聚碳酸酯在所述热处理步骤过程中分解或溶解以将所述第一封装体与所述第二封装体分离。
13.如权利要求9所述的方法，其中，去除所述牺牲材料包括通过将所述牺牲材料放置于流体浴中而去除所述牺牲材料。
14.如权利要求11所述的方法，其中，所述流体是水。
15.如权利要求9所述的方法，其中，在所述引线连接杆之上形成所述牺牲材料包括使用模制工艺以在所述引线连接杆之上形成所述牺牲材料。
16.如权利要求9所述的方法，其中，在所述引线连接杆之上形成所述牺牲材料发生于所述第一裸片被耦接至所述第一裸片焊盘之前以及所述第二裸片被耦接至所述第二裸片焊盘之前。
17.一种方法，包括：
在连接杆上形成牺牲层，所述连接杆将引线框的第一引线耦接至所述引线框的第二引线；
在所述引线框上组装第一封装体和第二封装体，所述第一引线是所述第一封装体的一部分而所述第二引线是所述第二封装体的一部分；
去除所述连接杆以暴露所述牺牲层的表面并且以将所述第一引线与所述第二引线解耦；以及
去除所述牺牲层以将所述第一封装体与所述第二封装体分离。
18.如权利要求17所述的方法，其中，去除所述连接杆包括蚀刻所述连接杆以暴露所述牺牲层的所述表面。
19.如权利要求17所述的方法，其中，所述牺牲层是可热分解的聚合物，其中，去除所述牺牲层以将所述第一封装体与所述第二封装体分离包括热处理所述可热分解的聚合物。
20.如权利要求17所述的方法，其中，去除所述牺牲层以将所述第一封装体与所述第二封装体分离包括使用流体浴来去除所述牺牲层。
21.如权利要求20所述的方法，其中，所述牺牲层在所述流体浴中溶解。
22.如权利要求17所述的方法，其中，所述牺牲层是聚乙烯醇。
CN201511001575.6A 2015-06-29 2015-12-28 使用牺牲材料而分离的半导体封装体 Active CN106298650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/754,143 US9536756B1 (en) 2015-06-29 2015-06-29 Semiconductor packages separated using a sacrificial material
US14/754,143 2015-06-29

Publications (2)

Publication Number Publication Date
CN106298650A true CN106298650A (zh) 2017-01-04
CN106298650B CN106298650B (zh) 2020-01-03

Family

ID=57602822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511001575.6A Active CN106298650B (zh) 2015-06-29 2015-12-28 使用牺牲材料而分离的半导体封装体

Country Status (2)

Country Link
US (1) US9536756B1 (zh)
CN (1) CN106298650B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111812487A (zh) * 2020-07-14 2020-10-23 长江存储科技有限责任公司 失效分析样品的制备方法及失效分析样品
CN113223975A (zh) * 2020-02-05 2021-08-06 英飞凌科技股份有限公司 在半导体裸片的背侧金属化部上使用牺牲层的烧结方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640729B (zh) * 2020-04-21 2023-08-18 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
CN103187375A (zh) * 2011-12-30 2013-07-03 英飞凌科技股份有限公司 器件和用于制造电子器件的方法
US20150008597A1 (en) * 2010-03-12 2015-01-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Protective Layer to Protect Semiconductor Die Edge During Singulation
US20150147847A1 (en) * 2013-03-14 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Molding Material Forming Steps

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US20150008597A1 (en) * 2010-03-12 2015-01-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Protective Layer to Protect Semiconductor Die Edge During Singulation
CN103187375A (zh) * 2011-12-30 2013-07-03 英飞凌科技股份有限公司 器件和用于制造电子器件的方法
US20150147847A1 (en) * 2013-03-14 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Molding Material Forming Steps

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223975A (zh) * 2020-02-05 2021-08-06 英飞凌科技股份有限公司 在半导体裸片的背侧金属化部上使用牺牲层的烧结方法
CN111812487A (zh) * 2020-07-14 2020-10-23 长江存储科技有限责任公司 失效分析样品的制备方法及失效分析样品
CN111812487B (zh) * 2020-07-14 2021-04-13 长江存储科技有限责任公司 失效分析样品的制备方法及失效分析样品

Also Published As

Publication number Publication date
CN106298650B (zh) 2020-01-03
US9536756B1 (en) 2017-01-03
US20160379846A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US9012268B2 (en) Leadless packages and method of manufacturing same
TW558819B (en) Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
KR101064755B1 (ko) 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US9363901B2 (en) Making a plurality of integrated circuit packages
JP2007048981A (ja) 半導体装置の製造方法
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
CN205609512U (zh) 半导体封装体
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
CN108878300B (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
US20150130037A1 (en) Method of Electrically Isolating Shared Leads of a Lead Frame Strip
CN106298650A (zh) 使用牺牲材料而分离的半导体封装体
JP2011142337A (ja) 半導体装置の製造方法
US20160307831A1 (en) Method of making a qfn package
JP4418764B2 (ja) 樹脂封止型半導体パッケージの製造方法
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
TW201530723A (zh) 用於處理導線框表面之方法及具有經處理之導線框表面之裝置
JP3993218B2 (ja) 半導体装置の製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
KR100386817B1 (ko) 칩 스케일형 반도체 패키지 제조 방법
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP6788509B2 (ja) リードフレームの製造方法およびリードフレーム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221129

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Inner Lake Province

Patentee before: STMicroelectronics, Inc.