JP2019029569A - リードフレームおよび半導体装置の製造方法 - Google Patents
リードフレームおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019029569A JP2019029569A JP2017149390A JP2017149390A JP2019029569A JP 2019029569 A JP2019029569 A JP 2019029569A JP 2017149390 A JP2017149390 A JP 2017149390A JP 2017149390 A JP2017149390 A JP 2017149390A JP 2019029569 A JP2019029569 A JP 2019029569A
- Authority
- JP
- Japan
- Prior art keywords
- region
- lead frame
- outer peripheral
- alignment mark
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
まず、図1乃至図3により、本実施の形態によるリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図である。
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
次に、図1乃至図3に示すリードフレーム10の製造方法について、図6(a)−(e)を用いて説明する。なお、図6(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図4および図5に示す半導体装置20の製造方法について、図7(a)−(d)及び図8(a)−(c)を用いて説明する。
次に、図9乃至図11により、本実施の形態によるリードフレームの変形例について説明する。図9および図10に示す変形例は、アライメントマークの構成が異なるものであり、他の構成は、図1乃至図8に示す実施の形態と略同一である。また、図11に示す変形例は、主としてダイパッド及びリード部の構成が異なるものである。図9乃至図11において、図1乃至図8と同一部分には同一の符号を付して詳細な説明は省略する。
図9に示すリードフレーム10Aにおいて、アライメントマーク40は、外周領域18を厚み方向(Z方向)に貫通する貫通領域41と、外周領域18の厚み方向の途中まで凹む非貫通領域42とを有している。
図10に示すリードフレーム10Bにおいて、アライメントマーク40は、外周領域18を厚み方向(Z方向)に貫通する貫通領域43と、外周領域18の厚み方向の途中まで凹む非貫通領域44とを有している。この場合、貫通領域43と非貫通領域44とは一体に形成されている。
図11に示すリードフレーム10Cは、複数のパッケージ領域10aを含み、各パッケージ領域10aは、平面矩形状のダイパッド61と、ダイパッド61の周囲に設けられた複数の平面矩形状のリード部62とを備えている。この場合、リード部62は、各ダイパッド61の周囲に4つ配置されている。また、各ダイパッド61は、4本の吊りリード64によってコネクティングバー13又は外周領域18に保持されている。この場合、吊りリード64は、X方向又はY方向に平行に延びており、裏面側からハーフエッチングにより薄肉化されている。
10a パッケージ領域
11 ダイパッド
12 リード部
13 コネクティングバー
14 吊りリード
15 内部端子
17 外部端子
18 外周領域
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
40 アライメントマーク
45 ステップカット領域
46 切断領域
Claims (6)
- リードフレームにおいて、
外周領域と、
前記外周領域内に配置されたパッケージ領域と、
前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、
前記外周領域に設けられたアライメントマークとを備え、
前記アライメントマークは、前記ステップカット領域に重ならないように配置されている、リードフレーム。 - 前記アライメントマークは、前記ステップカット領域の幅方向両側にそれぞれ設けられている、請求項1記載のリードフレーム。
- 前記アライメントマークは、前記外周領域の厚み方向途中まで凹む非貫通領域を含む、請求項1又は2記載のリードフレーム。
- リードフレームにおいて、
外周領域と、
前記外周領域内に配置されたパッケージ領域と、
前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、
前記外周領域に設けられたアライメントマークとを備え、
前記アライメントマークは、前記外周領域を厚み方向に貫通する貫通領域を含む、リードフレーム。 - 前記アライメントマークは、前記外周領域の厚み方向途中まで凹む非貫通領域を含む、請求項4記載のリードフレーム。
- 半導体装置の製造方法において、
請求項1乃至5のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームを封止樹脂により封止する工程と、
前記アライメントマークに基づいて前記リードフレームを位置決めし、前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、
前記アライメントマークに基づいて前記リードフレームを位置決めし、前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017149390A JP7068640B2 (ja) | 2017-08-01 | 2017-08-01 | リードフレームおよび半導体装置の製造方法 |
JP2022076138A JP7249533B2 (ja) | 2017-08-01 | 2022-05-02 | リードフレームおよび半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017149390A JP7068640B2 (ja) | 2017-08-01 | 2017-08-01 | リードフレームおよび半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022076138A Division JP7249533B2 (ja) | 2017-08-01 | 2022-05-02 | リードフレームおよび半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029569A true JP2019029569A (ja) | 2019-02-21 |
JP7068640B2 JP7068640B2 (ja) | 2022-05-17 |
Family
ID=65478948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017149390A Active JP7068640B2 (ja) | 2017-08-01 | 2017-08-01 | リードフレームおよび半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7068640B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112378934A (zh) * | 2021-01-15 | 2021-02-19 | 同源微(北京)半导体技术有限公司 | 光学芯片、探测器以及制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002280488A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
-
2017
- 2017-08-01 JP JP2017149390A patent/JP7068640B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002280488A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112378934A (zh) * | 2021-01-15 | 2021-02-19 | 同源微(北京)半导体技术有限公司 | 光学芯片、探测器以及制作方法 |
CN112378934B (zh) * | 2021-01-15 | 2021-09-10 | 同源微(北京)半导体技术有限公司 | 光学芯片、探测器以及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7068640B2 (ja) | 2022-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
TW201803060A (zh) | 具有改良接觸引線之扁平無引線封裝 | |
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6810906B2 (ja) | リードフレームおよび半導体装置 | |
JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7486065B1 (ja) | リードフレーム及びその製造方法 | |
WO2024106469A1 (ja) | リードフレーム及びその製造方法 | |
JP2018137315A (ja) | リードフレームおよび半導体装置 | |
TWI706482B (zh) | 引線框架的製造方法及引線框架 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7068640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |