JP2002280488A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2002280488A JP2002280488A JP2001083568A JP2001083568A JP2002280488A JP 2002280488 A JP2002280488 A JP 2002280488A JP 2001083568 A JP2001083568 A JP 2001083568A JP 2001083568 A JP2001083568 A JP 2001083568A JP 2002280488 A JP2002280488 A JP 2002280488A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive foil
- insulating resin
- separation groove
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
持基板として回路素子が実装された回路装置がある。し
かしこれらの支持基板の厚みが、回路装置の小型薄型化
の障害となる問題があった。 【解決手段】 導電箔60に分離溝61を用いてブロッ
ク毎の導電パターン51を形成した後、分離溝61の表
面を化学的研磨で粗面化するので、絶縁性樹脂50と導
電パターン51の結合が強く、ブロック毎のダイシング
工程を導入して省資源で大量生産に適した回路装置の製
造方法を実現できる。
Description
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図11のように、プ
リント基板PSに実装される。
体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の
側部から外部接続用のリード端子4が導出されたもので
ある。
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
は、色々なセットの中に取り付けられる。
よび図14を参照しながら説明する。
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図13Aを参照)続
いて、第1の電極7,第2の電極8、ダイパッド9、第
1の裏面電極10および第2の裏面電極11対応するC
u箔20、21に耐エッチング性のレジスト22を被覆
し、Cu箔20、21をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い(以上図13Bを
参照)続いて、ドリルやレーザを利用してスルーホール
THのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールTHを形成する。こ
のスルーホールTHにより第1の電極7と第1の裏面電
極10、第2の電極8と第2の裏面電極10が電気的に
接続される。(以上図13Cを参照)更に、図面では省
略をしたが、ボンデイングポストと成る第1の電極7,
第2の電極8にAuメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド9にAuメッキを施し、ト
ランジスタチップTをダイボンディングする。
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図13Dを参照)以上の
製造方法により、支持基板5を採用したCSP型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
を図14のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図1
3の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
の課題に鑑みて成され、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、前記分離溝表
面を化学的に研磨してその表面を粗面化する工程と、所
望の前記導電パターンの前記各搭載部に回路素子を固着
する工程と、前記各搭載部の回路素子の電極と所望の前
記導電パターンとを電気的に接続する接続手段を形成す
る工程と、各搭載部の前記回路素子を一括して被覆し、
前記分離溝に充填されるように絶縁性樹脂で共通モール
ドする工程と、前記分離溝を設けていない厚み部分の前
記導電箔を除去する工程と、前記絶縁性樹脂を各搭載部
毎にダイシングにより分離する工程とを具備することを
特徴とする。
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
磨してその表面を粗面化するので、絶縁性樹脂にアンカ
ー効果を持たせてブロック毎に処理でき、多数個の回路
装置を量産でき、従来の課題を解決することができる。
について図1を参照しながら説明する。
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、前記分離溝表
面を化学的に研磨してその表面を粗面化する工程と、所
望の前記導電パターンの前記各搭載部に回路素子を固着
する工程と、前記各搭載部の回路素子の電極と所望の前
記導電パターンとを電気的に接続する接続手段を形成す
る工程と、各搭載部の前記回路素子を一括して被覆し、
前記分離溝に充填されるように絶縁性樹脂で共通モール
ドする工程と、前記分離溝を設けていない厚み部分の前
記導電箔を除去する工程と、前記絶縁性樹脂を各搭載部
毎にダイシングにより分離する工程から構成されてい
る。
していないが、Cu箔、Agメッキ、ハーフエッチング
の3つのフローで導電パターンの形成が行われる。化学
的研磨のフローで分離溝表面を化学的に研磨される。ダ
イボンドおよびワイヤーボンディングの2つのフローで
各搭載部への回路素子の固着と回路素子の電極と導電パ
ターンの接続が行われる。トランスファーモールドのフ
ローでは絶縁性樹脂による共通モールドが行われる。裏
面Cu箔除去のフローでは分離溝のない厚み部分の導電
箔のエッチングが行われる。裏面処理のフローでは裏面
に露出した導電パターンの電極処理が行われる。測定の
フローでは各搭載部に組み込まれた回路素子の良品判別
や特性ランク分けが行われる。ダイシングのフローでは
絶縁性樹脂からダイシングで個別の回路素子への分離が
行われる。
参照して説明する。
すように、導電箔60を用意し、少なくとも回路素子5
2の搭載部を多数個形成する導電パターン51を除く領
域の導電箔60に導電箔60の厚みよりも浅い分離溝6
1を形成して導電パターン51を形成することにある。
の導電箔60を用意する。この導電箔60は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔またはFe−Ni等の合
金から成る導電箔等が採用される。
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔60の厚みよりも浅い分離溝61が形成
できればよい。
例えば45mmでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔60が用意され、後述する
各工程に搬送されても良い。
導電箔60に多数の搭載部が形成されるブロック62が
4〜5個離間して並べられる。各ブロック62間にはス
リット63が設けられ、モールド工程等での加熱処理で
発生する導電箔60の応力を吸収する。また導電箔60
の上下周端にはインデックス孔64が一定の間隔で設け
られ、各工程での位置決めに用いられる。
に、ホトレジスト(耐エッチングマスク)PRを形成
し、導電パターン51となる領域を除いた導電箔60が
露出するようにホトレジストPRをパターニングする。
そして、図4Aに示す如く、ホトレジストPRを介して
導電箔60を選択的にエッチングする。
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
離溝61を形成でき、この場合は、どちらかといえば分
離溝61の側面はストレートに形成される。
りにエッチング液に対して耐食性のある導電被膜(図示
せず)を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、A
g、Ni、Au、PtまたはPd等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またAgの導電被膜にはAu細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
す。本図は図2Bで示したブロック62の1個を拡大し
たもの対応する。黒く塗られた部分の1個が1つの搭載
部65であり、導電パターン51を構成し、1つのブロ
ック62には5行10列のマトリックス状に多数の搭載
部65が配列され、各搭載部65毎に同一の導電パター
ン51が設けられている。各ブロックの周辺には枠状の
パターン66が設けられ、それと少し離間しその内側に
ダイシング時の位置合わせマーク67が設けられてい
る。枠状のパターン66はモールド金型との嵌合に使用
し、また導電箔60の裏面エッチング後には絶縁性樹脂
50の補強をする働きを有する。
分離溝61表面を化学的に研磨してその表面を粗面化す
ることにある。
過酸化水素を主成分とする処理液を用いると分離溝61
の壁面を粗面化できる。この処理液としては、メック
(株)製CB−801を用い、このエッチング液に数分
間浸漬して表面に1〜2μm程度の凹凸のある活性な表
面を形成する。これにより分離溝61の壁面の面積が増
加し、この後の工程でモールドする絶縁性樹脂50との
結合を強くでき、大きなアンカー効果が得られる。
処理液を用いて分離溝61の壁面を化学研磨して粗面化
する方法もある。有機酸系のエッチング液としては、メ
ック(株)製CZ−8100を用い、このエッチング液
に数分間浸漬して表面に1〜2μm程度の凹凸を形成す
る。これにより上述した硫酸―過酸化水素系のエッチン
グ液に比べて更に大きなアンカー効果が得られる。ただ
し、導電パターン51表面に悪影響のでない範囲での処
理液の選択が必要である。
プラズマエッチングする方法も採用できる。
所望の導電パターン51の各搭載部65に回路素子52
を固着し、各搭載部65の回路素子52の電極と所望の
導電パターン51とを電気的に接続する接続手段を形成
することにある。
イオード、ICチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、CSP、BGA等のフェイスダウンの半導体素
子も実装できる。
Aが導電パターン51Aにダイボンディングされ、エミ
ッタ電極と導電パターン51B、ベース電極と導電パタ
ーン51Bが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線55Aを介して接続される。また52Bは、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト55Bで固着される。
パターン51が集積されているので、回路素子52の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
各搭載部63の回路素子52を一括して被覆し、分離溝
61に充填されるように絶縁性樹脂50で共通モールド
することにある。
樹脂50は回路素子52A、52Bおよび複数の導電パ
ターン51A、51B、51Cを完全に被覆し、導電パ
ターン51間の分離溝61には絶縁性樹脂50が充填さ
れ、導電パターン51A、51B、51Cの側面の粗面
と結合して強固なアンカー効果が得られる。そして絶縁
性樹脂50により導電パターン51が支持されている。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
るいはインジェクションモールドする際に、図7Bに示
すように各ブロック62は1つの共通のモールド金型に
搭載部63を納め、各ブロック毎に1つの絶縁性樹脂5
0で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れる。
0の厚さは、回路素子52の金属細線55Aの最頂部か
ら約100μm程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。
るまでは、導電パターン51となる導電箔60が支持基
板となることである。従来では、図13の様に、本来必
要としない支持基板5を採用して導電路7〜11を形成
しているが、本発明では、支持基板となる導電箔60
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
く形成されているため、導電箔60が導電パターン51
として個々に分離されていない。従ってシート状の導電
箔60として一体で取り扱え、絶縁性樹脂50をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
分離溝61を設けていない厚み部分の導電箔60を除去
することにある。
び/または物理的に除き、導電パターン51として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図7では点線で
示している。その結果、約40μmの厚さの導電パター
ン51となって分離される。また絶縁性樹脂50が露出
する手前まで、導電箔60を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、絶縁性
樹脂50を露出させても良い。更に、導電箔60を点線
の位置まで全面ウェトエッチングし、絶縁性樹脂50を
露出させても良い。
51の裏面が露出する構造となる。すなわち、分離溝6
1に充填された絶縁性樹脂50の表面と導電パターン5
1の表面は、実質的に一致している構造となっている。
従って、本発明の回路装置53は図12に示した従来の
裏面電極10、11のように段差が設けられないため、
マウント時に半田等の表面張力でそのまま水平に移動し
てセルフアラインできる特徴を有する。
い、図8に示す最終構造を得る。すなわち、必要によっ
て露出した導電パターン51に半田等の導電材を被着
し、回路装置として完成する。
絶縁性樹脂50で一括してモールドされた各搭載部63
の回路素子52の特性の測定を行うことにある。
た後に、導電箔60から各ブロック62が切り離され
る。このブロック62は絶縁性樹脂50で導電箔60の
残余部と連結されているので、切断金型を用いず機械的
に導電箔60の残余部から剥がすことで達成できる。
に導電パターン51の裏面が露出されており、各搭載部
65が導電パターン51形成時と全く同一にマトリック
ス状に配列されている。この導電パターン51の絶縁性
樹脂50から露出した裏面電極56にプローブ68を当
てて、各搭載部65の回路素子52の特性パラメータ等
を個別に測定して良不良の判定を行い、不良品には磁気
インク等でマーキングを行う。
は絶縁性樹脂50でブロック62毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、テスターの載置台に置かれたブロック62は搭載部
65のサイズ分だけ矢印のように縦方向および横方向に
ピッチ送りをすることで、極めて早く大量にブロック6
2の各搭載部65の回路装置53の測定を行える。すな
わち、従来必要であった回路装置の表裏の判別、電極の
位置の認識等が不要にできるので、測定時間の大幅な短
縮を図れる。
く、絶縁性樹脂50を各搭載部65毎にダイシングによ
り分離することにある。
置の載置台に真空で吸着させ、ダイシングブレード69
で各搭載部65間のダイシングライン70に沿って分離
溝61の絶縁性樹脂50をダイシングし、個別の回路装
置53に分離する。
絶縁性樹脂50を切断する切削深さで行い、ダイシング
装置からブロック62を取り出した後にローラでチョコ
レートブレークするとよい。ダイシング時は予め前述し
た第1の工程で設けた各ブロックの周辺の枠状のパター
ン66と一体の相対向する位置合わせマーク67を認識
して、これを基準としてダイシングを行う。周知ではあ
るが、ダイシングは縦方向にすべてのダイシングライン
70をダイシングをした後、載置台を90度回転させて
横方向のダイシングライン70に従ってダイシングを行
う。
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
くてもその表面を化学的研磨で粗面化することで、絶縁
性樹脂と各導電パターンの結合が強くなり、非常に薄い
回路装置であるにも拘わらず絶縁性樹脂に依る回路素子
の封止が良好である。
程でブロック毎の共通モールドを行うことにより大幅な
樹脂量の削減が図れる更に、ダイシング工程では位置合
わせマークを用いてダイシングラインの認識が早く確実
に行われる利点を有する。更にダイシングは絶縁性樹脂
層のみの切断でよく、導電箔を切断しないことによりダ
イシングブレードの寿命も長くでき、導電箔を切断する
場合に発生する金属バリの発生もない。
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
る。
る。
る。
る。
る。
る。
る。
る。
ある。
る。
る。
る。
Claims (17)
- 【請求項1】 導電箔を用意し、少なくとも回路素子の
搭載部を多数個形成する導電パターンを除く領域の前記
導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
導電パターンを形成する工程と、 前記分離溝表面を化学的に研磨してその表面を粗面化す
る工程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
着する工程と、 各搭載部の前記回路素子を一括して被覆し、前記分離溝
に充填されるように絶縁性樹脂で共通モールドする工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。 - 【請求項2】 導電箔を用意し、少なくとも回路素子の
搭載部を多数個形成する導電パターンを除く領域の前記
導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
導電パターンを形成する工程と、 前記分離溝表面を化学的に研磨してその表面を粗面化す
る工程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
着する工程と、 前記各搭載部の回路素子の電極と所望の前記導電パター
ンとを電気的に接続する接続手段を形成する工程と、 各搭載部の前記回路素子を一括して被覆し、前記分離溝
に充填されるように絶縁性樹脂で共通モールドする工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。 - 【請求項3】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
1または請求項2に記載された回路装置の製造方法。 - 【請求項4】 前記導電箔の表面を導電皮膜で少なくと
も部分的に被覆することを特徴とする請求項1または請
求項2に記載された回路装置の製造方法。 - 【請求項5】 前記導電被膜はニッケル、金あるいは銀
メッキ形成されることを特徴とする請求項4に記載され
た回路装置の製造方法。 - 【請求項6】 前記導電箔に選択的に形成される前記分
離溝は化学的あるいは物理的エッチングにより形成され
ることを特徴とする請求項1または請求項2に記載され
た回路装置の製造方法。 - 【請求項7】 前記化学的研磨を有機酸を主成分とする
処理液で行うことを特徴とする請求項1または請求項2
に記載された回路装置の製造方法。 - 【請求項8】 前記化学的研磨を硫酸および過酸化水素
水を主成分とする処理液で行うことを特徴とする請求項
1または請求項2に記載された回路装置の製造方法。 - 【請求項9】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方を固着されることを
特徴とする請求項1または請求項2に記載された回路装
置の製造方法。 - 【請求項10】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項2に記載された回
路装置の製造方法。 - 【請求項11】 前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項1または請求
項2に記載された回路装置の製造方法。 - 【請求項12】 前記絶縁性樹脂は前記分離溝の表面と
結合してアンカー効果を持たせたことを特徴とする請求
項11に記載された回路装置の製造方法。 - 【請求項13】 前記導電箔には少なくとも回路素子の
搭載部を多数個形成する導電パターンをマトリックス状
に配列したブロックを複数個並べたことを特徴とする請
求項1または請求項2に記載された回路装置の製造方
法。 - 【請求項14】 前記絶縁性樹脂は前記ブロック毎にト
ランスファーモールドで付着されることを特徴とする請
求項13に記載された回路装置の製造方法。 - 【請求項15】 前記絶縁性樹脂でモールドされた前記
各ブロック毎に各搭載部にダイシングにより分離するこ
とを特徴とする請求項13に記載された回路装置の製造
方法。 - 【請求項16】 前記導電パターンと一緒に形成した合
わせマークを用いてダイシングを行うことを特徴とする
請求項15に記載された回路装置の製造方法。 - 【請求項17】 前記導電パターンと一緒に形成した対
向する合わせマークを用いてダイシングを行うことを特
徴とする請求項15に記載された回路装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083568A JP3963655B2 (ja) | 2001-03-22 | 2001-03-22 | 回路装置の製造方法 |
KR1020010056090A KR20020075188A (ko) | 2001-03-22 | 2001-09-12 | 회로 장치의 제조 방법 |
CNB011393106A CN1241259C (zh) | 2001-03-22 | 2001-10-30 | 电路装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083568A JP3963655B2 (ja) | 2001-03-22 | 2001-03-22 | 回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280488A true JP2002280488A (ja) | 2002-09-27 |
JP3963655B2 JP3963655B2 (ja) | 2007-08-22 |
Family
ID=18939366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001083568A Expired - Fee Related JP3963655B2 (ja) | 2001-03-22 | 2001-03-22 | 回路装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3963655B2 (ja) |
KR (1) | KR20020075188A (ja) |
CN (1) | CN1241259C (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186460A (ja) * | 2002-12-04 | 2004-07-02 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
WO2006115267A1 (ja) * | 2005-04-26 | 2006-11-02 | Dai Nippon Printing Co., Ltd. | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
CN1301043C (zh) * | 2002-12-20 | 2007-02-14 | 三洋电机株式会社 | 电路装置的制造方法 |
US7329957B2 (en) | 2004-03-24 | 2008-02-12 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method thereof |
JP2008187045A (ja) * | 2007-01-30 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレームとその製造方法、半導体装置 |
WO2010104274A2 (en) * | 2009-03-12 | 2010-09-16 | Lg Innotek Co., Ltd. | Lead frame and method for manufacturing the same |
CN102170748A (zh) * | 2010-02-26 | 2011-08-31 | 佳必琪国际股份有限公司 | 贴合式软性电路板、其制作方法及具有该电路板的条灯 |
JP2013118416A (ja) * | 2013-03-18 | 2013-06-13 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造 |
US8656581B2 (en) | 2006-04-27 | 2014-02-25 | Sanyo Electric Co., Ltd. | Method of fabricating a circuit apparatus |
JP2015207793A (ja) * | 2015-08-21 | 2015-11-19 | 大日本印刷株式会社 | 回路部材およびその製造方法 |
JP2016105432A (ja) * | 2014-12-01 | 2016-06-09 | Shマテリアル株式会社 | リードフレームの製造方法 |
JP2017011097A (ja) * | 2015-06-22 | 2017-01-12 | Shマテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP2017010961A (ja) * | 2015-06-16 | 2017-01-12 | Shマテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP2017168689A (ja) * | 2016-03-16 | 2017-09-21 | Shマテリアル株式会社 | Ledパッケージ並びに多列型led用リードフレーム及びその製造方法 |
JP2017168691A (ja) * | 2016-03-16 | 2017-09-21 | Shマテリアル株式会社 | Ledパッケージ並びに多列型led用リードフレーム及びその製造方法 |
JP2017168871A (ja) * | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
JP2019029569A (ja) * | 2017-08-01 | 2019-02-21 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP2019145774A (ja) * | 2018-02-23 | 2019-08-29 | ヘソン・ディーエス・カンパニー・リミテッド | 半導体パッケージ基板製造方法、それを利用して製造された半導体パッケージ基板、半導体パッケージ製造方法、及びそれを利用して製造された半導体パッケージ |
US11227775B2 (en) | 2019-10-01 | 2022-01-18 | Haesungds Co., Ltd. | Method of fabricating carrier for wafer level package by using lead frame |
JP2022093654A (ja) * | 2017-08-01 | 2022-06-23 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200721216A (en) * | 2005-09-22 | 2007-06-01 | Murata Manufacturing Co | Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module |
JP5091600B2 (ja) | 2006-09-29 | 2012-12-05 | 三洋電機株式会社 | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
WO2009090896A1 (ja) * | 2008-01-17 | 2009-07-23 | Murata Manufacturing Co., Ltd. | 電子部品 |
-
2001
- 2001-03-22 JP JP2001083568A patent/JP3963655B2/ja not_active Expired - Fee Related
- 2001-09-12 KR KR1020010056090A patent/KR20020075188A/ko active IP Right Grant
- 2001-10-30 CN CNB011393106A patent/CN1241259C/zh not_active Expired - Fee Related
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7105384B2 (en) | 2002-12-04 | 2006-09-12 | Sanyo Electric Co., Ltd | Circuit device manufacturing method including mounting circuit elements on a conductive foil, forming separation grooves in the foil, and etching the rear of the foil |
JP2004186460A (ja) * | 2002-12-04 | 2004-07-02 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
CN1301043C (zh) * | 2002-12-20 | 2007-02-14 | 三洋电机株式会社 | 电路装置的制造方法 |
US7329957B2 (en) | 2004-03-24 | 2008-02-12 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method thereof |
US8739401B2 (en) | 2005-04-26 | 2014-06-03 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member |
JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
US20090039486A1 (en) * | 2005-04-26 | 2009-02-12 | Yo Shimazaki | Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member |
KR100928474B1 (ko) * | 2005-04-26 | 2009-11-25 | 다이니폰 인사츠 가부시키가이샤 | 회로 부재의 제조 방법 |
US8742554B2 (en) | 2005-04-26 | 2014-06-03 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member |
WO2006115267A1 (ja) * | 2005-04-26 | 2006-11-02 | Dai Nippon Printing Co., Ltd. | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
US8656581B2 (en) | 2006-04-27 | 2014-02-25 | Sanyo Electric Co., Ltd. | Method of fabricating a circuit apparatus |
JP2008187045A (ja) * | 2007-01-30 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレームとその製造方法、半導体装置 |
US8564107B2 (en) | 2009-03-12 | 2013-10-22 | Lg Innotek Co., Ltd. | Lead frame and method for manufacturing the same |
CN102349153A (zh) * | 2009-03-12 | 2012-02-08 | Lg伊诺特有限公司 | 引线框架及其制造方法 |
WO2010104274A3 (en) * | 2009-03-12 | 2010-11-25 | Lg Innotek Co., Ltd. | Lead frame and method for manufacturing the same |
WO2010104274A2 (en) * | 2009-03-12 | 2010-09-16 | Lg Innotek Co., Ltd. | Lead frame and method for manufacturing the same |
CN102170748A (zh) * | 2010-02-26 | 2011-08-31 | 佳必琪国际股份有限公司 | 贴合式软性电路板、其制作方法及具有该电路板的条灯 |
JP2013118416A (ja) * | 2013-03-18 | 2013-06-13 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造 |
JP2016105432A (ja) * | 2014-12-01 | 2016-06-09 | Shマテリアル株式会社 | リードフレームの製造方法 |
JP2017010961A (ja) * | 2015-06-16 | 2017-01-12 | Shマテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP2017011097A (ja) * | 2015-06-22 | 2017-01-12 | Shマテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP2015207793A (ja) * | 2015-08-21 | 2015-11-19 | 大日本印刷株式会社 | 回路部材およびその製造方法 |
JP2017168689A (ja) * | 2016-03-16 | 2017-09-21 | Shマテリアル株式会社 | Ledパッケージ並びに多列型led用リードフレーム及びその製造方法 |
JP2017168691A (ja) * | 2016-03-16 | 2017-09-21 | Shマテリアル株式会社 | Ledパッケージ並びに多列型led用リードフレーム及びその製造方法 |
JP2017168871A (ja) * | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
JP2019029569A (ja) * | 2017-08-01 | 2019-02-21 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP7068640B2 (ja) | 2017-08-01 | 2022-05-17 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP2022093654A (ja) * | 2017-08-01 | 2022-06-23 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP7249533B2 (ja) | 2017-08-01 | 2023-03-31 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP2019145774A (ja) * | 2018-02-23 | 2019-08-29 | ヘソン・ディーエス・カンパニー・リミテッド | 半導体パッケージ基板製造方法、それを利用して製造された半導体パッケージ基板、半導体パッケージ製造方法、及びそれを利用して製造された半導体パッケージ |
CN110189999A (zh) * | 2018-02-23 | 2019-08-30 | 海成帝爱斯株式会社 | 半导体封装衬底及其制造方法、半导体封装及其制造方法 |
US10910299B2 (en) | 2018-02-23 | 2021-02-02 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the method, and method of manufacturing semiconductor package and semiconductor package manufactured using the method |
CN110189999B (zh) * | 2018-02-23 | 2023-05-23 | 海成帝爱斯株式会社 | 半导体封装衬底及其制造方法、半导体封装及其制造方法 |
US11227775B2 (en) | 2019-10-01 | 2022-01-18 | Haesungds Co., Ltd. | Method of fabricating carrier for wafer level package by using lead frame |
Also Published As
Publication number | Publication date |
---|---|
CN1241259C (zh) | 2006-02-08 |
CN1377219A (zh) | 2002-10-30 |
KR20020075188A (ko) | 2002-10-04 |
JP3963655B2 (ja) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609737B2 (ja) | 回路装置の製造方法 | |
JP3963655B2 (ja) | 回路装置の製造方法 | |
JP4761662B2 (ja) | 回路装置の製造方法 | |
JP2003037239A (ja) | 半導体装置およびその製造方法 | |
JP2002110717A (ja) | 回路装置の製造方法 | |
JP3600131B2 (ja) | 回路装置の製造方法 | |
JP2003037344A (ja) | 回路装置およびその製造方法 | |
JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
JP4663172B2 (ja) | 半導体装置の製造方法 | |
JP3600137B2 (ja) | 回路装置の製造方法 | |
JP3600130B2 (ja) | 回路装置の製造方法 | |
JP3600133B2 (ja) | 回路装置の製造方法 | |
JP3600135B2 (ja) | 回路装置の製造方法 | |
JP3600132B2 (ja) | 回路装置の製造方法 | |
JP3600136B2 (ja) | 回路装置の製造方法 | |
JP4342157B2 (ja) | 回路装置の製造方法 | |
JP2003037212A (ja) | 回路装置およびその製造方法 | |
JP4471559B2 (ja) | 回路装置の製造方法 | |
JP4334187B2 (ja) | 回路装置の製造方法 | |
JP4393038B2 (ja) | 回路装置の製造方法 | |
JP3600134B2 (ja) | 回路装置の製造方法 | |
JP4708625B2 (ja) | ボンディング装置およびそれを用いた半導体装置の製造方法 | |
JP2003037345A (ja) | 回路装置およびその製造方法 | |
JP2002329739A (ja) | 回路装置の製造方法 | |
JP2002110843A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |