JP2002110843A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2002110843A JP2002110843A JP2000301675A JP2000301675A JP2002110843A JP 2002110843 A JP2002110843 A JP 2002110843A JP 2000301675 A JP2000301675 A JP 2000301675A JP 2000301675 A JP2000301675 A JP 2000301675A JP 2002110843 A JP2002110843 A JP 2002110843A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive pattern
- manufacturing
- conductive foil
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 セラミック基板、フレキシブルシート等を支
持基板として回路素子が実装された回路装置がある。し
かし、この回路装置では多層配線を実現する量産性の高
い製造方法が確立されていない問題があった。 【解決手段】 導電箔３０に分離溝３１で分離された第
１層目の導電パターン４１を形成した後、その上に複数
層の導電パターン４３を形成して多層配線構造を作り、
更に回路素子４６を実装し、絶縁性樹脂５０でモールド
し、導電箔３０の裏面をエッチングして多層構造の導電
パターン４１、４３を有する極めて省資源で大量生産に
適した回路装置の製造方法を実現できる。
持基板として回路素子が実装された回路装置がある。し
かし、この回路装置では多層配線を実現する量産性の高
い製造方法が確立されていない問題があった。 【解決手段】 導電箔３０に分離溝３１で分離された第
１層目の導電パターン４１を形成した後、その上に複数
層の導電パターン４３を形成して多層配線構造を作り、
更に回路素子４６を実装し、絶縁性樹脂５０でモールド
し、導電箔３０の裏面をエッチングして多層構造の導電
パターン４１、４３を有する極めて省資源で大量生産に
適した回路装置の製造方法を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした多層配線の回路装
置の製造方法に関するものである。
法に関し、特に支持基板を不要にした多層配線の回路装
置の製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１１のように、プ
リント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１１のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１２は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１１のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１３お
よび図１４を参照しながら説明する。
よび図１４を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１３Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い。（以上図１３Ｂ
を参照）続いて、ドリルやレーザを利用してスルーホー
ルＴＨのための孔を前記ガラスエポキシ基板に形成し、
この孔にメッキを施し、スルーホールＴＨを形成する。
このスルーホールＴＨにより第１の電極７と第１の裏面
電極１０、第２の電極８と第２の裏面電極１０が電気的
に接続される。（以上図１３Ｃを参照）更に、図面では
省略をしたが、ボンデイングポストと成る第１の電極
７，第２の電極８にＮｉメッキを施すと共に、ダイボン
ディングポストとなるダイパッド９にＡｕメッキを施
し、トランジスタチップＴをダイボンディングする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１３Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い。（以上図１３Ｂ
を参照）続いて、ドリルやレーザを利用してスルーホー
ルＴＨのための孔を前記ガラスエポキシ基板に形成し、
この孔にメッキを施し、スルーホールＴＨを形成する。
このスルーホールＴＨにより第１の電極７と第１の裏面
電極１０、第２の電極８と第２の裏面電極１０が電気的
に接続される。（以上図１３Ｃを参照）更に、図面では
省略をしたが、ボンデイングポストと成る第１の電極
７，第２の電極８にＮｉメッキを施すと共に、ダイボン
ディングポストとなるダイパッド９にＡｕメッキを施
し、トランジスタチップＴをダイボンディングする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１３Ｄを参照）以上の
製造方法により、支持基板５を採用したＣＳＰ型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１３Ｄを参照）以上の
製造方法により、支持基板５を採用したＣＳＰ型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
【００１５】一方、セラミック基板を採用した製造方法
を図１４のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
３の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図１４のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
３の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】図１２に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１７】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１８】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１９】更に、ガラスエポキシ基板やセラミック基
板では多層配線を実現するには必ずこれらの基板内に作
り込むため、多層配線層を接続するスルーホール形成工
程が不可欠であり、製造工程も長くなり量産に向かない
問題もあった。
板では多層配線を実現するには必ずこれらの基板内に作
り込むため、多層配線層を接続するスルーホール形成工
程が不可欠であり、製造工程も長くなり量産に向かない
問題もあった。
【００２０】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、導電箔を用意し、第１層目の導
電パターンを除く領域の前記導電箔に前記導電箔の厚み
よりも浅い分離溝を形成して第１層目の導電パターンを
形成する工程と、前記第１層目の導電パターン上に層間
絶縁膜を介して複数層の導電パターンを形成する工程
と、所望の前記導電パターンに回路素子を組み込む工程
と、前記回路素子を被覆し全体を絶縁性樹脂でモールド
する工程と、前記分離溝を設けていない厚み部分の前記
導電箔を除去する工程と、前記絶縁性樹脂を各々の前記
回路素子を含み回路装置毎にダイシングにより分離する
工程とを具備することを特徴とする。
の課題に鑑みて成され、導電箔を用意し、第１層目の導
電パターンを除く領域の前記導電箔に前記導電箔の厚み
よりも浅い分離溝を形成して第１層目の導電パターンを
形成する工程と、前記第１層目の導電パターン上に層間
絶縁膜を介して複数層の導電パターンを形成する工程
と、所望の前記導電パターンに回路素子を組み込む工程
と、前記回路素子を被覆し全体を絶縁性樹脂でモールド
する工程と、前記分離溝を設けていない厚み部分の前記
導電箔を除去する工程と、前記絶縁性樹脂を各々の前記
回路素子を含み回路装置毎にダイシングにより分離する
工程とを具備することを特徴とする。
【００２１】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にする多
層配線を実現し、従来の課題を解決することができる。
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にする多
層配線を実現し、従来の課題を解決することができる。
【００２２】
【発明の実施の形態】まず本発明の回路装置の製造方法
について図１を参照しながら説明する。
について図１を参照しながら説明する。
【００２３】本発明は、導電箔を用意し、第１層目の導
電パターンを除く領域の前記導電箔に前記導電箔の厚み
よりも浅い分離溝を形成して第１層目の導電パターンを
形成する工程と、前記第１層目の導電パターン上に層間
絶縁膜を介して複数層の導電パターンを形成する工程
と、所望の前記導電パターンに回路素子を組み込む工程
と、前記回路素子を被覆し全体を絶縁性樹脂でモールド
する工程と、前記分離溝を設けていない厚み部分の前記
導電箔を除去する工程と、前記絶縁性樹脂を各々の前記
回路素子毎にダイシングにより分離する工程から構成さ
れている。
電パターンを除く領域の前記導電箔に前記導電箔の厚み
よりも浅い分離溝を形成して第１層目の導電パターンを
形成する工程と、前記第１層目の導電パターン上に層間
絶縁膜を介して複数層の導電パターンを形成する工程
と、所望の前記導電パターンに回路素子を組み込む工程
と、前記回路素子を被覆し全体を絶縁性樹脂でモールド
する工程と、前記分離溝を設けていない厚み部分の前記
導電箔を除去する工程と、前記絶縁性樹脂を各々の前記
回路素子毎にダイシングにより分離する工程から構成さ
れている。
【００２４】図１に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、ハーフエッチングの２つのフロ
ーで第１層目の導電パターンの形成が行われる。多層配
線層形成のフローで導電箔上に複数層の導電パターンを
形成する。ダイボンドおよびワイヤーボンディングの２
つのフローで導電パターンへの回路素子の固着と回路素
子の電極と導電パターンの接続が行われる。トランスフ
ァーモールドのフローでは絶縁性樹脂によるモールドが
行われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚
み部分の導電箔のエッチングが行われる。裏面処理のフ
ローでは裏面に露出した導電パターンの電極処理が行わ
れる。ダイシングのフローでは絶縁性樹脂をダイシング
して個別の回路素子への分離が行われる。
していないが、Ｃｕ箔、ハーフエッチングの２つのフロ
ーで第１層目の導電パターンの形成が行われる。多層配
線層形成のフローで導電箔上に複数層の導電パターンを
形成する。ダイボンドおよびワイヤーボンディングの２
つのフローで導電パターンへの回路素子の固着と回路素
子の電極と導電パターンの接続が行われる。トランスフ
ァーモールドのフローでは絶縁性樹脂によるモールドが
行われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚
み部分の導電箔のエッチングが行われる。裏面処理のフ
ローでは裏面に露出した導電パターンの電極処理が行わ
れる。ダイシングのフローでは絶縁性樹脂をダイシング
して個別の回路素子への分離が行われる。
【００２５】以下に、本発明の各工程を図２〜図１０を
参照して説明する。
参照して説明する。
【００２６】本発明の第１の工程は、図２から図４に示
すように、導電箔を用意し、第１層目の導電パターンを
除く領域の前記導電箔に前記導電箔の厚みよりも浅い分
離溝を形成して第１層目の導電パターンを形成すること
にある。
すように、導電箔を用意し、第１層目の導電パターンを
除く領域の前記導電箔に前記導電箔の厚みよりも浅い分
離溝を形成して第１層目の導電パターンを形成すること
にある。
【００２７】本工程では、まず図２の如く、シート状の
導電箔３０を用意する。この導電箔３０は、ロウ材の付
着性、メッキ性が考慮されてその材料が選択され、材料
としては、Ｃｕを主材料とした導電箔、Ａｌを主材料と
した導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等
が採用される。
導電箔３０を用意する。この導電箔３０は、ロウ材の付
着性、メッキ性が考慮されてその材料が選択され、材料
としては、Ｃｕを主材料とした導電箔、Ａｌを主材料と
した導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等
が採用される。
【００２８】導電箔３０の厚さは、後のエッチングを考
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍ（２オンス）の銅箔を採用した。しかし３０
０μｍ以上でも１０μｍ以下でも基本的には良い。後述
するように、導電箔３０の厚みよりも浅い分離溝３１が
形成できればよい。
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍ（２オンス）の銅箔を採用した。しかし３０
０μｍ以上でも１０μｍ以下でも基本的には良い。後述
するように、導電箔３０の厚みよりも浅い分離溝３１が
形成できればよい。
【００２９】尚、シート状の導電箔３０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔３０が用意され、後述する
各工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔３０が用意され、後述する
各工程に搬送されても良い。
【００３０】続いて、第１層目の導電パターン４１を形
成する。
成する。
【００３１】まず、図３に示す如く、Ｃｕ箔３０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン４１となる領域を除いた導電箔３０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４に示す如く、ホトレジストＰＲを介して導
電箔３０を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン４１となる領域を除いた導電箔３０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４に示す如く、ホトレジストＰＲを介して導
電箔３０を選択的にエッチングする。
【００３２】エッチングにより形成された分離溝３１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００３３】またこの分離溝３１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【００３４】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００３５】またレーザでは、直接レーザ光を当てて分
離溝３１を形成でき、この場合は、どちらかといえば分
離溝３１の側面はストレートに形成される。
離溝３１を形成でき、この場合は、どちらかといえば分
離溝３１の側面はストレートに形成される。
【００３６】本発明の第２の工程は、図５Ａに示す如
く、第１層目の導電パターン４１上に層間絶縁膜４２を
介して複数層の導電パターン４３を形成することにあ
る。
く、第１層目の導電パターン４１上に層間絶縁膜４２を
介して複数層の導電パターン４３を形成することにあ
る。
【００３７】本工程は本発明の特徴とするものであり、
層間絶縁膜４２と導電パターン４３を積層することで多
層配線構造を実現する。層間絶縁膜４２としては非感光
性の熱硬化性樹脂を用いる場合と、感光性のレジスト層
を用いる場合とがある。熱硬化性樹脂としてはエポキシ
樹脂やポリイミド樹脂が知られており、液状かドライフ
ィルム状で供給される。レジスト層としては感光性のエ
ポキシ樹脂、エポキシアクリレート樹脂、ポリイミド樹
脂が知られており、同様に液状かドライフィルム状で供
給される。
層間絶縁膜４２と導電パターン４３を積層することで多
層配線構造を実現する。層間絶縁膜４２としては非感光
性の熱硬化性樹脂を用いる場合と、感光性のレジスト層
を用いる場合とがある。熱硬化性樹脂としてはエポキシ
樹脂やポリイミド樹脂が知られており、液状かドライフ
ィルム状で供給される。レジスト層としては感光性のエ
ポキシ樹脂、エポキシアクリレート樹脂、ポリイミド樹
脂が知られており、同様に液状かドライフィルム状で供
給される。
【００３８】本工程では、図５Ｂに示す如く、まず第１
層目の導電パターン４１を化学研磨して表面のクリーニ
ングと表面粗化を行う。次に、第１層目の導電パターン
４１上に熱硬化性樹脂で分離溝３１および第１層目の導
電パターン４１全面を覆い、加熱硬化させて平坦な表面
を有する層間絶縁膜４２を形成する。更に、層間絶縁膜
４２には炭酸ガスレーザーを用いて所望の第１層目の導
電パターン４１上に直径が１００μｍ程度のビアホール
４４を形成する。その後、エキシマレーザーを照射して
エッチング滓を除去する。続いて、銅メッキ層４５を層
間絶縁膜４２全面とビアホール４４に形成する。この銅
メッキ層４５はビアホール４４の段差で断線しないよう
に、まず無電界銅メッキして全面に約０．５μｍと薄く
形成し、続いて電界メッキにより約２０μｍの厚みに形
成される。この銅メッキ層４５はホトレジストを用いて
パターンニングされて、第２層目の導電パターン４３を
形成する。
層目の導電パターン４１を化学研磨して表面のクリーニ
ングと表面粗化を行う。次に、第１層目の導電パターン
４１上に熱硬化性樹脂で分離溝３１および第１層目の導
電パターン４１全面を覆い、加熱硬化させて平坦な表面
を有する層間絶縁膜４２を形成する。更に、層間絶縁膜
４２には炭酸ガスレーザーを用いて所望の第１層目の導
電パターン４１上に直径が１００μｍ程度のビアホール
４４を形成する。その後、エキシマレーザーを照射して
エッチング滓を除去する。続いて、銅メッキ層４５を層
間絶縁膜４２全面とビアホール４４に形成する。この銅
メッキ層４５はビアホール４４の段差で断線しないよう
に、まず無電界銅メッキして全面に約０．５μｍと薄く
形成し、続いて電界メッキにより約２０μｍの厚みに形
成される。この銅メッキ層４５はホトレジストを用いて
パターンニングされて、第２層目の導電パターン４３を
形成する。
【００３９】上述した工程を繰り返すことで、導電箔３
０上には何層もの導電パターン４３を層間絶縁膜４２を
介して積層できる。しかもこの複数層の導電パターン４
３は第１層目の導電パターン４１を形成した導電箔３０
で支持されているので、ガラスエポキシ基板等の支持基
板を用いないで多層配線構造を形成できる特徴を有す
る。
０上には何層もの導電パターン４３を層間絶縁膜４２を
介して積層できる。しかもこの複数層の導電パターン４
３は第１層目の導電パターン４１を形成した導電箔３０
で支持されているので、ガラスエポキシ基板等の支持基
板を用いないで多層配線構造を形成できる特徴を有す
る。
【００４０】また、本工程で感光性のレジスト層で層間
絶縁膜４２を形成したときは、周知のホトレジストプロ
セスで感光された部分の層間絶縁膜４２をアルコール系
の溶剤で除去して、ビアホール４４を形成する。他の工
程は熱硬化性樹脂で層間絶縁膜４２を形成したときと同
じである。
絶縁膜４２を形成したときは、周知のホトレジストプロ
セスで感光された部分の層間絶縁膜４２をアルコール系
の溶剤で除去して、ビアホール４４を形成する。他の工
程は熱硬化性樹脂で層間絶縁膜４２を形成したときと同
じである。
【００４１】本発明の第３の工程は、図６に示す如く、
所望の導電パターン４３に回路素子４６を組み込むこと
にある。
所望の導電パターン４３に回路素子４６を組み込むこと
にある。
【００４２】回路素子４６としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００４３】ここでは、ベアのトランジスタチップ４６
Ａが導電パターン４３Ａにダイボンディングされ、エミ
ッタ電極と導電パターン４３Ｂ、ベース電極と導電パタ
ーン４３Ｂが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線４７を介して接続される。また、チップコンデン
サ等の受動素子４６Ｂは半田等のロウ材または導電ペー
ストで導電パターン４３に固着される。
Ａが導電パターン４３Ａにダイボンディングされ、エミ
ッタ電極と導電パターン４３Ｂ、ベース電極と導電パタ
ーン４３Ｂが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線４７を介して接続される。また、チップコンデン
サ等の受動素子４６Ｂは半田等のロウ材または導電ペー
ストで導電パターン４３に固着される。
【００４４】本発明の第４の工程は、図７に示す如く、
回路素子４６を被覆し全体を絶縁性樹脂５０でモールド
することにある。特に、導電箔３０に設けた複数個の回
路装置を１つの金型で共通モールドしている。
回路素子４６を被覆し全体を絶縁性樹脂５０でモールド
することにある。特に、導電箔３０に設けた複数個の回
路装置を１つの金型で共通モールドしている。
【００４５】本工程では、絶縁性樹脂５０は回路素子４
６Ａ、４６Ｂおよび導電パターン４３を完全に被覆し、
絶縁性樹脂５０により導電パターン４３が支持されてい
る。
６Ａ、４６Ｂおよび導電パターン４３を完全に被覆し、
絶縁性樹脂５０により導電パターン４３が支持されてい
る。
【００４６】また本工程では、トランスファーモール
ド、インジェクションモールド、ポッティングまたはデ
ィッピングにより実現できる。樹脂材料としては、エポ
キシ樹脂等の熱硬化性樹脂がトランスファーモールドま
たはポッティングで実現でき、ポリイミド樹脂、ポリフ
ェニレンサルファイド等の熱可塑性樹脂はインジェクシ
ョンモールドで実現できる。
ド、インジェクションモールド、ポッティングまたはデ
ィッピングにより実現できる。樹脂材料としては、エポ
キシ樹脂等の熱硬化性樹脂がトランスファーモールドま
たはポッティングで実現でき、ポリイミド樹脂、ポリフ
ェニレンサルファイド等の熱可塑性樹脂はインジェクシ
ョンモールドで実現できる。
【００４７】導電パターン４３の表面を被覆する絶縁性
樹脂５０の厚さは、回路素子４６の金属細線４７の最頂
部から約１００μｍ程度が被覆されるように調整されて
いる。この厚みは、強度を考慮して厚くすることも、薄
くすることも可能である。
樹脂５０の厚さは、回路素子４６の金属細線４７の最頂
部から約１００μｍ程度が被覆されるように調整されて
いる。この厚みは、強度を考慮して厚くすることも、薄
くすることも可能である。
【００４８】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、第１層目の導電パターン４１となる導電箔３
０が支持基板となることである。従来では、図１２の様
に、本来必要としない支持基板５を採用して導電路７〜
１１を形成しているが、本発明では、支持基板となる導
電箔３０は、電極材料として必要な材料である。そのた
め、構成材料を極力省いて作業できるメリットを有し、
コストの低下も実現できる。
るまでは、第１層目の導電パターン４１となる導電箔３
０が支持基板となることである。従来では、図１２の様
に、本来必要としない支持基板５を採用して導電路７〜
１１を形成しているが、本発明では、支持基板となる導
電箔３０は、電極材料として必要な材料である。そのた
め、構成材料を極力省いて作業できるメリットを有し、
コストの低下も実現できる。
【００４９】また分離溝３１は、導電箔３０の厚みより
も浅く形成されているため、導電箔３０が第１層目の導
電パターン４１として個々に分離されていない。従って
シート状の導電箔３０として一体で取り扱え、絶縁性樹
脂５０をモールドする際、金型への搬送、金型への実装
の作業が非常に楽になる特徴を有する。
も浅く形成されているため、導電箔３０が第１層目の導
電パターン４１として個々に分離されていない。従って
シート状の導電箔３０として一体で取り扱え、絶縁性樹
脂５０をモールドする際、金型への搬送、金型への実装
の作業が非常に楽になる特徴を有する。
【００５０】本発明の第５の工程は、図８に示す如く、
分離溝３１を設けていない厚み部分の導電箔３０を除去
することにある。
分離溝３１を設けていない厚み部分の導電箔３０を除去
することにある。
【００５１】本工程は、導電箔３０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００５２】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝３１から絶縁性樹脂５０
を露出させている。この露出される面を図７で点線で示
している。その結果、約４０μｍの厚さの第１層目の導
電パターン４１となって分離される。また、絶縁性樹脂
５０が露出する手前まで、導電箔３０を全面ウェトエッ
チングし、その後、研磨または研削装置により全面を削
り、絶縁性樹脂５０を露出させても良い。更に、導電箔
３０を点線まで全面ウェトエッチングして絶縁性樹脂５
０を露出させても良い。
面を３０μｍ程度削り、分離溝３１から絶縁性樹脂５０
を露出させている。この露出される面を図７で点線で示
している。その結果、約４０μｍの厚さの第１層目の導
電パターン４１となって分離される。また、絶縁性樹脂
５０が露出する手前まで、導電箔３０を全面ウェトエッ
チングし、その後、研磨または研削装置により全面を削
り、絶縁性樹脂５０を露出させても良い。更に、導電箔
３０を点線まで全面ウェトエッチングして絶縁性樹脂５
０を露出させても良い。
【００５３】この結果、絶縁性樹脂５０に第１層目の導
電パターン４１の裏面が露出する構造となる。すなわ
ち、分離溝３１に充填された絶縁性樹脂５０の表面と第
１層目の導電パターン４１の表面は、実質的に一致する
構造となっている。従って、本発明の回路装置では図１
１に示した従来の裏面電極１０、１１のように段差が設
けられないため、マウント時に半田等の表面張力でその
まま水平に移動してセルフアラインできる特徴を有す
る。
電パターン４１の裏面が露出する構造となる。すなわ
ち、分離溝３１に充填された絶縁性樹脂５０の表面と第
１層目の導電パターン４１の表面は、実質的に一致する
構造となっている。従って、本発明の回路装置では図１
１に示した従来の裏面電極１０、１１のように段差が設
けられないため、マウント時に半田等の表面張力でその
まま水平に移動してセルフアラインできる特徴を有す
る。
【００５４】更に、導電箔３０の裏面処理を行い、図９
に示す最終構造を得る。すなわち、必要によって露出し
た導電パターン４１に半田等の導電材を被着して裏面電
極５１を形成し、回路装置６０として完成する。なお裏
面電極５１を必要としない導電パターン４１はエポキシ
樹脂系のレジスト材等の保護被膜５２で覆うと良い。
に示す最終構造を得る。すなわち、必要によって露出し
た導電パターン４１に半田等の導電材を被着して裏面電
極５１を形成し、回路装置６０として完成する。なお裏
面電極５１を必要としない導電パターン４１はエポキシ
樹脂系のレジスト材等の保護被膜５２で覆うと良い。
【００５５】本発明の第６の工程は、図１０に示す如
く、絶縁性樹脂５０を各々の回路素子４６を含み回路装
置毎にダイシングにより分離することにある。
く、絶縁性樹脂５０を各々の回路素子４６を含み回路装
置毎にダイシングにより分離することにある。
【００５６】本工程では、導電箔３０に行列状に多数個
の回路装置６０が形成され、黒く塗りつぶしたパターン
が第１層目の導電パターン４１を示している。白い部分
は導電パターン４１間および各回路装置６０間の分離溝
３１を示している。この導電パターン４１の下には、複
数層の導電パターン４３と層間絶縁膜４２があり、最上
層の導電パターン４３の上に回路素子４６が実装され、
絶縁性樹脂５０で被覆されている。すなわち、図９に示
す回路装置６０を裏返した状態になっている。
の回路装置６０が形成され、黒く塗りつぶしたパターン
が第１層目の導電パターン４１を示している。白い部分
は導電パターン４１間および各回路装置６０間の分離溝
３１を示している。この導電パターン４１の下には、複
数層の導電パターン４３と層間絶縁膜４２があり、最上
層の導電パターン４３の上に回路素子４６が実装され、
絶縁性樹脂５０で被覆されている。すなわち、図９に示
す回路装置６０を裏返した状態になっている。
【００５７】本工程では、絶縁性樹脂５０で一体に支持
された多数個の回路装置６０をダイシングシート６２に
貼り付けて、ダイシング装置の載置台に真空で吸着さ
せ、ダイシングブレード５５で各回路装置６０間のダイ
シングライン５６に沿って分離溝３１の絶縁性樹脂５０
をダイシングし、個別の回路装置６０に分離する。
された多数個の回路装置６０をダイシングシート６２に
貼り付けて、ダイシング装置の載置台に真空で吸着さ
せ、ダイシングブレード５５で各回路装置６０間のダイ
シングライン５６に沿って分離溝３１の絶縁性樹脂５０
をダイシングし、個別の回路装置６０に分離する。
【００５８】本工程で、ダイシングブレード５５は完全
に絶縁性樹脂５０を切断しダイシングシート６２の表面
に達する切削深さでダイシングを行い、完全に個別の回
路装置６０毎に分離する。ダイシング時は予め前述した
第１の工程で設けた各ブロックの周辺の枠状のパターン
５７の内側に設けた位置合わせマーク６１を認識して、
これを基準としてダイシングを行う。周知ではあるが、
ダイシングは縦方向にすべてのダイシングライン５６を
ダイシングをした後、載置台を９０度回転させて横方向
のダイシングライン５６に従ってダイシングを行う。
に絶縁性樹脂５０を切断しダイシングシート６２の表面
に達する切削深さでダイシングを行い、完全に個別の回
路装置６０毎に分離する。ダイシング時は予め前述した
第１の工程で設けた各ブロックの周辺の枠状のパターン
５７の内側に設けた位置合わせマーク６１を認識して、
これを基準としてダイシングを行う。周知ではあるが、
ダイシングは縦方向にすべてのダイシングライン５６を
ダイシングをした後、載置台を９０度回転させて横方向
のダイシングライン５６に従ってダイシングを行う。
【００５９】また本工程では、ダイシングライン５６に
は分離溝３１に充填された層間絶縁膜４２と絶縁性樹脂
５０しか存在しないので、ダイシングブレード５５は導
電パターン４１、４３を切断せず摩耗は少なく、金属バ
リも発生せず極めて正確な外形にダイシングできる特徴
がある。
は分離溝３１に充填された層間絶縁膜４２と絶縁性樹脂
５０しか存在しないので、ダイシングブレード５５は導
電パターン４１、４３を切断せず摩耗は少なく、金属バ
リも発生せず極めて正確な外形にダイシングできる特徴
がある。
【００６０】更に本工程後でも、ダイシング後もダイシ
ングシート６２の働きで個別の回路装置６０にバラバラ
にならず、その後のテーピング工程でも効率よく作業で
きる。すなわち、ダイシングシート６２に一体に支持さ
れた回路装置６０は良品のみを識別してキャリアテープ
の収納孔に吸着コレットでダイシングシート６２から離
脱させて収納できる。このために微小な回路装置６０で
あっても、テーピングまで一度もバラバラに分離されな
い特徴がある。
ングシート６２の働きで個別の回路装置６０にバラバラ
にならず、その後のテーピング工程でも効率よく作業で
きる。すなわち、ダイシングシート６２に一体に支持さ
れた回路装置６０は良品のみを識別してキャリアテープ
の収納孔に吸着コレットでダイシングシート６２から離
脱させて収納できる。このために微小な回路装置６０で
あっても、テーピングまで一度もバラバラに分離されな
い特徴がある。
【００６１】
【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。
【００６２】また、本発明では、第１層目の導電パター
ン上に複数層の導電パターンを形成でき、しかもこれら
の導電パターンは製造工程中には導電箔か絶縁性樹脂で
支持されるので、従来のような支持絶縁基板を不要にで
きる。この結果、小型の回路装置であっても多層配線構
造をその内部にビルトインでき、その支持基板も不要に
できるので極めて薄型で小型の回路装置を大量に製造で
きる特徴がある。更に、ダイシング工程では位置合わせ
マークを用いてダイシングラインの認識が早く確実に行
われる利点をし、ダイシングは層間絶縁膜および絶縁性
樹脂層のみの切断でよく、導電パターンを切断しないこ
とによりダイシングブレードの寿命も長くでき、導電箔
を切断する場合に発生する金属バリの発生もない。
ン上に複数層の導電パターンを形成でき、しかもこれら
の導電パターンは製造工程中には導電箔か絶縁性樹脂で
支持されるので、従来のような支持絶縁基板を不要にで
きる。この結果、小型の回路装置であっても多層配線構
造をその内部にビルトインでき、その支持基板も不要に
できるので極めて薄型で小型の回路装置を大量に製造で
きる特徴がある。更に、ダイシング工程では位置合わせ
マークを用いてダイシングラインの認識が早く確実に行
われる利点をし、ダイシングは層間絶縁膜および絶縁性
樹脂層のみの切断でよく、導電パターンを切断しないこ
とによりダイシングブレードの寿命も長くでき、導電箔
を切断する場合に発生する金属バリの発生もない。
【００６３】最後に、図１４から明白なように、スルー
ホールの形成工程、導体の印刷工程（セラミック基板の
場合）等を省略できるので、従来より製造工程を大幅に
短縮でき、全工程を内作できる利点を有する。またフレ
ーム金型も一切不要であり、極めて短納期となる製造方
法である。
ホールの形成工程、導体の印刷工程（セラミック基板の
場合）等を省略できるので、従来より製造工程を大幅に
短縮でき、全工程を内作できる利点を有する。またフレ
ーム金型も一切不要であり、極めて短納期となる製造方
法である。
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１１】従来の回路装置の実装構造を説明する図であ
る。
る。
【図１２】従来の回路装置を説明する図である。
【図１３】従来の回路装置の製造方法を説明する図であ
る。
る。
【図１４】従来の回路装置の製造方法を説明する図であ
る。
る。
３１ 分離溝 ４１ 第１層目の導電パターン ４２ 層間絶縁膜 ４３ 複数層の導電パターン ４４ ビアホール ４６ 回路素子 ５０ 絶縁性樹脂 ６０ 個別の回路装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内
Claims (12)
- 【請求項１】 導電箔を用意し、第１層目の導電パター
ンを除く領域の前記導電箔に前記導電箔の厚みよりも浅
い分離溝を形成して第１層目の導電パターンを形成する
工程と、 前記第１層目の導電パターン上に層間絶縁膜を介して複
数層の導電パターンを形成する工程と、 所望の前記導電パターンに回路素子を組み込む工程と、 前記回路素子を被覆し全体を絶縁性樹脂でモールドする
工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程とを具備することを特徴とする回路装置の製造
方法。 - 【請求項２】 導電箔を用意し、第１層目の導電パター
ンを除く領域の前記導電箔に前記導電箔の厚みよりも浅
い分離溝を形成して第１層目の導電パターンを形成する
工程と、 前記第１層目の導電パターン上に層間絶縁膜を介して複
数層の導電パターンを形成する工程と、 所望の前記導電パターンに回路素子を組み込む工程と、 前記回路素子を被覆し全体を絶縁性樹脂でモールドする
工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、 前記絶縁性樹脂を各々の前記回路素子を含み回路装置毎
にダイシングにより分離する工程とを具備することを特
徴とする回路装置の製造方法。 - 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１または請求項２に記載された回路装置の製造方法。 - 【請求項４】 前記導電箔に選択的に形成される前記分
離溝は化学的あるいは物理的エッチングにより形成され
ることを特徴とする請求項１または請求項２に記載され
た回路装置の製造方法。 - 【請求項５】 前記層間絶縁膜として熱硬化性樹脂を用
いることを特徴とする請求項１または請求項２に記載さ
れた回路装置の製造方法。 - 【請求項６】 前記層間絶縁膜にビアホールをレーザー
で形成することを特徴とする請求項５に記載された回路
装置の製造方法。 - 【請求項７】 前記層間絶縁膜として感光性レジスト層
を用いることを特徴とする請求項１または請求項２に記
載された回路装置の製造方法。 - 【請求項８】 前記層間絶縁膜にビアホールを感光によ
り形成することを特徴とする請求項７に記載された回路
装置の製造方法。 - 【請求項９】 前記複数層の導電パターンは銅メッキ層
で形成されるを特徴とする請求項１または請求項２に記
載された回路装置の製造方法。 - 【請求項１０】 前記銅メッキ層は無電界メッキおよび
電界メッキにより形成されることを特徴とする請求項９
に記載された回路装置の製造方法。 - 【請求項１１】 前記回路素子は半導体ベアチップ、チ
ップ回路部品のいずれかあるいは両方を固着されること
を特徴とする請求項１または請求項２に記載された回路
装置の製造方法。 - 【請求項１２】 前記絶縁性樹脂はトランスファーモー
ルドまたはポッティングでモールドされることを特徴と
する請求項１または請求項２に記載された回路装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301675A JP3643764B2 (ja) | 2000-10-02 | 2000-10-02 | 回路装置の製造方法 |
| TW090121838A TW511422B (en) | 2000-10-02 | 2001-09-04 | Method for manufacturing circuit device |
| CNB011379707A CN1187806C (zh) | 2000-10-02 | 2001-10-02 | 电路装置的制造方法 |
| US09/970,013 US6864121B2 (en) | 2000-10-02 | 2001-10-02 | Method of manufacturing circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301675A JP3643764B2 (ja) | 2000-10-02 | 2000-10-02 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110843A true JP2002110843A (ja) | 2002-04-12 |
| JP3643764B2 JP3643764B2 (ja) | 2005-04-27 |
Family
ID=18783167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000301675A Expired - Fee Related JP3643764B2 (ja) | 2000-10-02 | 2000-10-02 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643764B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721489B1 (ko) | 2004-06-30 | 2007-05-23 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
-
2000
- 2000-10-02 JP JP2000301675A patent/JP3643764B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721489B1 (ko) | 2004-06-30 | 2007-05-23 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3643764B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| JP2002280488A (ja) | 回路装置の製造方法 | |
| JP2003037239A (ja) | 半導体装置およびその製造方法 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP2001217353A (ja) | 回路装置およびその製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP2002076182A (ja) | 回路装置の製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP3643764B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP2001217338A (ja) | 回路装置およびその製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP4471559B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |