JP2002329739A - 回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 セラミック基板、フレキシブルシート等を支
持基板として回路素子が実装された回路装置がある。し
かし、回路装置の小型薄型化した場合に量産性の高い製
造方法が確立されていない問題があった。 【解決手段】 ワイヤボンディングの工程に於いて、特
定の導電パターン６９Ａ、６９Ｂ上のＡｇメッキ５７を
位置認識することにより、分離溝６１による光の乱反射
による誤認識を防止し、間接的に複数個の搭載部６８の
各導電パターン５１の位置の座標を自動的に決めてか
ら、ワイヤボンディングを行うことで極めて省資源で大
量生産に適した回路装置の製造方法を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基盤を不要にした薄型の回路装置の
製造方法に関するものである。

【０００２】

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。

【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１５のように、プ
リント基板ＰＳに実装される。

【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。

【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。

【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。

【０００７】図１６は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。

【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。

【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。

【００１０】また前記ＣＳＰ６は、図１５のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。

【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。

【００１２】つぎに、このＣＳＰの製造方法を図１７お
よび図１８を参照しながら説明する。

【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１７（Ａ）を参
照）続いて、第１の電極７，第２の電極８、ダイパッド
９、第１の裏面電極１０および第２の裏面電極１１対応
するＣｕ箔２０、２１に耐エッチング性のレジスト２２
を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、
パターニングは、表と裏で別々にしても良い（以上図１
７（Ｂ）を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１７（Ｃ）を参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。

【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１７（Ｄ）を参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。

【００１５】一方、セラミック基板を採用した製造方法
を図１８のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
７の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。

【００１６】

【発明が解決しようとする課題】図１６に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。

【００１７】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。

【００１８】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。

【００１９】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。

【００２０】更にまた、ワイヤボンディングを行う場合
に個別に位置認識をしてワイヤボンディングを行うため
に、その処理時間が長くなる問題があった。

【００２１】

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成してブロック毎の導電パターンを形成する工程と、
ダイパットとボンディングパッドを、所望の導電パター
ン上に形成する工程と、所望の前記導電パターンの前記
各搭載部に回路素子を固着する工程と、特定の前記導電
パターンにより間接的に複数個の前記各搭載部の前記導
電パターンの位置を認識し、前記各搭載部の回路素子の
電極と所望の前記導電パターンとを連続してワイヤボン
ディングする工程と、各搭載部の前記回路素子を一括し
て被覆し、前記分離溝に充填されるように絶縁性樹脂で
共通モールドする工程と、前記ブロックの前記絶縁性樹
脂を各搭載部毎にダイシングにより分離する工程とを具
備することを特徴とする。

【００２２】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。

【００２３】また本発明では、複数個の前記搭載部の前
記導電パターンの位置認識を特定の前記導電パターンに
より間接的に行うことで、位置認識する時間を省いて処
理時間を短縮した製造方法を実現でき、従来の課題を解
決することができる。

【００２４】

【発明の実施の形態】まず本発明の回路装置の製造方法
について図１を参照しながら説明する。

【００２５】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成してブロック毎の導電パターンを形成する工程と、
ダイパットとボンディングパッドを、所望の導電パター
ン上に形成する工程と、所望の前記導電パターンの前記
各搭載部に回路素子を固着する工程と、特定の前記導電
パターンにより間接的に複数個の前記各搭載部の前記導
電パターンの位置を認識し、複数個の前記各搭載部の回
路素子の電極と所望の前記導電パターンとを連続してワ
イヤボンディングする工程と、各搭載部の前記回路素子
を一括して被覆し、前記分離溝に充填されるように絶縁
性樹脂で共通モールドする工程と、前記ブロックを前記
導電箔から分離する工程と、複数個の前記ブロックを前
記絶縁性樹脂を当接させて粘着シートに貼り付ける工程
と、前記粘着シートに貼り付けられた状態で前記ブロッ
クの各搭載部の前記回路素子の特性の測定を行う工程
と、前記粘着シートに貼り付けられた状態で前記ブロッ
クの前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程とから構成されている。

【００２６】図１に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、ハーフエッチングの２つのフロ
ーで導電パターンの形成が行われる。Ａｇメッキのフロ
ーでダイパッド及びボンディングパッドが所望の導電パ
ターン上の上に形成される。ダイボンドのフローで各搭
載部への回路素子の固着が行われる。ワイヤボンディン
グのフローで複数個の搭載部の位置認識を間接的に行
い、各搭載部の回路素子の電極と導電パターンの電気的
接続を行う。トランスファーモールドのフローでは絶縁
性樹脂による共通モールドが行われる。裏面Ｃｕ箔除去
のフローでは分離溝のない厚み部分の導電箔のエッチン
グが行われる。裏面処理のフローでは裏面に露出した導
電パターンの電極処理が行われる。ブロック分離のフロ
ーでは導電箔の連結部から各ブロックを機械的に分離さ
れる。粘着シートのフローでは粘着シートに複数個のブ
ロックが貼り付けられる。測定のフローでは各搭載部に
組み込まれた回路素子の良品判別や特性ランク分けが行
われる。ダイシングのフローでは絶縁性樹脂からダイシ
ングで個別の回路素子への分離が行われる。

【００２７】以下に、本発明の各工程を図２〜図１４を
参照して説明する。

【００２８】本発明の第１の工程は、図２から図４に示
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成してブロック毎の導電パターン５１を形成し、
導電箔６０の導電パターン５１を除く領域に認識パター
ン１００を形成することにある。

【００２９】本工程では、まず図２（Ａ）の如く、シー
ト状の導電箔６０を用意する。この導電箔６０は、ロウ
材の付着性、ボンディング性、メッキ性が考慮されてそ
の材料が選択され、材料としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等
の合金から成る導電箔等が採用される。

【００３０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。

【００３１】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。

【００３２】具体的には、図２（Ｂ）に示す如く、短冊
状の導電箔６０に多数の搭載部が形成されるブロック６
２が４〜５個離間して並べられる。各ブロック６２間に
はスリット６３が設けられ、モールド工程等での加熱処
理で発生する導電箔６０の応力を吸収する。また導電箔
６０の上下周端にはインデックス孔６４が一定の間隔で
設けられ、各工程での位置決めに用いられる。

【００３３】続いて、ブロック６２毎の導電パターン５
１を形成する。

【００３４】まず、図３に示す如く、Ｃｕ箔６０の上
に、リソグラフィによりフォトレジストＰＲを選択的に
被覆する。すなわち、導電パターン５１となる領域を除
いた導電箔６０が露出するようにフォトレジストＰＲを
パターニングする。そして、図４（Ａ）に示す如く、フ
ォトレジストＰＲを介して導電箔６０を選択的にエッチ
ングする。このフォトレジストＰＲがエッチング保護膜
となり、分離溝６１をエッチングできる。

【００３５】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。

【００３６】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、エッチャントとしては、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。

【００３７】また、フォトレジストＰＲは本来不必要な
材料なのでエッチング終了後に除去される。

【００３８】図４（Ｂ）に具体的な導電パターン５１を
示す。本図は図２（Ｂ）で示したブロック６２の１個を
拡大したもの対応する。黒く塗られた部分の１個が１つ
の搭載部６５であり、導電パターン５１を構成し、１つ
のブロック６２には５行１０列のマトリックス状に多数
の搭載部６５が配列され、各搭載部６５毎に同一の導電
パターン５１が設けられている。各ブロックの周辺には
枠状のパターン６６が設けられ、それと少し離間しその
内側にダイシング時の位置合わせマーク６７が設けられ
ている。枠状のパターン６６はモールド金型との嵌合に
使用し、また導電箔６０の裏面エッチング後には絶縁性
樹脂５０の補強をする働きを有する。

【００３９】本発明の第２の工程は、図５（Ａ）（Ｂ）
に示す如く、各搭載部の所望の導電パターン５１の上に
ダイパッド及びボンディングパッドをパターニングする
ことにある。

【００４０】ダイパット及びボンディングパッドの材料
としては、ダイパット時の半田等のロウ材との接合と、
ワイヤボンディング時のＡｕ細線との接合を考えてＡｇ
メッキを用いる。また、ボンディングパッド５７Ｂは、
ワイヤボンディングの工程において導電パターン５１の
位置認識に用いるので、ボンディングパッド５７Ｂの大
きさは、導電パターン５１Ｂよりも小さくしてある。

【００４１】本発明の第３の工程は、図６（Ａ）（Ｂ）
に示す如く、所望の導電パターン５１の各搭載部６５に
回路素子５２を固着することにある。

【００４２】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。

【００４３】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａにダイボンディングされ、チッ
プコンデンサまたは受動素子５２Ｂは半田等のロウ材ま
たは導電ペースト５５Ｂで固着される。

【００４４】本発明の第４の工程は、図７、図８（Ａ）
（Ｂ）に示す如く、特定の導電パターン６９Ａ、６９Ｂ
により間接的に複数個の搭載部の位置認識を行い、各搭
載部６５の回路素子５２Ａと導電パターン５１Ｂ、５Ａ
Ｃとをワイヤボンディングすることにある。

【００４５】図７に、連続してワイヤボンディングを行
う複数個の搭載部６８を示す。本図は図４（Ｂ）で示し
たブロック６２の１部を拡大したものに対応する。本工
程では、１つの例として、３行２列で計６個の搭載部６
８のワイヤボンディングを連続して行うものとして説明
する。

【００４６】図８（Ａ）（Ｂ）に示す如く、導電パター
ン５１Ｂの表面には導電パターン５１Ｂより小さいＡｇ
メッキ５７Ｂがされている。ボンディング装置の認識用
マスクデータ１００の大きさはＡｇメッキ５７Ｂよりも
大きく、導電パターン５１Ｂよりも小さくしてある。こ
のことにより、ボンディング装置のカメラでＡｇメッキ
５７Ｂを検出しても光が分離溝６１の内壁で乱反射する
ことがない。更に、導電パターン５１Ｂの材料Ｃｕと、
Ａｇメッキ５７は光の反射率が大きく違うためＡｇメッ
キ５７Ｂの輪郭の区別が明瞭に行える。

【００４７】また、図７に示す如く、Ａｇメッキ５７Ｂ
がされた２個の離れた導電パターン６９Ａ，６９Ｂをボ
ンディング装置のカメラで位置認識することにより、複
数個の搭載部６８の位置認識が行える。すなわち、２個
の特定の導電パターン６９Ａ、６９Ｂにより、複数個の
搭載部６８内の各搭載部６５の導電パターン５１の位置
認識が間接的に行える。

【００４８】従って、この２個の特定の導電パターン６
９Ａ、６９Ｂを正確に位置認識してから、ボンディング
装置に記憶させた各導電パターン５１の座標を用いて、
ボンディングワイヤー５５Ａを正確に所定の導電パター
ン５１に固着できる。また、半導体素子側の電極はボン
ディング装置のカメラで正確なパターン認識を行う。

【００４９】以上のことにより、本工程では複数個の搭
載部６８の導電パターン５１の位置認識を特定の導電パ
ターン６９Ａ、６９Ｂにより間接的に行い、搭載部毎の
位置認識無しで、複数個の搭載部６８のワイヤボンディ
ングを連続して行うことができる。

【００５０】また、本工程では６個の搭載部６８を連続
してワイヤボンディングする工程を説明したが、数行、
数列またはブロック全体を連続してワイヤボンディング
する工程も考えられる。

【００５１】また、本工程では２箇所の特定の導電パタ
ーンを認識して複数個の搭載部６８の位置認識を行う工
程を説明したが、１箇所の認識又は認識箇所無しで位置
認識を行う工程も考えられる。

【００５２】本発明の第５の工程は、図９に示す如く、
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。

【００５３】本工程では、図９（Ａ）に示す如く、絶縁
性樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電
パターン５１Ａ、５１Ｂ、５１Ｃ、５１Ｄを完全に被覆
し、導電パターン５１間の分離溝６１には絶縁性樹脂５
０が充填され、導電パターン５１Ａ、５１Ｂ、５１Ｃ、
５１Ｄの側面の湾曲構造と嵌合して強固に結合する。そ
して絶縁性樹脂５０により導電パターン５１が支持され
ている。

【００５４】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。

【００５５】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図９（Ｂ）
に示すように各ブロック６２は１つの共通のモールド金
型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹
脂５０で共通にモールドを行う。このために従来のトラ
ンスファーモールド等の様に各搭載部を個別にモールド
する方法に比べて、大幅な樹脂量の削減が図れ、モール
ド金型の共通化も図れる。

【００５６】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、回路素子５２のボンディングワイヤー５５
Ａの最頂部から約１００μｍ程度が被覆されるように調
整されている。この厚みは、強度を考慮して厚くするこ
とも、薄くすることも可能である。

【００５７】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１５の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。

【００５８】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。

【００５９】本発明の第６の工程は、図１０に示す如
く、分離溝６１を設けていない厚み部分の導電箔６０の
ブロック６２の少なくとも導電パターン５１を設けた領
域を除去し、ブロック６２間を連結する連結部９０とな
る導電箔６０を選択的に残すことにある。

【００６０】本工程では、図１０（Ａ）に示す如く、導
電箔６０の裏面に各ブロック６２の少なくとも導電パタ
ーン５１を設けた領域９１を除き、且つ絶縁性樹脂５０
の周端部と重ねて被覆される。その後、露出された導電
箔６０をエッチング液をシャワーして導電パターン５１
を設けた領域９１を選択的にウェトエッチングして、導
電パターン５１を露出させる。

【００６１】図１０（Ｂ）は上記したウェトエッチング
終了後の断面図を示し、導電箔６０の上下周端と各ブロ
ック６２のスリット６３を設けた部分は連結部９０とし
て導電箔６０がエッチングされないまま残り、各ブロッ
ク６２をそのままの状態で維持する働きを有する。この
連結部９０の働きで、各ブロック６２は連結部９０とと
もにエッチング装置から取り出せる。

【００６２】本工程では、図９に点線で示した絶縁性樹
脂５０が露出する手前まで、導電箔６０を選択的に導電
パターン５１を設けた領域をウェトエッチングする。そ
の結果、約４０μｍの厚さの導電パターン５１となって
分離され、絶縁性樹脂５０に導電パターン５１の裏面が
露出する構造となる。すなわち、分離溝６１に充填され
た絶縁性樹脂５０の表面と導電パターン５１の表面は、
実質一致している構造となっている。従って、本発明の
回路装置５３は図１５に示した従来の裏面電極１０、１
１のように段差が設けられないため、マウント時に半田
等の表面張力でそのまま水平に移動してセルフアライン
できる特徴を有する。

【００６３】更に、導電パターン５１の裏面処理を行
い、図１１に示す最終構造を得る。すなわち、必要によ
って露出した導電パターン５１に半田等の導電材を被着
して裏面電極５６Ａ、５６Ｂ、５６Ｃを形成し、回路装
置として完成する。

【００６４】本発明の第７の工程は、図１０（Ｂ）に示
す如く、ブロック６２を導電箔６０の連結部９０から分
離することにある。

【００６５】本工程では、連結部９０で繋がった各ブロ
ック６２を矢印のように連結部９０側から突き上げるよ
うに押圧して、連結部９０と絶縁性樹脂５０との接着面
を機械的に剥がして各ブロック６２を分離する。従っ
て、本工程では特別な切断金型も不要であり、極めて単
純な方法で作業できる利点がある。

【００６６】本発明の第８の工程は、図１２に示す如
く、複数個のブロック６２を絶縁性樹脂を当接させて粘
着シート８０に貼り付けることにある。

【００６７】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。

【００６８】本工程では、ステンレス製のリング状の金
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０を当接させて貼り付けられる。粘着シート８０と
してはＵＶシートが用いられるが、各ブロック６２は絶
縁性樹脂５０で機械的強度があるので、安価なダイシン
グシートでも使用できる。

【００６９】本発明の第９の工程は、図１３に示す如
く、粘着シート８０に貼り付けられた状態で絶縁性樹脂
５０で一括してモールドされた各ブロック６２の各搭載
部６５の回路素子５２の特性の測定を行うことにある。

【００７０】各ブロック６２の裏面には図１３に示すよ
うに導電パターン５１の裏面が露出されており、各搭載
部６５が導電パターン５１形成時と全く同一にマトリッ
クス状に配列されている。この導電パターン５１の絶縁
性樹脂５０から露出した裏面電極５６にプローブ６８を
当てて、各搭載部６５の回路素子５２の特性パラメータ
等を個別に測定して良不良の判定を行い、不良品には磁
気インク等でマーキングを行う。

【００７１】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、粘着シート８０に貼り付けられた複数個のブロック
６２をテスターの載置台に真空で吸着させ、ブロック６
２毎に搭載部６５のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック６２の各搭載部６５の回路装置５３の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック６２を同時に処理するので、測定時間の大幅な
短縮を図れる。

【００７２】本発明の第１０の工程は、図１４に示す如
く、粘着シート８０に貼り付けられた状態でブロック６
２の絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。

【００７３】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各搭載部６
５間のダイシングライン７０に沿って分離溝６１の絶縁
性樹脂５０をダイシングし、個別の回路装置５３に分離
する。

【００７４】本工程で、ダイシングブレード６９は完全
に絶縁性樹脂５０を切断し粘着シートの表面に達する切
削深さでダイシングを行い、完全に各搭載部６５毎に分
離する。ダイシング時は予め前述した第１の工程で設け
た各ブロックの周辺の枠状のパターン６６の内側の位置
合わせマーク６７を認識して、これを基準としてダイシ
ングを行う。周知ではあるが、ダイシングは縦方向にす
べてのダイシングライン７０をダイシングをした後、載
置台を９０度回転させて横方向のダイシングライン７０
に従ってダイシングを行う。

【００７５】また本工程では、ダイシングライン７０に
は分離溝６１に充填された絶縁性樹脂５０しか存在しな
いので、ダイシングブレード６９の摩耗は少なく、金属
バリも発生せず極めて正確な外形にダイシングできる特
徴がある。

【００７６】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート８０に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート８０から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。

【００７７】

【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。

【００７８】また、本発明では、ワイヤボンディング工
程において、特定の導電パターンの位置認識を行う事に
より、間接的に複数個の前記各搭載部の前記導電パター
ンの位置認識を行う。特定の導電パターンの位置認識は
導電パターン上のＡｇメッキにより行うので、位置認識
を行う場合に発生する分離溝での光の乱反射による誤認
識を防止できる利点がある。更に、複数個の搭載部毎に
１回の位置認識で処理できるので、各搭載部毎の位置認
識が不要となり、極めてワイヤボンディング工程を短縮
した大量生産方法を実現できる利点がある。

【図面の簡単な説明】

【図１】本発明の製造フローを説明する図である。

【図２】本発明の回路装置の製造方法を説明する図であ
る。

【図３】本発明の回路装置の製造方法を説明する図であ
る。

【図４】本発明の回路装置の製造方法を説明する図であ
る。

【図５】本発明の回路装置の製造方法を説明する図であ
る。

【図６】本発明の回路装置の製造方法を説明する図であ
る。

【図７】本発明の回路装置の製造方法を説明する図であ
る。

【図８】本発明の回路装置の製造方法を説明する図であ
る。

【図９】本発明の回路装置の製造方法を説明する図であ
る。

【図１０】本発明の回路装置の製造方法を説明する図で
ある。

【図１１】本発明の回路装置の製造方法を説明する図で
ある。

【図１２】本発明の回路装置の製造方法を説明する図で
ある。

【図１３】本発明の回路装置の製造方法を説明する図で
ある。

【図１４】本発明の回路装置の製造方法を説明する図で
ある。

【図１５】従来の回路装置の実装構造を説明する図であ
る。

【図１６】従来の回路装置を説明する図である。

【図１７】従来の回路装置の製造方法を説明する図であ
る。

【図１８】従来の回路装置の製造方法を説明する図であ
る。

【符号の説明】

５０ 絶縁性樹脂 ５１ 導電パターン ５２ 回路素子 ５３ 回路装置 ６１ 分離溝 ６２ ブロック

フロントページの続き (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 5F044 AA00 DD02 JJ03 5F061 AA01 BA07 CA21 CB03 CB13

Claims (14)

【特許請求の範囲】
1. 【請求項１】 導電箔を用意し、少なくとも回路素子の
   搭載部を多数個形成する導電パターンを除く領域の前記
   導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
   導電パターンを形成する工程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
   着する工程と、 前記導電パターンの複数個の前記搭載部の位置を同時に
   認識し、認識をした前記各搭載部の回路素子の電極と所
   望の前記導電パターンとを連続してワイヤボンディング
   する工程と、 各搭載部の前記回路素子を一括して被覆し、前記分離溝
   に充填されるように絶縁性樹脂で共通モールドする工程
   と、 前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシン
   グにより分離する工程とを具備することを特徴とする回
   路装置の製造方法。
2. 【請求項２】 前記導電箔は銅、アルミニウム、鉄−ニ
   ッケルのいずれかで構成されることを特徴とする請求項
   １に記載された回路装置の製造方法。
3. 【請求項３】 前記導電箔の表面を導電皮膜で少なくと
   も部分的に被覆することを特徴とする請求項１に記載さ
   れた回路装置の製造方法。
4. 【請求項４】 前記導電被膜はニッケル、金あるいは銀
   メッキ形成されることを特徴とする請求項２に記載され
   た回路装置の製造方法。
5. 【請求項５】 前記導電箔に選択的に形成される前記分
   離溝は化学的あるいは物理的エッチングにより形成され
   ることを特徴とする請求項１に記載された回路装置の製
   造方法。
6. 【請求項６】 前記回路素子は半導体ベアチップ、チッ
   プ回路部品のいずれかあるいは両方を固着されることを
   特徴とする請求項１に記載された回路装置の製造方法。
7. 【請求項７】 複数個の前記搭載部の位置認識は、特定
   の前記搭載部の前記導電パターンにより行うことを特徴
   とする請求項１に記載された回路装置の製造方法。
8. 【請求項８】 特定の前記導電パターンの上には、前記
   搭載部よりも小さい銀メッキが形成されていることを特
   徴とする請求項７に記載された回路装置の製造方法。
9. 【請求項９】 特定の前記導電パターンの位置認識は前
   記銀メッキにより行うことを特徴とする請求項７に記載
   された回路装置の製造方法。
10. 【請求項１０】 １行又は複数行の前記搭載部の位置認
    識は、特定の前記搭載部の前記導電パターンにより行う
    ことを特徴とする請求項７に記載された回路装置の製造
    方法。
11. 【請求項１１】 １列又は複数列の前記搭載部の位置認
    識は、特定の前記搭載部の前記導電パターンにより行う
    ことを特徴とする請求項７に記載された回路装置の製造
    方法。
12. 【請求項１２】 前記ブロック全体の前記搭載部の位置
    認識は、特定の前記搭載部の前記導電パターンにより行
    うことを特徴とする請求項７に記載された回路装置の製
    造方法。
13. 【請求項１３】 前記絶縁性樹脂はトランスファーモー
    ルドで前記ブロック毎に共通モールドされることを特徴
    とする請求項１に記載された回路装置の製造方法。
14. 【請求項１４】 前記導電箔には少なくとも回路素子の
    搭載部を多数個形成する導電パターンをマトリックス状
    に配列したブロックを複数個並べたことを特徴とする請
    求項１に記載された回路装置の製造方法。