JP2003188333A

JP2003188333A - 半導体装置およびその製造方法

Info

Publication number: JP2003188333A
Application number: JP2001384192A
Authority: JP
Inventors: Shinichi Toyooka; 伸一豊岡
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-12-18
Filing date: 2001-12-18
Publication date: 2003-07-04

Abstract

(57)【要約】【課題】従来における半導体装置では、耐湿性の向上
の為に裏面がレジスト層で覆われており、半田電極はレ
ジスト層の開口部に設けられている。そのため、各部材
の熱膨張率の違いによる応力が作用した場合、この当接
部分にどうしても応力が集中してしまい、クラックが発
生する課題があった。【解決手段】本発明の半導体装置では、アイランド電
極４２および取り出し電極４３裏面に外部接続電極４９
を構成する半田の流れ防止用の溝部５０を設けている。
そして、耐湿性の向上用のレジスト４８を溝部５０から
離間して形成している。そのため、半導体装置４１を実
装基板に実装後においても、外部接続電極４９とレジス
ト４８とが離間して形成される構造を実現でき、外部接
続電極４９の耐クラック性を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の半導体装置では、リ
ードレスタイプのＣＳＰ型半導体装置の外部接続電極に
おいて、外部接続電極へのクラック防止を実現する構造
およびその製造方法に関する。

【０００２】

【従来の技術】近年、ＩＣパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。

【０００３】図１３は、基板を不要にした半導体装置１
の構造およびその製造方法を説明する図である。以下に
半導体装置１の製造方法を説明する。

【０００４】先ず、図１３（Ａ）を参照して、フレキシ
ブルシート５上に半導体素子２を固着し、メッキ４を被
覆する。そして金属細線３で半導体素子２とメッキ４と
の電気的接続を行う。

【０００５】次に、図１３（Ｂ）を参照して、半導体素
子２、金属細線３およびメッキ４を絶縁性樹脂６で封止
する。

【０００６】次に、図１３（Ｃ）を参照して、フレキシ
ブルシート５を剥がす。このことにより、半導体装置１
は絶縁性樹脂６で全体が支持される形となる。

【０００７】最後に、図１３（Ｄ）を参照して、裏面に
レジスト層７を形成し、レジスト層７の開口部に半田電
極８を設ける。以上の作業により半導体装置１が完成す
る。

【０００８】図１４は、同じく基板を不要にした半導体
装置１１の構造およびその製造方法を説明する図であ
る。この半導体装置１１では、裏面の半田電極がリード
フレーム１４の裏面に設けられている。以下に、半導体
装置１１の製造方法を説明する。

【０００９】先ず、図１４（Ａ）を参照して、リードフ
レーム１４上に半導体素子１１を固着し、電極となるリ
ードフレーム１４と半導体素子１２を金属細線１３で電
気的接続を行う。

【００１０】次に、図１４（Ｂ）を参照して、半導体素
子１２および金属細線１３を絶縁性樹脂１６で封止す
る。そして、破線Ｌでダイシングを行い、絶縁性樹脂１
６およびリードフレーム１４の不要な部分の除去を行
う。

【００１１】最後に、図１４（Ｃ）を参照して、半導体
装置１１の裏面に、レジスト層１７および半田電極１８
を設ける。以上の作業により半導体装置１１が完成す
る。

【００１２】図１５では、フレキシブルシート２４が支
持基板として採用されている半導体装置２１の構造およ
びその製造方法を説明する。以下にその製造方法を説明
する。

【００１３】先ず、図１５（Ａ）を参照して、フレキシ
ブルシート２４にスルーホール２９を設け、電極３０を
形成する。そして、フレキシブルシート２４上に半導体
素子２２を固着し、金属細線２３で半導体素子２２と電
極３０の電気的接続を行う。

【００１４】次に、図１５（Ｂ）を参照して、絶縁性樹
脂２６で、半導体素子２２および金属細線２３を封止す
る。そして、破線Ｌでダイシングを行い、個々の半導体
装置に分割する。

【００１５】最後に、図１５（Ｃ）を参照して、半導体
装置２１の裏面に、レジスト層２７および半田電極２８
を設ける。以上の工程により半導体装置２１が完成す
る。

【００１６】

【発明が解決しようとする課題】しかしながら、半導体
装置１、１１および２１は薄型の半導体装置であるた
め、半導体装置全体に対する絶縁性樹脂量の割合が小さ
い。従って、半導体装置に占める半導体素子の割合が大
きくなり、半導体装置の熱膨張率は半導体素子の材料で
あるシリコンの熱膨張率を反映することになる。そし
て、この半導体装置が樹脂製の実装基板に実装された場
合、半導体装置の熱膨張率と、実装基板の熱膨張率は異
なる。このことにより、両者を接続する半田電極には応
力が作用することとなる。

【００１７】また、半田電極は半導体装置の周囲に設け
られている事が多いので、パッケージの各半田電極の離
間距離は大きくなる。熱膨張率の違いにより半田電極に
作用する応力は、この離間距離に比例するので、半田電
極には大きなストレスが作用することとなる。

【００１８】更に、従来例の半導体装置では、耐湿性の
向上及び絶縁対応の為に裏面がレジスト層で覆われてお
り、このレジスト層は半田電極形状・寸法の形成のため
にレジスト層の一部が開口され電極が設けられている。
しかし、この形成方法では、レジスト層と半田電極とは
接触するので、この接触部分で半田電極はくびれＮＫを
有する構造となってしまう。そして、熱膨張による応力
が作用した場合、このくびれの部分にどうしても応力が
集中してしまい、クラックが発生する課題があった。

【００１９】

【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である半導体装
置は、半導体装置裏面にその一端面を露出する少なくと
も１つのアイランド電極または取り出し電極と、該アイ
ランド電極または取り出し電極裏面にロウ材により設け
られた外部接続電極とを有し、少なくとも前記アイラン
ド電極裏面には前記ロウ材の流れ防止用の一環状の溝部
が設けられており、前記溝部と前記外部接続電極の端部
とはほぼ一致していることを特徴とする。

【００２０】本発明の半導体装置は、好適には、前記半
導体装置裏面にはレジスト層を形成するが、前記レジス
ト層端部と前記外部接続電極端部とは離間して設けられ
ていることを特徴とする。

【００２１】更に、本発明の半導体装置は、好適には、
前記外部接続電極端部の厚みは、ほぼ前記溝部の厚みと
同等の厚みを有し、前記外部接続電極端部に作用する応
力に対抗することを特徴とする。

【００２２】また、上記した従来の課題に鑑みてなされ
たもので、本発明である半導体装置の製造方法は、導電
箔を用意し、少なくとも半導体素子の搭載部を多数個形
成する導電パターンを形成する工程と、所望の前記導電
パターンの前記各搭載部に半導体素子を固着する工程
と、各搭載部の前記半導体素子を一括して被覆し、分離
溝に充填されるように絶縁性樹脂で共通モールドする工
程と、前記導電箔の裏面全域を前記絶縁性樹脂が露出す
るまで除去する工程と、再び、前記導電箔の裏面の一部
を除去し、前記導電箔裏面にロウ材の流れ防止用の一環
状の溝部を形成する工程と、前記絶縁性樹脂を各搭載部
毎にダイシングにより分離する工程とを具備することを
特徴とする。

【００２３】更に、本発明の半導体装置の製造方法は、
好適には、前記外部接続電極は、実装基板に実装される
際にパターン認識されることを特徴とする。

【００２４】更に、本発明の半導体装置の製造方法は、
好適には、前記導電箔裏面の前記溝部を介して前記ロウ
材から成る外部接続電極を形成することを特徴とする。

【００２５】更に、本発明の半導体装置の製造方法は、
好適には、前記外部接続電極はスクリーン印刷により形
成することを特徴とする。

【００２６】

【発明の実施の形態】先ず、図１〜図３を参照して、本
発明である半導体装置について、以下に、説明する。

【００２７】本発明の半導体装置は、半導体装置裏面に
その一端面を露出する少なくとも１つのアイランド電極
または取り出し電極と、該アイランド電極または取り出
し電極裏面にロウ材により設けられた外部接続電極とを
有し、少なくとも前記アイランド電極裏面には前記ロウ
材の流れ防止用の一環状の溝部が設けられており、前記
溝部と前記外部接続電極の端部とはほぼ一致しているこ
とを特徴とする。

【００２８】そして、図１は本発明である半導体装置の
断面図を示している。具体的には、図示の如く、半導体
装置４１は、例えば、Ｃｕ箔から成るアイランド電極４
２および取り出し電極４３と、アイランド電極４２上に
導電ペースト４６を介して固着される半導体素子４４
と、半導体素子４４の電極パッド（図示せず）と取り出
し電極４３とを電気的に接続する金属細線４５と、半導
体素子４４等を一括してモールドする絶縁性樹脂４７
と、半導体装置４１裏面に露出するアイランド電極４２
および取り出し電極４３対応の外部接続電極４９と、半
導体装置４１の裏面保護用のレジスト４８とから、主
に、構成されている。そして、詳細は後述するが、本発
明の特徴は、アイランド電極４２および取り出し電極４
３の裏面には、外部接続電極４９を形成する、例えば、
半田等のロウ材の流れ防止用の溝部５０が形成されてい
ることである。

【００２９】ここで、図示はしていないが、アイランド
電極４２上には導電ペースト４６との接着性を考慮して
銀メッキや金メッキが施されている場合もある。また、
取り出し電極４３上には金属細線４５の接着性が考慮さ
れ銀メッキやニッケルメッキが施されている場合もあ
る。また、半導体装置４１の裏面を被覆する材料として
は、レジスト４８以外でも絶縁被膜であればよい。

【００３０】次に、図２に示す如く、本発明の特徴であ
る半田等のロウ材の流れ防止用の溝部５０について説明
する。

【００３１】先ず、図２（Ａ）では、図１に示したアイ
ランド電極４２裏面を拡大した平面図を示している。本
実施の形態では、アイランド電極４２および取り出し電
極４３の厚みは、例えば、４０μｍ程度の厚さで形成さ
れている。そして、このアイランド電極４２裏面には、
ハッチングで示した円状の溝部５０が形成されている。
この溝部５０の深さは、例えば、１０〜２０μｍ程度で
形成されているが、この溝部５０で外部接続電極４９を
形成するロウ材の流れ出しを防ぐことができる深さであ
れば特に問題はない。そして、本発明では、図１にも示
したように、この溝部５０の外縁ライン５１が外部接続
電極４９の端部とほぼ一致していることに特徴がある。
つまり、この溝部５０を予め形成した後、この溝部５０
を利用して外部接続電極４９を形成することで、外部接
続電極４９の形状、寸法等を目的に応じて形成すること
ができる。

【００３２】ここで、例えば、アイランド電極４２裏面
に溝部５０を設けずに、アイランド電極４２の大きさ自
体を外部接続電極４９の大きさとして形成する。そし
て、アイランド電極４２の大きさで外部接続電極４９の
形状、寸法等を目的に応じて形成することもできる。し
かし、本実施の形態のように、絶縁性樹脂４７でアイラ
ンド電極４２や取り出し電極４３を一体に支持している
場合では問題が発生する場合がある。それは、アイラン
ド電極４２自体の面積を小さく形成すると、実装の際ア
イランド電極４２が半田の表面張力により抜けてしまう
という問題である。また、アイランド電極４２は通常の
大きさで形成するが、溝部５０を形成しない場合もあ
る。この場合は、半田は２点鎖線で示した外部接続電極
流れだしライン５２のように、形状不安定となる。この
半田が流れ出すことにより、以下の問題が発生する。第
１の問題は、半導体装置４１を実装基板５５に実装する
時の認識マークとして用いる際、形状が一定でないため
パターン認識の精度の悪化する問題である。第２の問題
は、例えば、導電路５６等の被実装面の電極サイズと外
部接続電極とのサイズが同一でないと、ヒートサイクル
試験等の寿命が短いという問題である。第３の問題は、
半導体装置４１裏面の外部接続電極の半田の厚みにばら
つきが生じ、例えば、導電路５６（図３参照）等の被実
装面との接続が不安定となる問題である。

【００３３】上述したように、本発明の半導体装置で
は、溝部５０を予め形成した後、この溝部５０を利用し
て外部接続電極４９を形成することで、外部接続電極４
９を形成する半田の流れを防止することができる。そし
て、外部接続電極４９端部では、半田の厚みが溝部５０
の深さ分も加わるため、半田の耐クラック寿命を向上さ
せることができる。

【００３４】更に、本発明の半導体装置では、半導体装
置４１を実装基板５５（図３参照）上の導電路５６に実
装する際、半導体装置４１裏面の外部接続電極４９をパ
ターン認識して行う。このとき、上述のように、外部接
続電極４９の形状、寸法Ｗ１等を目的に応じて形成する
ことができるので、本実施の形態のように微細な半導体
装置４１の場合でも、確実にパターン認識できる構造を
実現できる。特に、微細な半導体装置４１の裏面に多数
の外部接続電極が形成される場合に、確実に個々の外部
接続電極が独立して形成でき、ボンディング精度の向上
を実現することができる。尚、取り出し電極４３におい
てもアイランド電極４２と同等の効果を得ることができ
る。

【００３５】一方、図２（Ｂ）においても、図１に示し
たアイランド電極４２裏面を拡大した平面図を示してい
る。図示の如く、溝部５０の形状は四角形状の場合で
も、上述した図２（Ａ）の場合と同等の効果を得ること
ができる。また、特に、図２（Ａ）、（Ｂ）の形状に限
定する必要はなく、本発明の要旨を逸脱しない範囲で、
種々の変更が可能である。尚、取り出し電極４３におい
ても同様な構造を有することで、アイランド電極４２と
同等の効果を得ることができる。

【００３６】また、図２（Ｃ）においても、図１に示し
たアイランド電極４２裏面を拡大した平面図を示してい
る。図示の如く、アイランド電極４２裏面に溝部５０で
はなく、例えば、円状に凹部５３を形成することで、上
述した図２（Ａ）の場合と同等の効果を得ることができ
る。この場合も、この凹部５３の外縁ライン５４が外部
接続電極４９の端部とほぼ一致している。また、特に、
円状に限定する必要はなく、本発明の要旨を逸脱しない
範囲で、種々の変更が可能である。尚、取り出し電極４
３においても同様な構造を有することで、アイランド電
極４２と同等の効果を得ることができる。

【００３７】次に、図３に示す如く、実装基板５５上の
導電路５６に半導体装置４１を実装した形状について説
明する。

【００３８】先ず、図３（Ａ）では、実装基板５５上に
半導体装置４１を実装した構造の断面図を示している。
また、図３（Ｂ）では、図３（Ａ）の特徴部分である実
装部を拡大した断面図を示している。図示の如く、実装
基板５５上には、例えば、Ｃｕ箔等の導電箔により導電
路５６が形成されており、この導電路５６上に外部接続
電極４９を介して半導体装置４１が実装されている。そ
して、図３（Ｂ）に示す如く、本発明の半導体装置の特
徴としては、実装後の外部接続電極４９の端部と半導体
装置４１裏面のレジスト４８端部との間に離間距離ｄを
設けることである。つまり、実装基板５５の導電路５６
上に半導体装置４１を実装後においても、外部接続電極
４９を構成する半田はアイランド電極４２裏面において
溝部５０外へ流れ出すことはない。そのことにより、外
部接続電極４９の端部とレジスト４８の端部とは当接す
ることは無く、従来における外部接続電極とレジストと
の当接部における応力集中を緩和することができる。

【００３９】具体的には、本発明における半導体装置４
１は、薄型化、そして、軽量化されたものである。従っ
て、半導体装置４１全体に占める半導体素子４４の割合
が大きく、半導体装置４１の熱膨張率は、主に半導体素
子４４の材料であるシリコンの熱膨張率に依ることにな
る。そして、この半導体装置４１が樹脂製、セラミック
製、ガラスエポキシ製のフレキシブル樹脂製等の実装基
板５５に実装される場合がある。この場合、実装基板５
５と半導体素子４４の材料であるシリコンとの熱膨張率
は異なる。従って、半導体装置４１と実装基板５５の両
方の温度が上昇すると、両者を接続する外部接続電極４
９に応力が作用する。

【００４０】例えば、外部接続電極４９のみで半導体装
置４１が固着された場合、この応力の大きさはパッケー
ジサイズが大きくなる程、大きくなる。具体的には、半
導体パッケージに形成される電極間の距離に比例して半
田に応力が加わる。しかし、半導体装置４１の裏面保護
用のレジスト４８が外部接続電極４９に連続して形成さ
れている場合は、上述した応力の大部分が、従来例に示
したネック部分ＮＫ（図１３参照）に集中する。つま
り、従来例に示したネック部分ＮＫにクラックが発生し
てしまった。

【００４１】しかし、上述したように、アイランド電極
４２裏面に溝部５０を形成し、この溝部５０で外部接続
電極４９用の半田の形状を決めることで、外部接続電極
４９とレジスト４８との接触を防ぐことができる。つま
り、本発明の外部接続電極４９からは従来におけるネッ
ク部分ＮＫを無くし、半田の耐クラック性を向上させる
半導体装置を実現できる。

【００４２】また、図３（Ｂ）に示す如く、外部接続電
極４９の側面５７が、例えば、太鼓膜のようにくびれの
ない、滑らかな同一の曲面を有することによって、外部
接続電極の一部に応力が集中するのを防止することがで
きる。従って、外部接続電極４９の側面５７が同一曲率
のラインを描くことで、従来におけるネック部分ＮＫを
無くし、クラックが発生するのを防止することができ
る。

【００４３】ここで、実装基板５５について説明する。
前述した半導体装置４１を実装する実装基板５５として
は、プリント基板、セラミック基板、フレキシブルシー
ト基板または金属基板が考えられる。この実装基板５５
は、表面に導電パターンが形成されるため、電気的絶縁
が考慮されて、少なくとも基板の表面が絶縁処理されて
いる。プリント基板、セラミック基板、フレキシブルシ
ート基板は、基板自身が絶縁材料で構成されているた
め、そのまま表面に導電パターン形成すれば良い。しか
し金属基板の場合は、少なくとも表面に絶縁材料が被着
され、この上に導電パターンが被着されている。また、
導電路５６としては、半田を介しての接続であり主にＣ
ｕであるが、半田に濡れれば良く他に表面にＮｉが被着
されたもの及びＮｉ配線、表面にＡｕが被着されたもの
及びＡｕ配線等が考えられる。

【００４４】次に、本発明の半導体装置の製造方法につ
いて図４〜図１２を参照しながら説明する。

【００４５】先ず、本発明の第１の工程は、図４から図
６に示す如く、導電箔７０を用意し、少なくとも半導体
素子６２の搭載部を多数個形成する導電パターン６１を
除く領域の導電箔７０に導電箔７０の厚みよりも浅い分
離溝７１をエッチングにより形成して導電パターン６１
を形成することにある。

【００４６】本工程では、先ず図４（Ａ）に示す如く、
シート状の導電箔７０を用意する。この導電箔７０は、
ロウ材の付着性、ボンディング性、メッキ性が考慮され
てその材料が選択され、材料としては、Ｃｕを主材料と
した導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎ
ｉ等の合金から成る導電箔等が採用される。

【００４７】導電箔７０の厚さは、後のエッチングを考
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍ（２オンス）の銅箔を採用した。しかし３０
０μｍ以上でも１０μｍ以下でも基本的には良い。後述
するように、導電箔７０の厚みよりも浅い分離溝７１が
形成できればよい。

【００４８】尚、シート状の導電箔７０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔７０が用意され、後述する
各工程に搬送されても良い。

【００４９】具体的には、図４（Ｂ）に示す如く、短冊
状の導電箔７０に多数の搭載部が形成されるブロック７
２が複数個（ここでは４〜５個）離間して並べられる。
各ブロック７２間にはスリット７３が設けられ、モール
ド工程等での加熱処理で発生する導電箔７０の応力を吸
収する。また導電箔７０の両側にはインデックス孔７４
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。

【００５０】続いて、導電パターンを形成する。

【００５１】先ず、図５に示す如く、Ｃｕ箔７０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン６１となる領域を除いた導電箔７０が
露出するようにホトレジストＰＲをパターニングする。
そして、図６（Ａ）に示す如く、ホトレジストＰＲを介
して導電箔７０を選択的にエッチングする。

【００５２】本工程では、エッチングで形成される分離
溝７１の深さを均一に且つ高精度にするために、図６
（Ａ）に示す如く、分離溝７１の開口部を下に向けて、
導電箔７０の下方に設けたエッチング液の供給管８０か
ら上方に向けてエッチング液をシャワーリングする。こ
の結果、エッチング液の当たる分離溝７１の部分がエッ
チングされ、エッチング液は分離溝７１内に液溜まりを
作らず直ぐに排出される。そのため、分離溝７１の深さ
はエッチング処理時間で制御でき、均一で高精度の分離
溝７１を形成できる。なお、エッチング液は塩化第二鉄
または塩化第二銅が主に採用される。

【００５３】図６（Ｂ）に具体的な導電パターン６１を
示す。本図は図４（Ｂ）で示したブロック７２の１個を
拡大したものである。点線で示す部分が１つの搭載部７
５であり、導電パターン６１を構成し、１つのブロック
７２には５行１０列のマトリックス状に多数の搭載部７
５が配列され、各搭載部７５毎に同一の導電パターン６
１が設けられている。各ブロック７２の周辺には、ダイ
シング時の位置合わせマーク７７が設けられている。

【００５４】次に、本発明の第２の工程は、図７に示す
如く、所望の導電パターン６１の各搭載部７５に半導体
素子６２を固着し、その後半導体素子６２の電極と所望
の導電パターン６１とをワイヤボンディングすることに
ある。

【００５５】図７に示す如く、本実施の形態では、導電
パターン６１は半導体素子６２を固着するためのアイラ
ンド電極６１Ａおよび取り出し電極６１Ｂから成り、半
導体素子６２は半田等のロウ材または導電ペースト６５
で固着される。

【００５６】次に、クランパ（図示せず）によって導電
箔７０のブロック７２の周端を押さえ、導電箔７０をヒ
ートブロック（図示せず）に密着させる。その後、図７
（Ｂ）に示す如く、半導体素子６２の電極パッド（図示
せず）と取り出し電極６１Ｂとを金属細線６３を介して
熱圧着によるボールボンディング及び超音波によるウェ
ッヂボンディングにより一括してワイヤボンディングを
行う。このことにより、各搭載部７５毎にクランパを使
用してワイヤボンディングを行っていた従来の半導体装
置の製造方法と比較して、極めて効率的にワイヤボンデ
ィングを行うことができる。

【００５７】次に、本発明の第３の工程は、図８に示す
如く、各搭載部７５の半導体素子６２を一括して被覆
し、分離溝７１に充填されるように絶縁性樹脂６６で共
通モールドすることにある。

【００５８】本工程では、図示の如く、絶縁性樹脂６６
は半導体素子６２および複数の導電パターン６１を完全
に被覆する。そして、導電パターン６１間の分離溝７１
には絶縁性樹脂６６が充填され、導電パターン６１の側
面の湾曲構造と嵌合して強固に結合する。そのことで、
絶縁性樹脂６６により導電パターン６１が支持されてい
る。

【００５９】また本工程では、トランスファーモールド
またはインジェクションモールドにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。

【００６０】導電箔７０表面に被覆された絶縁性樹脂６
６の厚さは、金属細線６３の最頂部から約１００μｍ程
度が被覆されるように調整されている。この厚みは、強
度を考慮して厚くすることも、薄くすることも可能であ
る。

【００６１】その他に、本工程の特徴は、絶縁性樹脂６
６を被覆するまでは、導電パターン６１となる導電箔７
０が支持基板となることであり、支持基板となる導電箔
７０は電極材料として必要な材料である。そのため、構
成材料を極力省いて作業できるメリットを有し、コスト
の低下も実現できる。

【００６２】また分離溝７１は、導電箔７０の厚みより
も浅く形成されているため、導電箔７０が導電パターン
６１として個々に分離されていない。従って、シート状
の導電箔７０として一体で取り扱え、絶縁性樹脂６６を
モールドする際、金型への搬送、金型への実装の作業が
非常に楽になる特徴を有する。

【００６３】次に、本発明の第４の工程は、図８および
図９に示す如く、分離溝７１を設けていない厚み部分の
導電箔７０を除去することにある。

【００６４】本工程は、導電箔７０の裏面を化学的およ
び／または物理的に除き、導電パターン６１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。

【００６５】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝７１から絶縁性樹脂６６
を露出させている。この露出される面を図８では点線で
示している。その結果、約４０μｍの厚さの導電パター
ン６１となって分離される。また、絶縁性樹脂６６が露
出する手前まで、導電箔７０を全面ウェトエッチング
し、その後、研磨または研削装置により全面を削り、絶
縁性樹脂６６を露出させても良い。更に、導電箔７０を
点線で示す位置まで全面ウェトエッチングし、絶縁性樹
脂６６を露出させても良い。

【００６６】この結果、図９に示す如く、絶縁性樹脂６
６に導電パターン６１の裏面が露出する構造となる。す
なわち、分離溝７１に充填された絶縁性樹脂６６の表面
と導電パターン６１の表面は、実質的に一致している構
造となっている。従って、本発明の半導体装置は、マウ
ント時に半田等の表面張力でそのまま水平に移動してセ
ルフアラインできる特徴を有する。

【００６７】次に、本発明の第５の工程は、図９に示す
如く、再び、半導体装置の裏面からエッチングを行い、
導電パターン６１であるアイランド電極６１Ａおよび取
り出し電極６１Ｂ裏面に溝部６７を形成することにあ
る。

【００６８】先ず、図９（Ａ）に示す如く、アイランド
電極６１Ａおよび取り出し電極６１Ｂ裏面上に、ホトレ
ジスト（耐エッチングマスク）ＰＲを形成し、溝部６７
となる領域を露出するようにホトレジストＰＲをパター
ニングする。そして、図６（Ｂ）に示す如く、ホトレジ
ストＰＲを介してアイランド電極６１Ａおよび取り出し
電極６１Ｂ裏面を選択的にエッチングする。

【００６９】本工程におけるエッチング条件等は、上述
した第１の工程時と同様であるので、第１の工程を参照
とし、ここではで説明を割愛することとする。

【００７０】そして、図９（Ｂ）に示す如く、上述した
製法によりアイランド電極６１Ａおよび取り出し電極６
１Ｂの裏面には、溝部６７が形成される。このとき、こ
の溝部６７の深さは、例えば、１０〜２０μｍ程度で形
成されているが、この溝部６７で外部接続電極６９を構
成するロウ材の流れ出しを防ぐことができる深さであれ
ば特に問題はない。そして、後工程において、この溝部
６７を利用して外部接続電極６９を形成するが、外部接
続電極６９の形状、寸法等を目的に応じて形成すること
ができる。

【００７１】次に、本発明の第６の工程は、図１０に示
す如く、半導体装置裏面から露出する導電パターン上に
外部接続電極６９を形成することにある。

【００７２】先ず、図１０（Ａ）では、外部接続電極６
９が形成された半導体装置の断面図を示しており、ま
た、図１０（Ｂ）では、図１０（Ａ）に示した半導体装
置を裏面から見た平面図を示している。図示の如く、半
導体装置６０裏面からアイランド電極６１Ａおよび取り
出し電極６１Ｂが露出している。そして、半導体装置６
０の裏面の耐湿性向上および絶縁対応のため、絶縁性樹
脂６６、アイランド電極６１Ａおよび取り出し電極６１
Ｂが露出した裏面にはレジスト６８を全体に塗布する。
このとき、レジスト６８は、アイランド電極６１Ａおよ
び取り出し電極６１Ｂ裏面に形成された溝部６７から外
側に離間して配置されるように、一部分のレジストが除
去される。その後、アイランド電極６１Ａおよび取り出
し電極６１Ｂ裏面には、エッチングされていない溝部６
７より内側の外部接続電極形成領域をパターン認識し、
半田がスクリーン印刷され外部接続電極６９を形成す
る。このとき、形成される外部接続電極６９の厚みも考
慮して半田量が決定される。

【００７３】次に、本発明の第７の工程は、図１１に示
す如く、絶縁性樹脂６６で一括してモールドされた各搭
載部７５の半導体素子６２の特性の測定を行うことにあ
る。

【００７４】前工程で導電箔７０の裏面エッチングをし
た後に、導電箔７０から各ブロック７２が切り離され
る。このブロック７２は絶縁性樹脂６６で導電箔７０の
残余部と連結されているので、切断金型を用いず機械的
に導電箔７０の残余部から剥がすことで達成できる。

【００７５】各ブロック７２の裏面には図９に示す如
く、導電パターン６１の裏面が露出されており、各搭載
部７５が導電パターン６１形成時と全く同一にマトリッ
クス状に配列されている。この導電パターン６１の絶縁
性樹脂６６から露出した外部接続電極６９にプローブ７
６を当てて、各搭載部７５の半導体素子６２の特性パラ
メータ等を個別に測定して良不良の判定を行い、不良品
には磁気インク等でマーキングを行う。

【００７６】本工程では、各搭載部７５の半導体装置は
絶縁性樹脂６６でブロック７２毎に一体で支持されてい
るので、個別にバラバラに分離されていない。従って、
テスターの載置台に置かれたブロック７２は搭載部７５
のサイズ分だけ矢印のように縦方向および横方向にピッ
チ送りをすることで、極めて早く大量にブロック７２の
各搭載部７５の半導体装置の測定を行える。すなわち、
従来必要であった半導体装置の表裏の判別、電極の位置
の認識等が不要にできるので、測定時間の大幅な短縮を
図れる。

【００７７】次に、本発明の第８の工程は、図１２に示
す如く、絶縁性樹脂６６を各搭載部７５毎にダイシング
により分離することにある。

【００７８】本工程では、ブロック７２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード７９
で各搭載部７５間のダイシングライン７８に沿って分離
溝７１の絶縁性樹脂６６をダイシングし、個別の半導体
装置に分離する。

【００７９】本工程で、ダイシングブレード７９はほぼ
絶縁性樹脂６６を切断する切削深さで行い、ダイシング
装置からブロック７２を取り出した後にローラでチョコ
レートブレークするとよい。ダイシング時は予め前述し
た第１の工程で設けた各ブロック７２の周辺の枠状のパ
ターン６４の内側の相対向する位置合わせマーク７７を
認識して、これを基準としてダイシングを行う。周知で
はあるが、ダイシングは縦方向にすべてのダイシングラ
イン７８をダイシングをした後、載置台を９０度回転さ
せて横方向のダイシングライン７８に従ってダイシング
を行う。

【００８０】そして、上記した製造工程により、半導体
装置は完成する。

【００８１】尚、本発明の半導体装置の製造方法では、
導電箔上に集合ブロックを形成した場合について説明し
たが、特に、この場合に限定する必要はなく、リードフ
レーム等のように導電部材から成る基板に対しも同様な
効果を得ることができる。また、上述では半導体装置の
製造方法について説明したが、回路装置の製造方法につ
いても同様なことをいうことができる。その他、本発明
の要旨を逸脱しない範囲で、種々の変更が可能である。

【００８２】

【発明の効果】上述したように、第１に、本発明の半導
体装置では、半導体装置裏面にその一端面を露出する少
なくとも１つのアイランド電極または取り出し電極裏面
に外部接続電極を構成するロウ材の流れ防止用の一環状
の溝部が設けることに特徴を有する。そのことにより、
半田等のロウ材は溝部の外側に流れ出すことはないの
で、外部接続電極の形状および寸法は溝部により目的に
応じて形成することができる。その結果、半導体装置裏
面に耐湿性等を考慮して形成されるレジストと外部接続
電極とを離間して形成することができる。そして、両者
の接合部に集中する材質の熱膨張率の違いによる外部応
力を分散することができ、耐クラック性に優れた外部接
続電極を形成することができる。

【００８３】第２に、本発明の半導体装置では、半導体
装置裏面にその一端面を露出する少なくとも１つのアイ
ランド電極または取り出し電極裏面に外部接続電極を構
成するロウ材の流れ防止用の一環状の溝部が設けること
に特徴を有する。そのことにより、外部接続電極の端部
は溝部のラインとほぼ一致しているので、外部接続電極
の端部は、少なくとも溝部の深さ分の厚みを有すること
となる。その結果、外部接続電極の端部においても、材
質の熱膨張率の違いによる外部応力等に対して耐クラッ
ク効果を得ることができる。

【００８４】第３に、本発明の半導体装置では、溝部の
ラインと外部接続電極の端部とを一致して形成すること
に特徴を有する。そのことにより、外部接続電極を目的
に応じて様々な形状および寸法に形成できる。その結
果、特に、半導体装置裏面に多数の外部接続電極が形成
される場合に、半導体装置を実装基板に実装する際のボ
ンディング精度の向上を実現できる。

【００８５】第４に、本発明の半導体装置の製造方法で
は、複数の搭載部が形成されている導電箔の状態で、１
回目の除去工程の後に連続して、溝部形成工程を行うこ
とができる。そのことにより、半導体装置裏面に形成さ
れた溝部を用いて複数の外部接続電極を精度よく大量に
形成することができる。その結果、位置精度および量産
性に優れた半導体装置の製造方法を実現できる。

【００８６】第５に、本発明の半導体装置の製造方法で
は、溝部を用いて外部接続電極を形成することで、外部
接続電極の形状を安定化させることができる。そのこと
により、半導体装置を実装基板に実装する際、この外部
接続電極を認識マークとして確実に用いることができ
る。

【図面の簡単な説明】

【図１】本発明の半導体装置を説明する断面図である。

【図２】本発明の半導体装置を説明する平面図である。

【図３】本発明の半導体装置の実装構造を説明する断面
図である。

【図４】本発明の半導体装置の製造方法を説明する図で
ある。

【図５】本発明の半導体装置の製造方法を説明する図で
ある。

【図６】本発明の半導体装置の製造方法を説明する図で
ある。

【図７】本発明の半導体装置の製造方法を説明する図で
ある。

【図８】本発明の半導体装置の製造方法を説明する図で
ある。

【図９】本発明の半導体装置の製造方法を説明する図で
ある。

【図１０】本発明の半導体装置の製造方法を説明する図
である。

【図１１】本発明の半導体装置の製造方法を説明する図
である。

【図１２】本発明の半導体装置の製造方法を説明する図
である。

【図１３】従来の半導体装置およびその製造方法を説明
する断面図である。

【図１４】従来の半導体装置およびその製造方法を説明
する断面図である。

【図１５】従来の半導体装置およびその製造方法を説明
する断面図である。

【符号の説明】

４１半導体装置４２アイランド電極４３取り出し電極４４半導体素子４５金属細線４６導電ペースト４７絶縁性樹脂４８レジスト４９外部接続電極５０溝部

Claims

【特許請求の範囲】

【請求項１】半導体装置裏面にその一端面を露出する
少なくとも１つのアイランド電極または取り出し電極
と、該アイランド電極または取り出し電極裏面にロウ材によ
り設けられた外部接続電極とを有し、少なくとも前記アイランド電極裏面には前記ロウ材の流
れ防止用の一環状の溝部が設けられており、前記溝部と
前記外部接続電極の端部とはほぼ一致していることを特
徴とする半導体装置。
【請求項２】前記半導体装置裏面にはレジスト層を形
成するが、前記レジスト層端部と前記外部接続電極端部
とは離間して設けられていることを特徴とする請求項１
記載の半導体装置。
【請求項３】前記外部接続電極端部の厚みは、ほぼ前
記溝部の厚みと同等の厚みを有し、前記外部接続電極端
部に作用する応力に対抗することを特徴とする請求項１
記載の半導体装置。
【請求項４】前記溝部は前記取り出し電極裏面にも設
けられていることを特徴とする請求項１記載の半導体装
置。
【請求項５】前記ロウ材は半田であることを特徴とする
請求項１記載の半導体装置。
【請求項６】導電箔を用意し、少なくとも半導体素子
の搭載部を多数個形成する導電パターンを形成する工程
と、所望の前記導電パターンの前記各搭載部に半導体素子を
固着する工程と、各搭載部の前記半導体素子を一括して被覆し、分離溝に
充填されるように絶縁性樹脂で共通モールドする工程
と、前記導電箔の裏面全域を前記絶縁性樹脂が露出するまで
除去する工程と、再び、前記導電箔の裏面の一部を除去し、前記導電箔裏
面にロウ材の流れ防止用の一環状の溝部を形成する工程
と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする半導体装置の製造
方法。
【請求項７】前記導電箔裏面の前記溝部を介して前記
ロウ材から成る外部接続電極を形成することを特徴とす
る請求項６記載の半導体装置の製造方法。
【請求項８】前記外部接続電極は、実装基板に実装さ
れる際にパターン認識されることを特徴とする請求項６
または請求項７記載の半導体装置の製造方法。
【請求項９】前記外部接続電極はスクリーン印刷によ
り形成することを特徴とする請求項６から請求項８のい
ずれかに記載の半導体装置の製造方法。
【請求項１０】前記ロウ材は半田であることを特徴と
する請求項６または請求項７記載の半導体装置の製造方
法。