JP4708625B2 - ボンディング装置およびそれを用いた半導体装置の製造方法 - Google Patents
ボンディング装置およびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4708625B2 JP4708625B2 JP2001255474A JP2001255474A JP4708625B2 JP 4708625 B2 JP4708625 B2 JP 4708625B2 JP 2001255474 A JP2001255474 A JP 2001255474A JP 2001255474 A JP2001255474 A JP 2001255474A JP 4708625 B2 JP4708625 B2 JP 4708625B2
- Authority
- JP
- Japan
- Prior art keywords
- clamper
- block
- bonding
- opening
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に支持基板を不要にした薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１３のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１４は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１３のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１５および図１６を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１５（Ａ）を参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１５（Ｂ）を参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１１が電気的に接続される。（以上図１５（Ｃ）を参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＡｕメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１５（D）を参照）
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１５】
一方、セラミック基板を採用した製造方法を図１６のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前記製造方法の樹脂層を被覆するまでは図１５の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】
図１４に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００１７】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１８】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００１９】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２０】
本発明のボンディング装置は、クランパを用いてワイヤボンディングを行うボンディング装置であり、前記クランパは、金型から成る一つのキャビティティでモールドされる領域であって、マトリックス状に配置された搭載部から成るブロック内の、全ての前記搭載部を連続してワイヤボンディングできる大きさの開口部と、前記ブロックの周端を押圧する下面に設けられた凹凸部と、記搭載部に配置された回路素子と、前記搭載部に含まれる導電パターンとを金属細線でワイヤボンディングする際に、前記凹凸部の間隙を経由して前記開口部に供給される窒素ガスが通過する流通経路と、を備えたことを特徴とする。
【００２１】
本発明の半導体装置の製造方法は、マトリックス状に配置された搭載部から成るブロックにワイヤボンディングを行う工程と、前記ブロックを金型から成る１つのキャビティに収納してモールドすることにより、前記ブロックに含まれる全ての前記搭載部を１つの封止樹脂により樹脂封止する工程と、前記ブロックを各搭載部に分離する工程と、を備え、前記ワイヤボンディングを行う工程では、クランパの開口部に前記ブロックに含まれる全ての前記搭載部を収納し、前記ブロックの周端を前記クランパの凹凸部にて押圧して、前記凹凸部の間隙を経由して前記開口部に窒素ガスを供給しながら、前記搭載部のワイヤボンディングを行うことを特徴とする。
【００２２】
また本発明では、ワイヤボンディングの工程に於いて、導電箔をブロック毎にクランパにて１度押さえ、ブロック内の各回路素子と所望の導電パターンとのワイヤボンディングを一括して行うことにより、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２３】
更にまた本発明では、ワイヤボンディングの工程に於いて、クランパに設けられた経路を介して、連続してブロックに窒素ガスを吹き付ている。このことにより、Ｃｕ箔からなるブロックが酸化するのを防止することができる。
【００２４】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図１を参照しながら説明する。
【００２５】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝をエッチングにより形成して導電パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、前記回路素子と所望の導電パターンとをワイヤボンディングする工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００２６】
図１のフローに示す如く、Ｃｕ箔、Ａｇメッキ、ハーフエッチングの３つのフローで導電パターンの形成が行われる。ダイボンドおよびワイヤーボンディングの２つのフローで各搭載部への回路素子の固着と回路素子の電極と導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。この共通モールドとは、複数個の搭載部が設けられたブロックを１つの金型キャビティーを用いてモールドを行う事である。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露出するまで導電箔の裏面全域のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【００２７】
以下に、本発明の各工程を図２〜図１２を参照して説明する。
【００２８】
本発明の第１の工程は、図２から図４に示すように、導電箔６０を用意し、少なくとも回路素子５２の搭載部を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１をエッチングにより形成して導電パターン５１を形成することにある。
【００２９】
本工程では、まず図２（Ａ）の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００３１】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００３２】
具体的には、図２（Ｂ）に示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００３３】
続いて、導電パターンを形成する。
【００３４】
まず、図３に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図４（Ａ）に示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００３５】
本工程では、エッチングで形成される分離溝６１の深さを均一に且つ高精度にするために、図４（Ａ）に示す如く、分離溝６１の開口部を下に向けて、導電箔６０の下方に設けたエッチング液の供給管８０から上方に向けてエッチング液をシャワーリングする。この結果、エッチング液の当たる分離溝６１の部分がエッチングされ、エッチング液は分離溝６１内に液溜まりを作らずすぐに排出されるので、分離溝６１の深さはエッチング処理時間で制御でき、均一で高精度の分離溝６１を形成できる。なお、エッチング液は塩化第二鉄または塩化第二銅が主に採用される。
【００３６】
図４（Ｂ）に具体的な導電パターン５１を示す。本図は図２（Ｂ）で示したブロック６２の１個を拡大したものである。斜線で囲まれた領域が１つの搭載部６５であり、導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用し、また導電箔６０の裏面エッチング後には絶縁性樹脂５０の補強をする働きを有する。
【００３７】
本発明の第２の工程は、図５に示す如く、所望の導電パターン５１の各搭載部６５に回路素子５２を固着することにある。
【００３８】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００３９】
ここでは、ベアのトランジスタチップ５２Ａが導電パターン５１Ａにダイボンディングされ、チップコンデンサまたはチップ抵抗等の受動素子５２Ｂは半田等のロウ材または導電ペースト５５Ｂで固着される。
【００４０】
本発明の第３の工程は、本発明の特徴とする工程であり、図６〜図８に示す如く、各搭載部６５の回路素子５２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。
【００４１】
本工程では、図６に示す如く、ブロック６２内の各搭載部のエミッタ電極と導電パターン５１Ｂ、ベース電極と導電パターン５１Ｂを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４２】
本工程では、ブロック６２内の全ての搭載部のワイヤボンディングを連続して行うので、導電箔６０を加熱する時間も長くなり、導電箔６０が酸化してしまう問題があった。そこで本発明では、ブロック６２内のワイヤボンディングを行っている間、連続してクランパ７０から導電箔６０に窒素ガスを吹き付けることによりこの問題を解決している。
【００４３】
先ず、図７を参照して、本工程で用いるクランパ７０の特徴を説明する。図７（Ａ）はクランパ７０の上面図であり、図７（Ｂ）はその裏面図である。
【００４４】
クランパ７０は、図７（Ａ）に示す如く、ブロック６２とほぼ同等の大きさの開口部７１を有し、この開口部７１を介してクランパ上方からワイヤーボンダー（図示せず）によりワイヤボンディングを行う。
【００４５】
また、クランパ７０には窒素を注入するための注入口８１，８２が設けられている。注入口８１ａ、８１ｂから注入された窒素ガスは、クランパ内部に設けられた経路８３ａ、８３ｂを通過して、開口部７１の周辺部に設けられた凹部７４に流入する。そして、凹部７４内部で開口部７１を囲むように設けられたホール７６からクランパ下方に噴射される。ここで、凹部７４は図中では点のハッチングで示されている。そして、ホール７６は黒丸で表されておりクランパの裏面まで貫通している。
【００４６】
更に、図７（Ａ）に於いて、凹部７４の両側にはカバー７９が取り付けられる。このカバー７９を凹部７４の上部に取り付けることによって、凹部７４を窒素ガスの流通経路として用いることができる。なお、図７（Ａ）では図面の都合により右側のカバー７９を外した状態を示している。
【００４７】
一方、注入口８２ａ，８２ｂから注入された窒素ガスは、その下方に設けられた凹部７８内部のホール７７からクランパの下方に噴射される。ここで、図７（Ａ）では、右側の注入口８２とその下のカバーを取り外した状態を示している。
【００４８】
図７（Ｂ）を参照して、クランパ７０の裏面の導電箔６０に当接する部分には凹凸部７３が設けられている。この凹凸部７３は、ブロック６２の周端を押さえることによって、ブロック６２の裏面をヒートブロックに密着させる働きを有する。また、この凹凸部７３が有する隙間は、窒素ガスを開口部の内側へ流入させる働きを有する。
【００４９】
次に、図８を参照して、導電箔６０に窒素ガスを吹き付けながらワイヤボンディングを行う方法を説明する。
【００５０】
図８（Ａ）は、クランパ７０を用いてワイヤボンディングを行う際の平面図であり、図８（Ｂ）は図８（Ａ）のＡ−Ａ断面での断面図である。なお、図８（Ｂ）では図面の都合上、カバー７９が省略してある。
【００５１】
図８（Ａ）を参照して、クランパ７０は導電箔６０の１つのブロック６２を押圧している。更に、クランパの開口部７１を覆うようにステンレス製の板９０が載置されている。この板９０には、ワイヤーボンダー（図示せず）がワイヤボンディングを行うための作業孔９１が設けられている。また、板９０をクランパ７０上に載置することにより、カバー７９と板９０で凹部７４の上方全域を覆うことができる。従って、凹部７４を窒素ガスの経路として用いることができる。
【００５２】
図８（Ｂ）を参照して、ホール７６および７７から下方に吹き出した窒素ガスは、その一部がブロック６２の方向に移動する。そして、クランパの凹凸部７３の隙間を通過し、ブロック６２の表面に到達する。また、ブロック６２の上方は、クランパ７０と板９０で空間が形成されている。従って、この空間は窒素ガスが充填されることになり、ブロック６２表面の導電箔は空気に触れないことになる。
【００５３】
以上のことにより、導電箔を加熱しながらブロック６２内のワイヤボンディングを行った際に、導電箔が酸化するのを防止することができる。従って、本工程では、ブロック内のワイヤボンディングを一括して行うことができる。
【００５４】
更に、導電箔６０の裏面は実質平坦である。従って、ブロック毎にクランパを用いて押さえることにより、導電箔６０の裏面をヒートブロックに密着させることができる。このことも本工程の特徴である。
【００５５】
本発明の第４の工程は、図９に示す如く、各搭載部６３の回路素子５２を一括して被覆し、分離溝６１に充填されるように絶縁性樹脂５０で共通モールドすることにある。
【００５６】
本工程では、図９（Ａ）に示すように、絶縁性樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パターン５１間の分離溝６１には絶縁性樹脂５０が充填されてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂５０により導電パターン５１が支持されている。
【００５７】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００５８】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図９（Ｂ）に示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００５９】
導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、回路素子５２のボンディングワイヤー５５Ａの最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６０】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１４の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００６１】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００６２】
本発明の第５の工程は、図９に示す如く、絶縁性樹脂が露出するまで導電箔６０の裏面全域を除去することにある。
【００６３】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００６４】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図９（Ａ）では点線で示している。その結果、約４０μｍの厚さの導電パターン５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に、導電箔６０を点線で示す位置まで全面ウェトエッチングし、絶縁性樹脂５０を露出させても良い。
【００６５】
この結果、絶縁性樹脂５０に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された絶縁性樹脂５０の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の回路装置５３は図１３に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００６６】
更に、導電パターン５１の裏面処理を行い、図１０に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、回路装置として完成する。
【００６７】
本発明の第６の工程は、図１１に示す如く、絶縁性樹脂５０で一括してモールドされた各搭載部６３の回路素子５２の特性の測定を行うことにある。
【００６８】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は絶縁性樹脂５０で導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００６９】
各ブロック６２の裏面には図１１に示すように導電パターン５１の裏面が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０から露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の回路素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００７０】
本工程では、各搭載部６５の回路装置５３は絶縁性樹脂５０でブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、テスターの載置台に置かれたブロック６２は搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の回路装置５３の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。
【００７１】
本発明の第７の工程は、図１２に示す如く、絶縁性樹脂５０を各搭載部６５毎にダイシングにより分離することにある。
【００７２】
本工程では、ブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１の絶縁性樹脂５０をダイシングし、個別の回路装置５３に分離する。
【００７３】
本工程で、ダイシングブレード６９はほぼ絶縁性樹脂５０を切断する切削深さで行い、ダイシング装置からブロック６２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側の相対向する位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００７４】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【００７５】
また本発明では、ワイヤボンディングの工程に於いて、クランパにてブロックの周端を１度押さえ、前記ブロックを加熱したままで前記ブロック全体の各回路素子と所望の導電パターンとのワイヤボンディングを一括して行うので、効率的に量産が可能である。また、窒素ガスを前記クランパから前記ブロックに吹き付けるので、ワイヤボンディングの際の加熱による前記導電箔の酸化を防止できる。
【００７６】
また図１３から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】従来の回路装置の実装方法を説明する図である。
【図１４】従来の回路装置を説明する図である。
【図１５】従来の回路装置の製造方法を説明する図である。
【図１６】従来の製造フローを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電パターン
５２ 回路素子
５３ 回路装置
６１ 分離溝
６２ ブロック
７０ クランパ
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に支持基板を不要にした薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１３のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１４は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１３のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１５および図１６を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１５（Ａ）を参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１５（Ｂ）を参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１１が電気的に接続される。（以上図１５（Ｃ）を参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＡｕメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１５（D）を参照）
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１５】
一方、セラミック基板を採用した製造方法を図１６のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前記製造方法の樹脂層を被覆するまでは図１５の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】
図１４に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００１７】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１８】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００１９】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２０】
本発明のボンディング装置は、クランパを用いてワイヤボンディングを行うボンディング装置であり、前記クランパは、金型から成る一つのキャビティティでモールドされる領域であって、マトリックス状に配置された搭載部から成るブロック内の、全ての前記搭載部を連続してワイヤボンディングできる大きさの開口部と、前記ブロックの周端を押圧する下面に設けられた凹凸部と、記搭載部に配置された回路素子と、前記搭載部に含まれる導電パターンとを金属細線でワイヤボンディングする際に、前記凹凸部の間隙を経由して前記開口部に供給される窒素ガスが通過する流通経路と、を備えたことを特徴とする。
【００２１】
本発明の半導体装置の製造方法は、マトリックス状に配置された搭載部から成るブロックにワイヤボンディングを行う工程と、前記ブロックを金型から成る１つのキャビティに収納してモールドすることにより、前記ブロックに含まれる全ての前記搭載部を１つの封止樹脂により樹脂封止する工程と、前記ブロックを各搭載部に分離する工程と、を備え、前記ワイヤボンディングを行う工程では、クランパの開口部に前記ブロックに含まれる全ての前記搭載部を収納し、前記ブロックの周端を前記クランパの凹凸部にて押圧して、前記凹凸部の間隙を経由して前記開口部に窒素ガスを供給しながら、前記搭載部のワイヤボンディングを行うことを特徴とする。
【００２２】
また本発明では、ワイヤボンディングの工程に於いて、導電箔をブロック毎にクランパにて１度押さえ、ブロック内の各回路素子と所望の導電パターンとのワイヤボンディングを一括して行うことにより、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２３】
更にまた本発明では、ワイヤボンディングの工程に於いて、クランパに設けられた経路を介して、連続してブロックに窒素ガスを吹き付ている。このことにより、Ｃｕ箔からなるブロックが酸化するのを防止することができる。
【００２４】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図１を参照しながら説明する。
【００２５】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝をエッチングにより形成して導電パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、前記回路素子と所望の導電パターンとをワイヤボンディングする工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００２６】
図１のフローに示す如く、Ｃｕ箔、Ａｇメッキ、ハーフエッチングの３つのフローで導電パターンの形成が行われる。ダイボンドおよびワイヤーボンディングの２つのフローで各搭載部への回路素子の固着と回路素子の電極と導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。この共通モールドとは、複数個の搭載部が設けられたブロックを１つの金型キャビティーを用いてモールドを行う事である。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露出するまで導電箔の裏面全域のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【００２７】
以下に、本発明の各工程を図２〜図１２を参照して説明する。
【００２８】
本発明の第１の工程は、図２から図４に示すように、導電箔６０を用意し、少なくとも回路素子５２の搭載部を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１をエッチングにより形成して導電パターン５１を形成することにある。
【００２９】
本工程では、まず図２（Ａ）の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００３１】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００３２】
具体的には、図２（Ｂ）に示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００３３】
続いて、導電パターンを形成する。
【００３４】
まず、図３に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図４（Ａ）に示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００３５】
本工程では、エッチングで形成される分離溝６１の深さを均一に且つ高精度にするために、図４（Ａ）に示す如く、分離溝６１の開口部を下に向けて、導電箔６０の下方に設けたエッチング液の供給管８０から上方に向けてエッチング液をシャワーリングする。この結果、エッチング液の当たる分離溝６１の部分がエッチングされ、エッチング液は分離溝６１内に液溜まりを作らずすぐに排出されるので、分離溝６１の深さはエッチング処理時間で制御でき、均一で高精度の分離溝６１を形成できる。なお、エッチング液は塩化第二鉄または塩化第二銅が主に採用される。
【００３６】
図４（Ｂ）に具体的な導電パターン５１を示す。本図は図２（Ｂ）で示したブロック６２の１個を拡大したものである。斜線で囲まれた領域が１つの搭載部６５であり、導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用し、また導電箔６０の裏面エッチング後には絶縁性樹脂５０の補強をする働きを有する。
【００３７】
本発明の第２の工程は、図５に示す如く、所望の導電パターン５１の各搭載部６５に回路素子５２を固着することにある。
【００３８】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００３９】
ここでは、ベアのトランジスタチップ５２Ａが導電パターン５１Ａにダイボンディングされ、チップコンデンサまたはチップ抵抗等の受動素子５２Ｂは半田等のロウ材または導電ペースト５５Ｂで固着される。
【００４０】
本発明の第３の工程は、本発明の特徴とする工程であり、図６〜図８に示す如く、各搭載部６５の回路素子５２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。
【００４１】
本工程では、図６に示す如く、ブロック６２内の各搭載部のエミッタ電極と導電パターン５１Ｂ、ベース電極と導電パターン５１Ｂを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４２】
本工程では、ブロック６２内の全ての搭載部のワイヤボンディングを連続して行うので、導電箔６０を加熱する時間も長くなり、導電箔６０が酸化してしまう問題があった。そこで本発明では、ブロック６２内のワイヤボンディングを行っている間、連続してクランパ７０から導電箔６０に窒素ガスを吹き付けることによりこの問題を解決している。
【００４３】
先ず、図７を参照して、本工程で用いるクランパ７０の特徴を説明する。図７（Ａ）はクランパ７０の上面図であり、図７（Ｂ）はその裏面図である。
【００４４】
クランパ７０は、図７（Ａ）に示す如く、ブロック６２とほぼ同等の大きさの開口部７１を有し、この開口部７１を介してクランパ上方からワイヤーボンダー（図示せず）によりワイヤボンディングを行う。
【００４５】
また、クランパ７０には窒素を注入するための注入口８１，８２が設けられている。注入口８１ａ、８１ｂから注入された窒素ガスは、クランパ内部に設けられた経路８３ａ、８３ｂを通過して、開口部７１の周辺部に設けられた凹部７４に流入する。そして、凹部７４内部で開口部７１を囲むように設けられたホール７６からクランパ下方に噴射される。ここで、凹部７４は図中では点のハッチングで示されている。そして、ホール７６は黒丸で表されておりクランパの裏面まで貫通している。
【００４６】
更に、図７（Ａ）に於いて、凹部７４の両側にはカバー７９が取り付けられる。このカバー７９を凹部７４の上部に取り付けることによって、凹部７４を窒素ガスの流通経路として用いることができる。なお、図７（Ａ）では図面の都合により右側のカバー７９を外した状態を示している。
【００４７】
一方、注入口８２ａ，８２ｂから注入された窒素ガスは、その下方に設けられた凹部７８内部のホール７７からクランパの下方に噴射される。ここで、図７（Ａ）では、右側の注入口８２とその下のカバーを取り外した状態を示している。
【００４８】
図７（Ｂ）を参照して、クランパ７０の裏面の導電箔６０に当接する部分には凹凸部７３が設けられている。この凹凸部７３は、ブロック６２の周端を押さえることによって、ブロック６２の裏面をヒートブロックに密着させる働きを有する。また、この凹凸部７３が有する隙間は、窒素ガスを開口部の内側へ流入させる働きを有する。
【００４９】
次に、図８を参照して、導電箔６０に窒素ガスを吹き付けながらワイヤボンディングを行う方法を説明する。
【００５０】
図８（Ａ）は、クランパ７０を用いてワイヤボンディングを行う際の平面図であり、図８（Ｂ）は図８（Ａ）のＡ−Ａ断面での断面図である。なお、図８（Ｂ）では図面の都合上、カバー７９が省略してある。
【００５１】
図８（Ａ）を参照して、クランパ７０は導電箔６０の１つのブロック６２を押圧している。更に、クランパの開口部７１を覆うようにステンレス製の板９０が載置されている。この板９０には、ワイヤーボンダー（図示せず）がワイヤボンディングを行うための作業孔９１が設けられている。また、板９０をクランパ７０上に載置することにより、カバー７９と板９０で凹部７４の上方全域を覆うことができる。従って、凹部７４を窒素ガスの経路として用いることができる。
【００５２】
図８（Ｂ）を参照して、ホール７６および７７から下方に吹き出した窒素ガスは、その一部がブロック６２の方向に移動する。そして、クランパの凹凸部７３の隙間を通過し、ブロック６２の表面に到達する。また、ブロック６２の上方は、クランパ７０と板９０で空間が形成されている。従って、この空間は窒素ガスが充填されることになり、ブロック６２表面の導電箔は空気に触れないことになる。
【００５３】
以上のことにより、導電箔を加熱しながらブロック６２内のワイヤボンディングを行った際に、導電箔が酸化するのを防止することができる。従って、本工程では、ブロック内のワイヤボンディングを一括して行うことができる。
【００５４】
更に、導電箔６０の裏面は実質平坦である。従って、ブロック毎にクランパを用いて押さえることにより、導電箔６０の裏面をヒートブロックに密着させることができる。このことも本工程の特徴である。
【００５５】
本発明の第４の工程は、図９に示す如く、各搭載部６３の回路素子５２を一括して被覆し、分離溝６１に充填されるように絶縁性樹脂５０で共通モールドすることにある。
【００５６】
本工程では、図９（Ａ）に示すように、絶縁性樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パターン５１間の分離溝６１には絶縁性樹脂５０が充填されてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂５０により導電パターン５１が支持されている。
【００５７】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００５８】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図９（Ｂ）に示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００５９】
導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、回路素子５２のボンディングワイヤー５５Ａの最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６０】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１４の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００６１】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００６２】
本発明の第５の工程は、図９に示す如く、絶縁性樹脂が露出するまで導電箔６０の裏面全域を除去することにある。
【００６３】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００６４】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図９（Ａ）では点線で示している。その結果、約４０μｍの厚さの導電パターン５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に、導電箔６０を点線で示す位置まで全面ウェトエッチングし、絶縁性樹脂５０を露出させても良い。
【００６５】
この結果、絶縁性樹脂５０に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された絶縁性樹脂５０の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の回路装置５３は図１３に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００６６】
更に、導電パターン５１の裏面処理を行い、図１０に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、回路装置として完成する。
【００６７】
本発明の第６の工程は、図１１に示す如く、絶縁性樹脂５０で一括してモールドされた各搭載部６３の回路素子５２の特性の測定を行うことにある。
【００６８】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は絶縁性樹脂５０で導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００６９】
各ブロック６２の裏面には図１１に示すように導電パターン５１の裏面が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０から露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の回路素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００７０】
本工程では、各搭載部６５の回路装置５３は絶縁性樹脂５０でブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、テスターの載置台に置かれたブロック６２は搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の回路装置５３の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。
【００７１】
本発明の第７の工程は、図１２に示す如く、絶縁性樹脂５０を各搭載部６５毎にダイシングにより分離することにある。
【００７２】
本工程では、ブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１の絶縁性樹脂５０をダイシングし、個別の回路装置５３に分離する。
【００７３】
本工程で、ダイシングブレード６９はほぼ絶縁性樹脂５０を切断する切削深さで行い、ダイシング装置からブロック６２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側の相対向する位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００７４】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【００７５】
また本発明では、ワイヤボンディングの工程に於いて、クランパにてブロックの周端を１度押さえ、前記ブロックを加熱したままで前記ブロック全体の各回路素子と所望の導電パターンとのワイヤボンディングを一括して行うので、効率的に量産が可能である。また、窒素ガスを前記クランパから前記ブロックに吹き付けるので、ワイヤボンディングの際の加熱による前記導電箔の酸化を防止できる。
【００７６】
また図１３から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】従来の回路装置の実装方法を説明する図である。
【図１４】従来の回路装置を説明する図である。
【図１５】従来の回路装置の製造方法を説明する図である。
【図１６】従来の製造フローを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電パターン
５２ 回路素子
５３ 回路装置
６１ 分離溝
６２ ブロック
７０ クランパ
Claims (9)
- クランパを用いてワイヤボンディングを行うボンディング装置であり、
前記クランパは、
金型から成る一つのキャビティティでモールドされる領域であって、マトリックス状に配置された搭載部から成るブロック内の、全ての前記搭載部を連続してワイヤボンディングできる大きさの開口部と、
前記ブロックの周端を押圧する下面に設けられた凹凸部と、
前記搭載部に配置された回路素子と、前記搭載部に含まれる導電パターンとを金属細線でワイヤボンディングする際に、前記凹凸部の間隙を経由して前記開口部に供給される窒素ガスが通過する流通経路と、
を備えたことを特徴とするボンディング装置。 - 前記凹凸部を囲む部分で前記クランパを貫通する複数の第１ホールが設けられ、前記流通経路を経由して供給された前記窒素ガスは、前記第１ホールを通過して前記クランパの下方に移動した後に、前記凹凸部の間隙を経由して前記開口部に供給されることを特徴とする請求項１に記載のボンディング装置。
- 前記第１ホールよりも外側で前記クランパを貫通する第２ホールが設けられ、前記流通経路を経由して供給された前記窒素ガスの一部は、前記第２ホールを通過して前記クランパの下方に吹き付けられることを特徴とする請求項２に記載のボンディング装置。
- 前記クランパの前記開口部を四方から囲む領域を部分的に窪ませた凹部と、前記凹部を被覆するカバーとを更に備え、
前記窒素ガスは、前記凹部を経由して前記第１ホールに供給されることを特徴とする請求項２または請求項３に記載のボンディング装置。 - 前記クランパの前記開口部を上方から覆うように配置されると共に、前記ワイヤボンディングを行うことを可能とする作業口が設けられた板を更に備えることを特徴とする請求項１から請求項４の何れかに記載のボンディング装置。
- マトリックス状に配置された搭載部から成るブロックにワイヤボンディングを行う工程と、
前記ブロックを金型から成る１つのキャビティに収納してモールドすることにより、前記ブロックに含まれる全ての前記搭載部を１つの封止樹脂により樹脂封止する工程と、
前記ブロックを各搭載部に分離する工程と、を備え、
前記ワイヤボンディングを行う工程では、
クランパの開口部に前記ブロックに含まれる全ての前記搭載部を収納し、前記ブロックの周端を前記クランパの凹凸部にて押圧して、前記凹凸部の間隙を経由して前記開口部に窒素ガスを供給しながら、前記搭載部のワイヤボンディングを行うことを特徴とする半導体装置の製造方法。 - 前記クランパには、前記凹凸部を囲む部分を貫通する第１ホールが設けられ、前記第１ホールを経由して前記クランパの下方に充填された前記窒素ガスが、前記凹凸部の間隙を経由して前記開口部に供給されることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第１ホールよりも外側で前記クランパを貫通する第２ホールが設けられ、前記窒素ガスの一部を、前記第２ホールを通過して前記クランパの下方に吹き付けることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記クランパの前記開口部は、作業口を備えた板により被覆され、
前記作業口を介して前記ワイヤボンディングを行うことを特徴とする請求項６から請求項８の何れかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255474A JP4708625B2 (ja) | 2001-04-26 | 2001-08-27 | ボンディング装置およびそれを用いた半導体装置の製造方法 |
| TW091111255A TW538658B (en) | 2001-08-27 | 2002-05-28 | Manufacturing method for circuit device |
| KR1020020029513A KR20030019082A (ko) | 2001-08-27 | 2002-05-28 | 회로 장치의 제조 방법 |
| CNB021230323A CN1211848C (zh) | 2001-08-27 | 2002-06-12 | 电路装置的制造方法 |
| US10/211,758 US7026190B2 (en) | 2001-08-27 | 2002-08-02 | Method of manufacturing circuit device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130263 | 2001-04-26 | ||
| JP2001130263 | 2001-04-26 | ||
| JP2001-130263 | 2001-04-26 | ||
| JP2001255474A JP4708625B2 (ja) | 2001-04-26 | 2001-08-27 | ボンディング装置およびそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017525A JP2003017525A (ja) | 2003-01-17 |
| JP4708625B2 true JP4708625B2 (ja) | 2011-06-22 |
Family
ID=26614324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255474A Expired - Lifetime JP4708625B2 (ja) | 2001-04-26 | 2001-08-27 | ボンディング装置およびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4708625B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7182793B2 (en) * | 2004-01-22 | 2007-02-27 | Asm Technology Singapore Pty Ltd. | System for reducing oxidation of electronic devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276840A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | ボンデイング装置 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2001044223A (ja) * | 1999-07-29 | 2001-02-16 | Sony Corp | 半導体パッケージ用配線基板および半導体装置の製造方法 |
| JP2001077235A (ja) * | 1999-09-06 | 2001-03-23 | Mitsui High Tec Inc | 半導体素子搭載用基板 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
-
2001
- 2001-08-27 JP JP2001255474A patent/JP4708625B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276840A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | ボンデイング装置 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2001044223A (ja) * | 1999-07-29 | 2001-02-16 | Sony Corp | 半導体パッケージ用配線基板および半導体装置の製造方法 |
| JP2001077235A (ja) * | 1999-09-06 | 2001-03-23 | Mitsui High Tec Inc | 半導体素子搭載用基板 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003017525A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP4618941B2 (ja) | 半導体装置 | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| US7026190B2 (en) | Method of manufacturing circuit device | |
| US6531370B2 (en) | Method for manufacturing circuit devices | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP4007798B2 (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
| JP4708625B2 (ja) | ボンディング装置およびそれを用いた半導体装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP4342157B2 (ja) | 回路装置の製造方法 | |
| JP4803931B2 (ja) | 回路モジュール | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP4471559B2 (ja) | 回路装置の製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 | |
| JP2003188333A (ja) | 半導体装置およびその製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP2005045270A (ja) | 回路装置の製造方法 | |
| JP2003100984A (ja) | 回路モジュール | |
| JP2003077947A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4708625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |