JP2015207793A - 回路部材およびその製造方法 - Google Patents
回路部材およびその製造方法 Download PDFInfo
- Publication number
- JP2015207793A JP2015207793A JP2015163444A JP2015163444A JP2015207793A JP 2015207793 A JP2015207793 A JP 2015207793A JP 2015163444 A JP2015163444 A JP 2015163444A JP 2015163444 A JP2015163444 A JP 2015163444A JP 2015207793 A JP2015207793 A JP 2015207793A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- circuit member
- lead
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 32
- 238000007747 plating Methods 0.000 claims abstract description 105
- 229920005989 resin Polymers 0.000 claims abstract description 56
- 239000011347 resin Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 50
- 230000003746 surface roughness Effects 0.000 claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052802 copper Inorganic materials 0.000 claims abstract description 16
- 239000010949 copper Substances 0.000 claims abstract description 16
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 12
- 238000007789 sealing Methods 0.000 claims description 33
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 36
- 238000005530 etching Methods 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- 238000007788 roughening Methods 0.000 description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 150000007524 organic acids Chemical class 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 229910000510 noble metal Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- FBOZXECLQNJBKD-ZDUSSCGKSA-N L-methotrexate Chemical compound C=1N=C2N=C(N)N=C(N)C2=NC=1CN(C)C1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 FBOZXECLQNJBKD-ZDUSSCGKSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007718 adhesive strength test Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004649 discoloration prevention Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明の他の態様として、樹脂封止用金型と接する部分が平滑面であるような構成とした。
本発明の他の態様として、前記めっき層は、Agめっき層であるような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層が積層しているような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層、Auめっき層が積層しているような構成とした。
本発明の他の態様として、前記粗面の表面粗度(Ra)が0.3μm以上であるような構成とした。
本発明の他の態様として、前記Agめっき層の厚さが2〜15μmであるような構成とした。
図1〜図9は、本発明の第1の実施の形態を示している。図1はリードフレームの平面図、図2〜図9は、図1のA−A断面に着目したリードフレーム及び半導体装置の製造方法を示す工程図である。
本実施の形態に係るリードフレーム1は、細長いリボン状の圧延銅板もしくは圧延銅合金板でなるフレーム素材2を、エッチングや金型打ち抜きなどにより、パターン形成して、複数の単位パターンが連続した状態で製造される。なお、図1はリードフレーム1における1単位パターンを示している。
次に、図2〜図6を用いて本実施の形態に係るリードフレームの製造方法について説明する。
(2)粗面化あり、防錆処理なしの場合、0.42kN/cm2
(3)粗面化あり、シラン系防錆処理ありの場合、0.54kN/cm2
〔第2の実施の形態〕
図12及び図13を用いて、本発明の第2の実施の形態を説明する。なお、本実施の形態において上述の第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
具29、30で挟み、エッチング用冶具29に付設されたノズル31からマイクロエッチング液32をフレーム素材2に所定時間噴射してマイクロエッチングして粗面を形成する。
図15及び図16を用いて本発明の第3の実施の形態に係る回路部材について説明する。なお、本実施の形態において上述した第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
次に、本発明に係る回路部材の表面積層構造を、図10を用いて説明する。圧延銅板もしくは圧延銅合金板でなる導電性素材としてのフレーム素材2の表面に、表面粗度(Ra)が0.3μm以上の粗面8Aが形成され、この粗面8Aに、順次、Niめっき層17、Pdめっき層18が積層されたものであり、Niめっき層の厚さが0.5〜2μm、Pdめっき層の厚さが0.005〜0.2μmであることが好ましい。このような表面積層構造とすることにより、導電性素材と絶縁性樹脂との密着強度を向上することができる。また、図14に示すように、Pdめっき層18の上には、厚さが0.003〜0.01μmのAuめっき層19が積層されている構成としてもよい。このようなAuめっき層は、Pdめっき層の表面に酸化膜が形成されることを防ぐ効果がある。
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
2 フレーム素材
3 ダイパッド部
3A,3B 粗面
8 リード部
8A 粗面
9,14 保護フィルム
10,10A,10B めっき層
11 半導体チップ
12 ペースト剤
13 ボンディングワイヤ
15 封止樹脂
16 半導体装置
17 Niめっき層
18 Pdめっき層
19 Auめっき層
本発明の他の態様として、前記めっき層は、Agめっき層であるような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層が積層しているような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層、Auめっき層が積層しているような構成とした。
本発明の他の態様として、前記粗面の表面粗度(Ra)が0.3μm以上であるような構成とした。
本発明の他の態様として、前記Agめっき層の厚さが2〜15μmであるような構成とした。
ダイパッド部とリード部とを備えた回路部材を製造するための製造方法において、前記リード部の上面の所望部位および側壁面を、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程を備えるような構成とした。
ダイパッド部とリード部とを備えた回路部材を製造するための製造方法において、前記リード部の上面の所望部位および側壁面と、前記ダイパッド部の上面の所望部位および側壁面とを、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程を備えるような構成とした。
Claims (8)
- 上面に半導体チップを搭載するダイパッド部と、前記半導体チップに電気的に接続されるリード部とを備えたフレーム素材を、圧延銅板もしくは圧延銅合金板をパターン加工して形成した回路部材であって、
前記リード部の上面のボンディングワイヤが接続される部分が平滑面であると共に、該平滑面にめっき層が位置しており、
前記めっき層が存在しない前記リード部の上面は粗面であり、
前記リード部の下面はフレーム素材面であり、
前記ダイパッド部及び前記リード部の側壁面は、上面と同じ表面粗度の粗面であることを特徴とする回路部材。 - 請求項1に記載の回路部材であって、
前記ダイパッド部の上面の半導体チップを搭載する部分が平滑面であると共に、該平滑面にめっき層が位置しており、
前記めっき層が存在しない前記ダイパッド部の上面は粗面であり、
前記ダイパッド部の下面はフレーム素材面であることを特徴とする回路部材。 - 請求項1又は請求項2に記載の回路部材であって、
樹脂封止用金型と接する部分が平滑面であることを特徴とする回路部材。 - 請求項1乃至請求項3のいずれか一項に記載の回路部材であって、
前記めっき層は、Agめっき層であることを特徴とする回路部材。 - 請求項1乃至請求項3のいずれか一項に記載の回路部材であって、
前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層が積層していることを特徴とする回路部材。 - 請求項1乃至請求項3のいずれか一項に記載の回路部材であって、
前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層、Auめっき層が積層していることを特徴とする回路部材。 - 請求項1乃至請求項6のいずれか一項に記載の回路部材であって、
前記粗面の表面粗度(Ra)が0.3μm以上であることを特徴とする回路部材。 - 請求項4に記載の回路部材であって、
前記Agめっき層の厚さが2〜15μmであることを特徴とする回路部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163444A JP6191664B2 (ja) | 2015-08-21 | 2015-08-21 | 半導体装置の多面付け体および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163444A JP6191664B2 (ja) | 2015-08-21 | 2015-08-21 | 半導体装置の多面付け体および半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014066079A Division JP2014146827A (ja) | 2014-03-27 | 2014-03-27 | 回路部材の表面積層構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017127651A Division JP6269887B2 (ja) | 2017-06-29 | 2017-06-29 | 半導体装置の製造方法、およびリードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207793A true JP2015207793A (ja) | 2015-11-19 |
JP6191664B2 JP6191664B2 (ja) | 2017-09-06 |
Family
ID=54604330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163444A Active JP6191664B2 (ja) | 2015-08-21 | 2015-08-21 | 半導体装置の多面付け体および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6191664B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107895697A (zh) * | 2016-10-04 | 2018-04-10 | 英飞凌科技股份有限公司 | 被配置用于无层离包封和稳定烧结的芯片载体 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864056A (ja) * | 1981-10-13 | 1983-04-16 | Nec Corp | 半導体装置 |
JPH0846116A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Denki Metetsukusu Kk | リードフレーム及びその製造方法 |
JPH10199905A (ja) * | 1997-01-14 | 1998-07-31 | Nippon Motorola Ltd | チップ支持板の粗面化方法 |
JP2001156239A (ja) * | 1999-11-25 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置及び半導体装置の製造方法 |
JP2002280488A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
-
2015
- 2015-08-21 JP JP2015163444A patent/JP6191664B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864056A (ja) * | 1981-10-13 | 1983-04-16 | Nec Corp | 半導体装置 |
JPH0846116A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Denki Metetsukusu Kk | リードフレーム及びその製造方法 |
JPH10199905A (ja) * | 1997-01-14 | 1998-07-31 | Nippon Motorola Ltd | チップ支持板の粗面化方法 |
JP2001156239A (ja) * | 1999-11-25 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置及び半導体装置の製造方法 |
JP2002280488A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107895697A (zh) * | 2016-10-04 | 2018-04-10 | 英飞凌科技股份有限公司 | 被配置用于无层离包封和稳定烧结的芯片载体 |
US10586756B2 (en) | 2016-10-04 | 2020-03-10 | Infineon Technologies Ag | Chip carrier configured for delamination-free encapsulation and stable sintering |
Also Published As
Publication number | Publication date |
---|---|
JP6191664B2 (ja) | 2017-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857594B2 (ja) | 回路部材、及び回路部材の製造方法 | |
JPWO2007061112A1 (ja) | 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置 | |
CN108109972B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
JP6284397B2 (ja) | 半導体装置及びその製造方法 | |
JP6269887B2 (ja) | 半導体装置の製造方法、およびリードフレームの製造方法 | |
JP2016207893A (ja) | プリント配線板およびその製造方法 | |
JP5678980B2 (ja) | 回路部材の製造方法 | |
JP4892033B2 (ja) | リードフレームの製造方法 | |
TW201448059A (zh) | 樹脂密封型半導體裝置之製造方法及引線框架 | |
US8114713B2 (en) | Method of manufacturing a lead frame with a nickel coating | |
WO2018018847A1 (zh) | 一种智能功率模块及其制造方法 | |
JP2014146827A (ja) | 回路部材の表面積層構造 | |
JP5353954B2 (ja) | 回路部材、及び半導体装置 | |
JP6191664B2 (ja) | 半導体装置の多面付け体および半導体装置 | |
JP4620584B2 (ja) | 回路部材の製造方法 | |
CN108198761B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP5376540B2 (ja) | リードフレーム及び半導体装置 | |
JP2006147918A (ja) | 半導体装置 | |
JP7419474B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
JP2009158824A (ja) | 半導体装置およびその製造方法 | |
KR20120113465A (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 | |
KR20110115449A (ko) | 다층의 반도체 패키지용 기본 프레임 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |