JP5376540B2 - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置 Download PDF

Info

Publication number
JP5376540B2
JP5376540B2 JP2011244853A JP2011244853A JP5376540B2 JP 5376540 B2 JP5376540 B2 JP 5376540B2 JP 2011244853 A JP2011244853 A JP 2011244853A JP 2011244853 A JP2011244853 A JP 2011244853A JP 5376540 B2 JP5376540 B2 JP 5376540B2
Authority
JP
Japan
Prior art keywords
lead frame
roughened
region
base material
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011244853A
Other languages
English (en)
Other versions
JP2012028822A (ja
Inventor
剛介 高橋
永 田代
光則 森
Original Assignee
Shプレシジョン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shプレシジョン株式会社 filed Critical Shプレシジョン株式会社
Priority to JP2011244853A priority Critical patent/JP5376540B2/ja
Publication of JP2012028822A publication Critical patent/JP2012028822A/ja
Application granted granted Critical
Publication of JP5376540B2 publication Critical patent/JP5376540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム及び半導体装置に関する。特に本発明は、粗化処理を施したリードフレーム、及び当該リードフレームを備える半導体装置に関する。
近年、半導体パッケージの信頼性を向上させるために、リードフレームの表面に粗化処理を施してリードフレームと樹脂との密着性を向上させることに対する要求が高まっている。このようなリードフレームとして、半導体素子が搭載されるパット部と、半導体素子に電気的に接続されるリード部とからなり、パット部とリード部とを囲む所定の領域に、複数の微小突起を表面に有するディンプルが設けられたリードフレームが知られている(例えば、特許文献1参照)。特許文献1に記載のリードフレームは、パッド部とリード部とを有するリードフレームを金属原板から形成した後、形成したリードフレームの表面にディンプルと微小突起とを形成している。
特許文献1に記載のリードフレームは、金属原板に複数の突起を備えたディンプルを形成しているので、突起部の隙間に入り込んだ樹脂がアンカー効果を発揮して、樹脂とリードフレームとの密着性を向上させることができる。
特開2008−71886号公報
しかし、特許文献1に記載のリードフレームは、リードフレームの形状を形成した後、リードフレームの表面にディンプル及びディンプル表面の微小突起を形成するので、当該リードフレームを製造するには、複数の短冊状のリードフレームのそれぞれについて個別にディンプル及び微小突起を形成することが要求される。したがって、特許文献1に記載のリードフレームでは、リードフレームに要求されるディンプル及び微小突起の品質を一定水準に維持したまま製造コストを低減させることが困難である。
したがって、本発明の目的は、粗化品質を確保しつつ安価に提供できるリードフレーム及び半導体装置を提供することにある。
本発明は、上記目的を達成するため、以下のリードフレーム及び半導体装置を提供する。
[1]金属材料からなり、第1面及び前記第1面と反対側の第2面を有する基材と、前記基材の前記第1面の一部に設けられ、半導体素子を搭載可能な素子搭載部と、前記素子搭載部に搭載される半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部にエッチングよって形成された粗化面と、前記封止材が接触する領域に設けられ、前記第1面が前記第2面と反対側に折れ曲がった部分と、を備えたリードフレーム。
[2]金属材料からなる基材と、前記基材の表面の一部に設けられ、半導体素子を搭載可能な素子搭載部と、前記素子搭載部に搭載される半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部にエッチングよって形成された粗化面と、前記封止材が接触する領域に設けられ、プレス機の金型が前記粗化面に直接接触することなく前記プレス機によるプレス加工が施された部分と、を備えたリードフレーム。
[3]前記金属材料は、無酸素銅又は銅合金からなる前記[1]又は[2]に記載のリードフレーム。
[4]前記基材の前記表面の一部に設けられる導電層を更に備える前記[1]又は[2]に記載のリードフレーム。
[5]金属材料からなり、第1面及び前記第1面と反対側の第2面を有する基材と、前記基材の前記第1面の一部に設けられた素子搭載部と、前記素子搭載部に搭載された半導体素子と、前記基材の前記素子搭載部に搭載された前記半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部にエッチングよって形成された粗化面と、前記基材の前記封止材が接触する領域に設けられ、前記第1面が前記第2面と反対側に折れ曲がった部分と、を備えた半導体装置。
[6]金属材料からなる基材と、前記基材の表面の一部に設けられた素子搭載部と、前記素子搭載部に搭載された半導体素子と、前記基材の前記素子搭載部に搭載された前記半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部にエッチングよって形成された粗化面と、前記基材の前記封止材が接触する領域に設けられ、プレス機の金型が前記粗化面に直接接触することなく前記プレス機によるプレス加工が施された部分と、を備えた半導体装置。
[7]前記基材と前記封止部との密着力が15MPa以上である前記[5]又は[6]に記載の半導体装置。
また、上記リードフレーム及び上記半導体装置は、粗化面は、基材の表面よりも基材の内側に位置することが好ましい。また、上記リードフレーム及び上記半導体装置は、粗化面は、基材の表面の粗さより粗い粗さを有することが好ましい。
本発明によれば、粗化品質を確保しつつ安価に提供できるリードフレーム及び半導体装置を提供できる。
本発明の第1の実施の形態に係るリードフレームの断面図である。 本発明の第1の実施の形態に係る基材の表面、及び粗化面の一部の拡大断面図である。 本発明の第1の実施の形態に係るリードフレームの製造工程の概要図である。 本発明の第1の実施の形態に係るリードフレームの製造工程の概要図である。 本発明の第1の実施の形態に係るリードフレームの製造工程の概要図である。 本発明の第2の実施の形態に係るリードフレームの断面図である。 本発明の第2の実施の形態に係るリードフレームの製造工程の概要図である。 (a)及び(b)は、本発明の第2の実施の形態の変形例に係るリードフレームの断面の概要図である。 本発明の第3の実施の形態に係る半導体装置の断面図である。 実施例に係る粗化面付銅材に対する樹脂のカップリング試験の概要図である。 カップリング試験の結果を示す図である。 プレス加工を施した基材の上面視における概要図である。 基材の表面の一部分に粗化処理を施した後、プレス加工を施した場合において、プレス機の金型と接触した領域と接触が少ない領域とのSEM観察の比較図である。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るリードフレームの断面の概要の一例を示しており、図2は、本発明の第1の実施の形態に係る基材の表面、及び粗化面の一部の拡大断面の概要の一例を示す。
(リードフレーム1の構成の概要)
第1の実施の形態に係るリードフレームは、リードフレームの素材として用いられる金属材料からなる基材10と、基材10の一部に設けられ、半導体素子を搭載可能な素子搭載部20と、基材10の表面の一部であって、素子搭載部20に搭載される半導体素子を封止する封止材が接触する予定の領域の少なくとも一部に設けられる粗化面30とを備える。また、リードフレーム1は、素子搭載部20の外縁から所定の距離だけ離れた位置に、半導体素子に電力を供給可能なリード40を備える。なお、図1の二点鎖線で示す領域は、リードフレーム1に封止材を設ける場合に封止部50が形成され得る領域を一例として示している。
(基材10)
基材10は、一例として、用いられる半導体素子の特性に応じた所定の熱伝導率及び所定の電気伝導度を有する金属材料からなる薄板(一例として、板厚が0.08mm以上3.00mm以下)から形成される。金属材料としては、銅、銅合金、アルミニウム、又はアルミニウム合金等を用いることができる。更に、リードフレーム1に所定の強度、所定の耐熱性等の特性を発揮させることを目的として、所定量の鉄、亜鉛、リン、すず、ニッケル等の添加元素を金属材料に添加することもできる。また、基材10として、所定の金属材料からなる薄板の両表面に所定の金属材料からなる薄板を金属学的に接合した材料を用いることもできる。本実施の形態に係る基材10は、一例として上面視にて、後述する素子搭載部20を有する略四角形状の領域と、リード40を含む端部とを有して形成される。そして、基材10の表面には、素子搭載部20が設けられる側の表面10aと、表面10aの反対側の表面10bとが含まれる。
(素子搭載部20)
素子搭載部20は、基材10の表面10aの所定の領域に設けられる。素子搭載部20が設けられる領域は、素子搭載部20に搭載される半導体素子の形状に応じて決定される。素子搭載部20に搭載される半導体素子としては、例えば、IC、LSI等の集積回路、発光素子、受光素子、小信号トランジスタ、又はパワートランジスタ等が挙げられる。
(粗化面30)
粗化面30は、基材10の表面よりも基材10の内側に形成される。具体的に、図2を参照する。図2において粗化面30は、表面10aを基準面にした場合、表面10aよりも低い位置に形成される。なお、粗化面30を表面10bに設ける場合、当該粗化面30は、表面10bを基準面にした場合、表面10bよりも低い位置に形成される。すなわち、本実施の形態に係る粗化面30は、基材10の板厚方向における中心線A−Aを基準にすると、基材10の表面10a及び表面10bよりも中心線A−Aに近い位置に形成される。また、粗化面30は、封止材と接触し得る基材10の表面の領域であれば、リード40と素子搭載部20との間の領域、リード40の近傍等に設けることもできる。
なお、粗化面30は、基材10の表面(すなわち、図2においては表面10a及び表面10b)の粗さより粗い粗さを有して形成される。例えば、粗化面30は、凸部30aと凹部30bとを有して形成され、表面10a及び表面10bは、実質的な凹凸を有さずに形成される。すなわち、表面10a及び表面10bは目視にて光沢を有して形成される一方で、粗化面30は光沢を有さずに形成される。なお、本実施の形態において「光沢を有さず」とは、粗化面30にて光が乱反射されることにより、肉眼で「くすんだ」ように見えることをいう。また、凸部30aの先端が基材10の表面よりも中心線A−Aに近い位置に形成される限り、当該表面と凸部30aとの距離Dは限定されることはないが、一例として、当該距離D(すなわち、図2において表面10aと凸部30aの先端との間の距離)は、1μm程度である。
(リード40)
リード40は、リードフレーム1の一端に設けられる。なお、本実施の形態の変形例に係るリードフレームにおいては、リードフレームの使用形態に応じて、リードフレームの一方の端、及び他方の端の双方に設けることもできる。更に、本実施の形態の他の変形例においては、リードフレームの周囲に複数のリード40を設けることもできる。
(リードフレーム1の製造方法)
図3A〜図3Cは、本発明の第1の実施の形態に係るリードフレームの製造工程の概要の一例を示す。具体的に図3Aは、本実施の形態に係るリードフレームの粗化面を形成する工程の概要の一例を示しており、図3Bは、粗化面を形成する工程における銅条の部分断面の概要を示す。また、図3Cは、本実施の形態に係るリードフレームの製造工程におけるプレス加工の概要を示す。
まず、図3Aに示すように、金属材料の薄板をコイル状に巻いた金属条を準備する。本実施の形態では、一例として、銅からなる銅条15を基材の材料として準備する(基材準備工程)。次に、銅条15の一端をリールめっき装置100に通す。なお、リールめっき装置100は、ストライプめっき装置、又は前めっき装置ということもある。また、基材準備工程の前又は後に、基材の表面を洗浄する工程を更に設けることもできる。更に、銅条15は、厚みが一定の平条(すなわち、銅条の断面が長方形状である銅条)、又は複数の厚みを有する異形条(すなわち、銅条の断面形状が凸凹形状である銅条)のいずれも用いることができる。
次に、銅条15の表面にマスク部材を貼り付けると同時に、又は貼り付けの直後に粗化処理を実施する。具体的に、図3Bの(a)に示すように、リールめっき装置100内において、まず、マスク部材としてのマスキングテープ(図3Bのマスク60)を基材としての銅条15の表面15a及び表面15bの予め定められた領域に貼り付ける(マスク工程)。なお、表面15bは、表面15aの反対側の表面である。そして、予め定められた領域は、製造すべきリードフレームに応じて適宜決定される。一例として、銅条15の幅方向に予め定められた間隔をおいて、複数本のマスキングテープを銅条15の表面15a及び表面15bに貼り付ける。
マスキングテープは、後述する粗化工程におけるエッチング処理に機械的・化学的に耐え得る材料、例えば、ポリプロピレン、ポリエチレンテレフタレート等の高分子材料から形成される。なお、マスク部材として、ゴム等からなるマスクを銅条15の表面15a及び表面15bに機械的に固定する機械マスクを用いることもできる。
続いて、図3Bの(b)に示すように、リールめっき装置100内において、マスキングテープをマスクとしてマスキングテープが設けられていない銅条15の表面15a及び表面15bに粗化処理を施すことにより粗化面30を形成して、粗化処理済み基材を製造する(粗化工程)。粗化処理は、基材の表面をエッチングして粗化することのできるエッチング液(以下、「エッチャント」という)を用いて実施する。例えば、銅条15に対しては硫酸系エッチャントを用いることができる。これにより、基材になる銅条15の表面15a及び表面15bよりも銅条15の内側に位置する粗化面30が、銅条15の表面15a及び表面15bの一部に形成される。すなわち、粗化面30は、銅条15の厚さ方向の中心線を基準とすると、銅条15の表面15a及び表面15bよりも当該中心線に近い位置に形成される。また、このような粗化処理により形成される粗化面30は、銅条15の表面15a及び表面15bの粗さよりも粗い粗さを有することになる。
次に、リールめっき装置100内においてマスキングテープが取り外される。そして、リールめっき装置100から、銅条15の予め定められた領域に粗化面30が形成されると共に、マスキングテープによりマスクされた部分に対応する領域に銅条の表面15a及び表面15b(なお、表面15bについては図3Aにおいて図示しない)を有する銅条が排出される。そして、当該銅条をコイル状に巻き取ることにより、粗化処理済み基材としての粗化済み銅条17が製造される。
次に、図3Cに示すように、粗化済み銅条17をプレス機110に投入して、粗化済み銅条17にプレス処理を施すことによりリードフレームを製造する(プレス加工工程)。すなわち、本実施の形態では、粗化工程後にプレス加工工程を実施する。プレス機110は、所定の形状のリードフレーム用の金型を備えており、当該金型で粗化済み銅条17にプレス加工を施す。本実施の形態において粗化面30は、粗化面30を除く粗化済み銅条17の表面15a及び表面15bよりも粗化済み銅条17の内側に位置している。したがって、粗化面30においては、例えば、打ち抜き部分の外縁のごく限られた部分を除き、プレス機110の金型が粗化面30に直接接触することが抑制されるので、プレス加工による粗化面30への影響(すなわち、粗化面30がつぶれるという影響)が表面15a及び表面15bに比べて極めて小さくなる。
なお、粗化済み銅条17をプレス機110に投入する場合に、コイル状に巻かれていた粗化済み銅条17を略水平にすることを目的として、レベラーを介してプレス機110に粗化済み銅条17を投入することもできる。この場合においても、粗化面30は表面15a及び表面15bよりも粗化済み銅条17の内側に位置しているので、粗化面30がレベラーに直接接触することが抑制され、粗化面30が潰れることが抑制される。
続いて、プレス加工後、所定の長さ毎にプレス加工が施された粗化済み銅条17を切断することにより、所定形状のリードフレームがシート状に形成されたシートタイプリードフレーム5が形成される(切断工程)。また、プレス加工後、所定の径を有するコイル状にプレス加工が施された粗化済み銅条17を巻き取ることにより、リールタイプリードフレーム7を製造することもできる(巻取り工程)。
なお、リールタイプリードフレーム7を製造する場合であって、基材準備工程においてコイル状の銅条15を準備する場合には、Reel to Reelにより本実施の形態に係るリードフレームが製造されることになる。また、プレス加工によりプレス機110に用いられる油がリードフレームに付着した場合、プレス加工工程後に洗浄工程を更に実施することもできる。
(第1の実施の形態の効果)
本実施の形態に係るリードフレーム1は、表面10a及び表面10bの一部であって、表面10a及び表面10bから基材10の内側の位置に粗化面30を備えているので、リードフレームの製造工程においてプレス加工を実施した場合であっても、表面10aの全体に粗化処理をした場合のようにプレス機110内で粗化面30が潰されてしまうことを抑制できる。これにより、本実施の形態に係るリードフレーム1は、基材10の厚さにかかわらず、当該リードフレーム1に要求される粗化面30の品質を保つことができる。
また、本実施の形態に係るリードフレーム1は、素材、すなわち、大きなコイル状の銅条15の状態で、Reel to Reelにより銅条15の表面に粗化面30を連続的に形成することができる。そして、例えば、既存のストライプめっき装置を転用することができるので、粗化処理に要する費用の上昇を抑制することができる。そして、本実施の形態においては、銅条15の表面に粗化面30を部分的に形成するので、粗化処理に要する薬品のコストを低減させることができると共に、リードフレームの製造に用いる装置に起因してリードフレームの表面(表面10a、表面10b、及び粗化面30)が汚染されることを抑制することができ、例えば、アウターリードのはんだ濡れ性の低下を抑制できる。
更に、例えば、従来のように粗化面をニッケルめっき等により形成した場合には、粗化されていない面よりもニッケルめっきにより形成された粗化面の相対的な高さが高くなる。したがって、ニッケルめっきにより形成された粗化面がプレス機110等の設備に接触すると、スマット(微細な金属粉)が発生する。一方、本実施の形態に係るリードフレーム1は、粗化面30を銅条15の表面に部分的に形成すると共に、銅条15の表面15a及び表面15bに対する粗化面30の相対的な高さが低い。したがって、本実施の形態においては、従来とは異なりニッケルめっきからなる粗化面がプレス機110等の設備に接触することに起因するスマットが発生しない。これにより、本実施の形態においては、製造されたリードフレーム1がスマットにより汚染されることを防止できる。
[第2の実施の形態]
図4は、本発明の第2の実施の形態に係るリードフレームの断面の概要の一例を示しており、図5Aは、本発明の第2の実施の形態に係るリードフレームの製造工程の概要の一部を示す。また、図5Bの(a)及び(b)は、本発明の第2の実施の形態の変形例に係るリードフレームの断面の概要の一例を示す。
第2の実施の形態に係るリードフレーム1aは、第1の実施の形態に係るリードフレーム1と比べて、リード40の端部に導電層70を備える点を除き、リードフレーム1と略同一の構成を備え、略同一の製造工程により製造される。したがって、相違点を除き詳細な説明は省略する。
第2の実施の形態に係るリードフレーム1aは、銅条15の表面の少なくとも一部に、導電層70を更に備える。例えば、リードフレーム1aは、リードフレーム1aに搭載されるべき半導体素子の電極とリード40とを電気的に接続するワイヤーが接続される領域に、ニッケル、銀等の金属材料からなる導電層70を備える。導電層70は、めっき法、又は蒸着法(例えば、真空蒸着法、スパッタ法等)によって銅条15の表面15a及び表面15bの一部分に形成される。一例として、導電層70は、ニッケルめっき、銀めっき等により形成されるめっき層である。
例えば、導電層70はリールめっき装置100を用いて、図5A(a)に示すように、粗化面30が形成されるべき領域を除く銅条15の所定の領域に形成される(導電層形成工程)。そして、粗化面30が形成されるべき領域を除く銅条15の所定の領域にマスキングテープ(図5A中では、マスク60)を設け、図5A(b)に示すように、マスク60の開口領域に粗化処理を施す。これにより、銅条15の表面15aには粗化面30と導電層70が形成され、表面15bには粗化面30が形成される。その他の工程は第1の実施の形態と同様である。
(第2の実施の形態の変形例)
また、図5Bの(a)に示すように、導電層形成工程を先に実施して、その後、粗化処理を実施した場合、導電層70の直下に粗化面は存在しない形態のリードフレーム1aが形成される。一方、図5Bの(b)に示すように、粗化処理を先に実施して、その後、導電層形成工程を実施した場合、導電層70の直下に粗化面が存在する形態のリードフレーム1aが形成される。
(第2の実施の形態の効果)
第2の実施の形態に係るリードフレーム1aは、Reel to Reelにより粗化面30を形成できるだけでなく、例えば、既存のストライプめっき装置を転用することにより、ストライプめっき装置内にて粗化処理と部分めっきとを実施できる(すなわち、当該装置内にインラインに粗化処理と部分めっきとを組み込むことができる)。これにより、リードフレーム1aの製造に要する費用を低減することができる。
更に、第2の実施の形態に係るリードフレーム1aは、基材の表面に導電層70を更に備えるので、導電層70の表面から粗化面30までの距離は導電層70が存在しない場合に比べて増大する。これにより、粗化面30の導電層70に対する高さを相対的に低くすることができるので、レベラーによるレベリング、及びプレス加工において粗化面30が潰されることをより効果的に抑制することができる。
[第3の実施の形態]
図6は、本発明の第3の実施の形態に係る半導体装置の断面の概要の一例を示す。
第3の実施の形態に係る半導体装置2は、第1の実施の形態に係るリードフレーム1に半導体素子80を搭載した点を除いて、リードフレーム1と略同様の構成を備える。したがって、相違点を除き詳細な説明は省略する。
半導体装置2は、基材10と、基材10の一部に設けられる素子搭載部20と、素子搭載部20にダイボンディング材85を介して搭載される半導体素子80と、半導体素子80を封止する封止部50と、基材10の表面の一部であって、封止部50が接触する領域の少なくとも一部に設けられる粗化面30と、素子搭載部20の外縁から所定の距離だけ離れた位置に設けられ、半導体素子80に電力を供給するリード40と、リード40と素子搭載部20との間の所定の領域に設けられる導電層としてのめっき層75と、半導体素子80の電極とめっき層75とを電気的に接続するワイヤー90とを備える。
半導体素子80は、導電性を有すると共に半導体素子80を素子搭載部20に固定させるダイボンディング材85を介して素子搭載部20上に搭載される。ダイボンディング材85は、例えば、Agペースト、鉛フリーはんだ、共晶はんだ等を用いることができる。また、めっき層75は、例えば、ニッケルめっき、銀めっき等により所定の厚さを有して形成される。そして、ワイヤー90は、例えば、金ワイヤー、アルミワイヤー等を用いることができる。更に、封止部50は、例えば、エポキシ樹脂等の樹脂材料から、少なくとも半導体素子80を被覆して形成される。
(第3の実施の形態の効果)
第3の実施の形態に係る半導体装置2は、リードフレーム1を構成する基材10の表面の一部分であって、封止部50に接触する領域の一部にだけ粗化面30を備えている。したがって、樹脂材料により半導体素子80をモールドした場合に、樹脂材料のバリ(フラッシュバリ)が封止部50を形成すべき場所以外に発生した場合であっても、当該バリは粗化面30上ではなく基材10の表面に発生しているので、容易に削除(デフラッシュ)することができる。
また、第3の実施の形態に係る半導体装置2は、封止部50と基材10の表面の一部に設けられた粗化面30とが接触する。そして、粗化面30と封止部50との密着力は、基材10の粗化面30を除く表面と封止部50との密着力よりも大きいので、封止部50の基材10への密着力を、粗化面30が設けられていないリードフレームに比べて向上させることができる。これにより、本実施の形態に係る半導体装置2に低温と高温とのそれぞれに一定時間保持するヒートサイクル試験を実施した場合に、半導体素子80の熱膨張係数とダイボンディング材85の熱膨張係数の違い、又はダイボンディング材85の熱膨張係数と基材10の熱膨張係数の違いに起因してダイボンディング材85に応力が発生したとしても、半導体素子80の全体を覆った状態で封止部50が基材10に強固に密着しているので、ダイボンディング材85が基材10から剥離することを抑制することができる。
(カップリング試験)
図7は、実施例に係る粗化面付銅材に対する樹脂のカップリング試験の概要を示しており、図8は、カップリング試験の結果を示す。
具体的に、粗化面の有無による樹脂の密着性の相違をカップリング試験により評価した。まず、粗化処理を施した銅材(以下、「粗化面付銅材3」という)を準備した。具体的には、銅材として、C194及びOFC(いずれも、日立電線株式会社製)、並びにMF202(三菱電機株式会社製)の銅材を準備した。次に、各銅材の表面を、硫酸系エッチャントを用いて粗面化することにより、粗化面を有する粗化面付銅材3を得た。次に、粗化面付銅材の表面の一部にトランスファーモールド用熱硬化樹脂(以下、「樹脂55」という)を付着させた。付着条件は、樹脂55を粗化面付銅材3の表面に接触させてホットプレート120上に載せ、180℃の温度で90秒間保持して付着させた。なお、粗化面と樹脂55との接触面積は、10.75cmに規定した。
次に、図7に示すように樹脂55の側面に所定のスピードで粗化面付銅材3の表面に平行に移動する部材を樹脂55に接触させ続けることにより荷重を加え、樹脂55が粗化面付銅材3から剥がれた時の荷重を測定した。なお、粗化面付銅材3はストッパー125にあて、樹脂55の側面にストッパー125が存在する方向に向けて部材を移動させて荷重を加えた。部材の移動スピードは、50μm/secに設定した。
その結果、図8に示すように、銅材としてC194、OFC、及びMF202のいずれを用いた場合であっても、粗化処理を施していない銅無垢の場合に比べて、銅材の表面を粗化した場合に樹脂55の密着力が向上することが示された。
(プレス前後の粗化面の状態)
図9は、プレス加工を施した基材の上面視における概要を示し、図10は、CICからなる基材の表面の一部分に粗化処理を施した後、プレス加工を施した場合において、プレス機の金型と接触した領域と接触が少ない領域とのSEM観察の比較を示す。
具体的には、厚さ0.4mm、幅65mm、長さ100mmのサイズを有する銅/インバー/銅クラッド材=1:2:1(以下、「CIC」という)からなる基材11を準備して、基材11の表面の一部の領域に粗化処理を施して粗化面31を形成した後、プレス加工を施して、基材11の表面の状態のSEM観察(倍率は5000倍である)を実施した。観察した部分は、粗化面31のバリ側のうち、プレス機の金型に対応する部分112内の粗化面31の領域31aと、打ち抜き部115とである。
なお、プレス加工は、基材11の所定の領域(具体的には、粗化面31と領域11aとにまたがる領域と、粗化面31と領域11cにまたがる領域との2か所)に9mm角の開口11bを形成する加工であり、使用したプレス加工の圧力は80tである。また、粗化処理は硫酸系エッチャントを用いて実施した。そして、粗化面31は上面視にてストライプ形状、具体的には、基材11の2つある長辺のうち一辺から基材11の中心に向かって20mm±2までの領域11a、及び当該一辺の対辺から基材11の中心に向かって29mm±2までの領域11cは粗化処理を施さない領域にした。
具体的に図10の(a)は、領域31aのSEM写真であり、(b)は、打ち抜き部115のSEM写真である。図10(a)及び(b)を参照すると分かるように、領域31aにおいて粗化面31は粗化の状態を保っていたが、打ち抜き部115では粗化された部分の大部分が潰れていた。これは、打ち抜き部115は金型が直接接触することにより粗化面31が潰れた一方で、領域31aは粗化された領域、すなわち、エッチングされた領域であり、領域11a及び領域11cよりも相対的に低い位置に形成された領域であることに起因すると考えられた。つまり、基材11の一部を粗化することにより、プレス加工を施しても粗化面31が粗化された状態を維持することが示された。
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
1、1a リードフレーム
2 半導体装置
3 粗化面付銅材
5 シートタイプリードフレーム
7 リールタイプリードフレーム
8 試験片
8a 試験片の表面
8b プレス抜き部
10、11 基材
10a、10b 基材の表面
11a、11b 領域
15 銅条
15a、15b 表面
17 粗化済み銅条
20 素子搭載部
30、31 粗化面
30a 凸部
30b 凹部
31a 領域
40 リード
50 封止部
55 樹脂
60 マスク
70 導電層
74 めっき層
80 半導体素子
85 ダイボンディング材
90 ワイヤー
100 リールめっき装置
110 プレス機
112 部分
115 打ち抜き部
120 ホットプレート
125 ストッパー

Claims (4)

  1. 無酸素銅又は銅合金からなる金属材料からなり、第1面及び前記第1面と反対側の第2面とからなる表面を有する基材と、
    前記基材の前記第1面の一部に設けられ、半導体素子を搭載可能な素子搭載部と、
    記素子搭載部に搭載される前記半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部に、粗化されていない前記基材の前記表面よりも前記基材の内側の位置に、粗化工程におけるエッチングによって形成された粗化面と、
    前記粗化工程の後のプレス加工工程において、前記封止材が接触する領域に設けられ、プレス機の金型が前記粗化面に直接接触することなく前記プレス機によるプレス加工が施された部分と、
    前記封止材が接触する領域に設けられ、前記第1面が前記第2面と反対側に折れ曲がった部分と、
    を備えたリードフレーム。
  2. 前記基材の前記表面の一部に設けられる導電層を更に備える請求項1に記載のリードフレーム。
  3. 無酸素銅又は銅合金からなる金属材料からなり、第1面及び前記第1面と反対側の第2面とからなる表面を有する基材と、
    前記基材の前記第1面の一部に設けられた素子搭載部と、
    前記素子搭載部に搭載された半導体素子と、
    記基材の前記素子搭載部に搭載された前記半導体素子を封止する封止材が接触する領域であって、前記封止材の外縁より内部に、粗化されていない前記基材の前記表面よりも前記基材の内側の位置に、粗化工程におけるエッチングによって形成された粗化面と、
    前記粗化工程の後のプレス加工工程において、前記封止材が接触する領域に設けられ、プレス機の金型が前記粗化面に直接接触することなく前記プレス機によるプレス加工が施された部分と、
    前記基材の前記封止材が接触する領域に設けられ、前記第1面が前記第2面と反対側に折れ曲がった部分と、
    を備えた半導体装置。
  4. 前記基材と前記封止との密着力が15MPa以上である請求項3に記載の半導体装置。
JP2011244853A 2011-11-08 2011-11-08 リードフレーム及び半導体装置 Active JP5376540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011244853A JP5376540B2 (ja) 2011-11-08 2011-11-08 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011244853A JP5376540B2 (ja) 2011-11-08 2011-11-08 リードフレーム及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009116788A Division JP4892033B2 (ja) 2009-05-13 2009-05-13 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2012028822A JP2012028822A (ja) 2012-02-09
JP5376540B2 true JP5376540B2 (ja) 2013-12-25

Family

ID=45781290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011244853A Active JP5376540B2 (ja) 2011-11-08 2011-11-08 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP5376540B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6774785B2 (ja) * 2016-05-19 2020-10-28 Shプレシジョン株式会社 リードフレームおよびリードフレームの製造方法
DE112022002409T5 (de) * 2021-07-13 2024-02-22 Rohm Co., Ltd. Halbleiterbauteil

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568862A (en) * 1979-07-04 1981-01-29 Nec Corp Manufacture of lead frame for semiconductor device
JPS63110763A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp リ−ドフレ−ム
JPH0260255U (ja) * 1988-10-27 1990-05-02
JP2861966B2 (ja) * 1996-09-30 1999-02-24 日本電気株式会社 半導体装置
JP2008071886A (ja) * 2006-09-13 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法

Also Published As

Publication number Publication date
JP2012028822A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP4892033B2 (ja) リードフレームの製造方法
TWI429045B (zh) Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface
US7190057B2 (en) Packaging component and semiconductor package
JP2006222406A (ja) 半導体装置
JP6284397B2 (ja) 半導体装置及びその製造方法
JP6269887B2 (ja) 半導体装置の製造方法、およびリードフレームの製造方法
JP6044936B2 (ja) 半導体素子搭載用基板の製造方法
JP4670931B2 (ja) リードフレーム
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JP5376540B2 (ja) リードフレーム及び半導体装置
JP5678980B2 (ja) 回路部材の製造方法
JP2011052240A (ja) 溶射絶縁膜が備えられる構造体の製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP7119574B2 (ja) リードフレーム及びその製造方法
US20140367838A1 (en) Leadframe with lead of varying thickness
JP6340204B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP2014146827A (ja) 回路部材の表面積層構造
JP5353954B2 (ja) 回路部材、及び半導体装置
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
JP5299411B2 (ja) リードフレームの製造方法
JP2005235926A (ja) リードフレーム
JP5846655B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5376540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250