JP5851916B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5851916B2
JP5851916B2 JP2012086410A JP2012086410A JP5851916B2 JP 5851916 B2 JP5851916 B2 JP 5851916B2 JP 2012086410 A JP2012086410 A JP 2012086410A JP 2012086410 A JP2012086410 A JP 2012086410A JP 5851916 B2 JP5851916 B2 JP 5851916B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor chip
conductive member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012086410A
Other languages
English (en)
Other versions
JP2013219107A (ja
Inventor
大杉英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012086410A priority Critical patent/JP5851916B2/ja
Priority to US13/857,247 priority patent/US8922015B2/en
Publication of JP2013219107A publication Critical patent/JP2013219107A/ja
Priority to US14/577,859 priority patent/US9230948B2/en
Application granted granted Critical
Publication of JP5851916B2 publication Critical patent/JP5851916B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、ダイオードブリッジ回路を構成する半導体装置に適用して有効な技術に関するものである。
例えば特開平１−１２９４５０号公報（特許文献１）には、リードフレームのリード部にダイオードチップをすべて同一極性になるように供給・搭載して固着させることにより、極性の誤りを防ぐことのできるダイオードブリッジ回路を構成する半導体装置の製造方法が開示されている。
また、特開平１１−３１２７８１号公報（特許文献２）には、ダイパッド部と、これと一体の端子部とを備えた金属板ユニットをＸＹ方向に複数個連接した第１のリードフレームおよび第２のリードフレームを用い、それぞれのダイパッド間に半導体チップを挟持して、はんだ付けするブリッジ型半導体装置の製造方法が開示されている。
また、特表２００９−５１５３２３号公報（特許文献３）には、半導体チップの中に統合されており、ダイオードブリッジと、過渡電圧サプレッサデバイスと、抵抗器とを備えた過電圧保護回路が開示されている。
特開平１−１２９４５０号公報 特開平１１−３１２７８１号公報 特表２００９−５１５３２３号公報
整流回路の一つであるダイオードブリッジ回路は、一般に、単体部品であるダイオードを４個繋いで形成される。
１個のダイオードは、例えば互いに対向して配置された一対のリードと、一方のリードの上面に搭載された半導体チップと、この半導体チップと他方のリードとを電気的に接続するワイヤと、一対のリードのそれぞれの一部を露出させて、半導体チップおよびワイヤを覆う封止体とから構成される。上記一対のリードは、導電性基板をパターニングすることで形成されたリードフレームの一部から成る。
本発明者が上記構造のダイオードを検討したところ、縦寸法が２．５ｍｍ、横寸法が１．２５ｍｍ、高さ寸法が０．５５ｍｍのダイオードを形成することができた。このダイオードを４個繋げることにより、上面視における最小面積が１２．５ｍｍ２、厚さが０．５５ｍｍのダイオードブリッジ回路を構成する半導体装置を形成することができた。
しかしながら、例えば携帯機器等の電子機器の小型化および薄型化に伴い、ダイオードブリッジ回路を構成する半導体装置においても、さらなる小型化および薄型化への要求が強くなっている。上記構造のダイオードをさらに小さくすることにより、ダイオードブリッジ回路を構成する半導体装置を小型化および薄型化することは可能ではあるが、加工技術が難しくなり、また信頼性の低下も懸念された。
そこで、本発明では、ダイオードブリッジ回路を構成する半導体装置の小型化および薄型化を図るために、金属から成る基材を母基板とする電解めっき法を用いて複数の外部端子を形成し、その複数の外部端子を用いて４個の半導体チップを１つの半導体パッケージに集積したダイオードブリッジ回路を構成する半導体装置を開示する。
本発明の目的は、ダイオードブリッジ回路を構成する半導体装置の小型化および薄型化を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、樹脂封止体によって封止された半導体装置である。第１電極と、第１電極と離間して第１方向に配置された第２電極と、第１電極と離間して第１方向と直交する第２方向に配置された第４電極と、第４電極と離間して第１方向に配置された第３電極とを有する。また、第１電極および第２電極が配置された第１領域と第３電極および第４電極が配置された第２領域との間の第３領域の一部に、第１電極、第２電極、第３電極、および第４電極とそれぞれ離間して配置された第５電極を有する。また、第１電極、第２電極、第３電極、および第４電極のそれぞれの上面上に接着された第１半導体チップ、第２半導体チップ、第３半導体チップ、および第４半導体チップを有する。また、第１半導体チップの表面と第５電極の上面とに接続された第１導電性部材と、第２半導体チップの表面と第１電極の露出した上面とに接続された第２導電性部材と、第３半導体チップの表面と第４電極の露出した上面とに接続された第３導電性部材と、第４半導体チップの表面と第５電極の上面とに接続された第４導電性部材とを有する。さらに、第２電極の露出した上面と第３電極の露出した上面とに接続された第５導電性部材とを有する。そして、第１電極、第２電極、第３電極、第４電極、および第５電極のそれぞれの下面が樹脂封止体の下面から露出している。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
ダイオードブリッジ回路を構成する半導体装置の小型化および薄型化を図ることができる。
本発明の実施の形態１によるダイオードブリッジ回路の回路図である。 本発明の実施の形態１による半導体装置の表面側の樹脂封止体を透かした要部平面図である。 図２に示す半導体装置の裏面（実装面）側の要部平面図である。 図２に示す半導体装置の要部断面図（図２に示すＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置を構成する各部分のそれぞれの代表的な寸法の一例を示す半導体装置の要部平面図である。 本発明の実施の形態１による半導体装置の第１変形例の表面側の樹脂封止体を透かした要部平面図である。 本発明の実施の形態１による半導体装置の第２変形例の表面側の樹脂封止体を透かした要部平面図である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（ウエハ準備工程）における半導体ウエハの要部上面図である。 本発明の実施の形態１による母基板の要部上面図である。 本発明の実施の形態１による１個の電極（外部端子）を拡大して示す要部断面図である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造方法を説明する工程図である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１２に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１３に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１４に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１５に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１６に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による複数の電極（外部端子）を有する母基板の製造工程における母基板の要部断面図（図１７に続く、図１２と同じ箇所の要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（ダイボンディング工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（導電性樹脂ペーストベーク工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（ワイヤボンディング工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（モールド工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（母基板剥がし工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（レーザーマーク工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（パッケージダイシング工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する製造工程（ダイシングシート除去工程）における母基板の製品領域の要部断面図（図２のＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）である。 本発明の実施の形態１による半導体装置の製造方法を説明する工程図である。 本発明の実施の形態２による半導体装置の表面側の樹脂封止体を透かした要部平面図である。 本発明の実施の形態２による半導体装置の変形例の表面側の樹脂封止体を透かした要部平面図である。 （ａ）および（ｂ）は、それぞれ本発明者によって検討されたダイオードブリッジ回路を構成する半導体装置の表面側の樹脂封止体を透かした要部平面図および半導体装置の要部側面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
まず、本発明の実施の形態によるダイオードブリッジ回路を構成する半導体装置の構造がより明確となると思われるため、比較例として、本発明者によって検討された、本発明が適用される前のダイオードブリッジ回路を構成する半導体装置の構造について図３０（ａ）および（ｂ）を用いて以下に簡単に説明する。図３０（ａ）は半導体装置の表面側の樹脂封止体を透かした要部平面図、図３０（ｂ）は半導体装置の要部側面図である。
図３０（ａ）および（ｂ）に示すように、ダイオードブリッジ回路を構成する半導体装置５１は、単体部品である４個のダイオード５２を繋いで形成される。すなわち、半導体装置５１は、４個の半導体パッケージを繋いだ構造となる。
ダイオード５２は、所定の間隔を有し、互いに対向して配置された一対の第１リード５３と第２リード５４とを備える。さらに、ダイオード５２は、第１リード５３の上面に搭載された半導体チップＳＣ、第２リード５４の上面と半導体チップＳＣの表面に形成されたボンディングパッドとを電気的に接続するワイヤ５５、ならびに半導体チップＳＣおよびワイヤ５５を封止する樹脂封止体５６を備えている。
第１リード５３および第２リード５４は、例えば厚さが０．１１ｍｍ程度の銅、鉄、リン青銅などの薄板金属をプレス加工することによって形成される。第１リード５３は、その上面に半導体チップＳＣが搭載されてダイボンド電極として機能し、その一部は樹脂封止体５６から露出している。また、第２リード５４は、その上面とワイヤ５５とが電気的に接続されてワイヤボンド電極として機能し、その一部は樹脂封止体５６から露出している。
ダイオード５２を構成する各部分のそれぞれの寸法、例えば対向する第１リード５３と第２リード５４との距離（間隔）、第１リード５３の厚さ、第２リード５４の厚さ、および樹脂封止体５６の各部位の厚さなどは、半導体装置５１に要求される耐圧等から決定される。例えば６００Ｖの耐圧が要求される半導体装置５１の場合では、本発明者が検討した結果、縦寸法（Ｌ１）が２．５ｍｍ、横寸法（Ｌ２）が１．２５ｍｍ、高さ寸法（Ｌ３）が０．５５ｍｍのダイオード５２を得ることができた。従って、このダイオード５２を４個繋げることにより、上面視における最小面積が１２．５ｍｍ２、厚さが０．５５ｍｍの半導体装置５１を実現することができた。
（実施の形態１）
≪ダイオードブリッジ回路について≫
まず、本実施の形態１によるダイオードブリッジ回路について、図１に示すダイオードブリッジ回路の回路図を用いて説明する。
図１に示すように、ダイオードブリッジ回路は、交流電圧を直流電圧にするための整流回路の一つであり、４個のダイオードＤ１，Ｄ２，Ｄ３およびＤ４から構成される。４個のダイオードＤ１，Ｄ２，Ｄ３およびＤ４を組み合わせることにより全波整流（交流電流の正波および負波ともに整流し、流れの向きを同じにすること）を行うことができる。
ダイオードブリッジ回路には、ダイオードＤ１の一方とダイオードＤ２の一方とが接続した第１入力端子Ａと、ダイオードＤ３の一方とダイオードＤ４の一方とが接続した第２入力端子Ｂと、ダイオードＤ１の他方とダイオードＤ４の他方とが接続した第１出力端子（正電圧端子）Ｃと、ダイオードＤ２の他方とダイオードＤ３の他方とが接続した第２出力端子（負電圧端子またはＧＮＤ端子）Ｄとがある。
第１入力端子Ａと第２入力端子Ｂとの間に交流電流を流した場合、入力交流が正の期間（第１入力端子Ａの電圧が第２入力端子Ｂの電圧よりも高い状態）では、ダイオードＤ１とダイオードＤ３とが導通し、電流はダイオードＤ１、抵抗Ｒ（外部負荷）、そしてダイオードＤ３へ流れる。また、入力交流が負の期間（第２入力端子Ｂの電圧が第１入力端子Ａの電圧よりも高い状態）では、ダイオードＤ２とダイオードＤ４とが導通し、電流はダイオードＤ４、抵抗Ｒ（外部負荷）、そしてダイオードＤ２へ流れる。従って、抵抗Ｒ（外部負荷）に流れる電流を見ると、正の期間および負の期間ともに電流は同じ方向に流れて全波整流を得ることができる。さらに、抵抗Ｒ（外部負荷）と並列にコンデンサＣＡ（平滑回路）を接続することにより、抵抗Ｒ（外部負荷）に流れる電流の波形をより直流に近づけることができる。
≪半導体装置について≫
次に、本実施の形態１によるダイオードブリッジ回路を構成する半導体装置の構造を図２〜図５を用いて説明する。図２は半導体装置の表面側の樹脂封止体を透かした要部平面図、図３は半導体装置の裏面（実装面）側の要部平面図、図４は半導体装置の要部断面図（図２に示すＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する要部断面図）、図５は半導体装置を構成する各部分のそれぞれの代表的な寸法の一例を示す半導体装置の要部平面図である。
＜半導体装置１について＞
図２〜図４に示すように、半導体装置１は、上面視において四角形であり、その各辺に沿って、互いに離間して半導体チップ（第１半導体チップ）２ａ、半導体チップ（第２半導体チップ）２ｂ、半導体チップ（第３半導体チップ）２ｃ、および半導体チップ（第４半導体チップ）２ｄが配置されている。これら半導体チップ２ａ，２ｂ，２ｃおよび２ｄは１個の半導体パッケージに集積されている。
さらに、半導体装置１は、半導体チップ２ａ，２ｂ，２ｃおよび２ｄがそれぞれ配置され、外部端子となる電極（第１電極）３ａ、電極（第２電極）３ｂ、電極（第３電極）３ｃ、および電極（第４電極）３ｄと、電極３ａ，３ｂ，３ｃおよび３ｄとそれぞれ離間して配置され、外部端子となる電極（第５電極）４とを有している。
さらに、半導体装置１は、導電性部材（第１導電性部材）５ａ、導電性部材（第２導電性部材）５ｂ、導電性部材（第３導電性部材）５ｃ、導電性部材（第４導電性部材）５ｄ、および導電性部材（第５導電性部材）５ｅを有している。
＜半導体チップ２ａ，２ｂ，２ｃおよび２ｄについて＞
半導体チップ２ａ，２ｂ，２ｃおよび２ｄは、表面、およびこの表面とは反対側の裏面を有している。半導体チップ２ａ，２ｂ，２ｃおよび２ｄにはそれぞれダイオードＤ１，Ｄ２，Ｄ３およびＤ４が形成されており、半導体チップ２ａ，２ｂ，２ｃおよび２ｄの表面に形成されたボンディングパッド（電極パッド、表面電極）６と、半導体チップ２ａ，２ｂ，２ｃおよび２ｄの裏面とを、ダイオードＤ１，Ｄ２，Ｄ３およびＤ４の２つの端子としている。すなわち、半導体チップ２ａ，２ｂ，２ｃおよび２ｄの表面に形成されたボンディングパッド６はカソード（陰極）端子であり、半導体チップ２ａ，２ｂ，２ｃおよび２ｄの裏面はアノード（陽極）端子である。
以降の説明においては、ダイオードＤ１，Ｄ２，Ｄ３およびＤ４と半導体チップ２ａ，２ｂ，２ｃおよび２ｄとの関係を明示するため、以下のように記載する。すなわち、ダイオードＤ１が形成された半導体チップ２ａを半導体チップ２ａ［Ｄ１］、ダイオードＤ２が形成された半導体チップ２ｂを半導体チップ２ｂ［Ｄ２］、ダイオードＤ３が形成された半導体チップ２ｃを半導体チップ２ｃ［Ｄ３］、ダイオードＤ４が形成された半導体チップ２ｄを半導体チップ２ｄ［Ｄ４］と記載する。
半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］の表面に形成されたボンディングパッド６は、金属膜、例えばアルミニウム（Ａｌ）からなり、ダイオードＤ１，Ｄ２，Ｄ３およびＤ４を保護するための表面保護膜（図示は省略）に形成された開口部（図示は省略）により露出している。
＜電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４について＞
電極（電極板、ダイアイランド）３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４（電極板）は、上面（表面）、およびこの上面とは反対側の下面（裏面、実装面）を有している。
電極３ａ，３ｂ，３ｃおよび３ｄは、半導体装置１の各辺に沿って互いに離間して配置されている。電極３ｂは、電極３ａから所定の距離を設けてｘ方向（第１方向）に配置され、電極３ｄは、電極３ａから所定の距離を設けてｘ方向と直交するｙ方向（第２方向）に配置され、電極３ｃは、電極３ｄから所定の距離を設けてｘ方向に配置されている。
半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］の裏面と電極３ａ，３ｂ，３ｃおよび３ｄの上面とがそれぞれ対向し、導電性樹脂材（導電性樹脂ペースト）７を介して電極３ａ，３ｂ，３ｃおよび３ｄの上面上に、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］がそれぞれ接着されている。従って、半導体チップ２ｂ［Ｄ２］は、半導体チップ２ａ［Ｄ１］と離間してｘ方向に配置され、半導体チップ２ｄ［Ｄ４］は、半導体チップ２ａ［Ｄ１］と離間してｙ方向に配置され、半導体チップ２ｃ［Ｄ３］は、半導体チップ２ｄ［Ｄ４］と離間してｘ方向に配置されている。導電性樹脂材７は、例えば銀（Ａｇ）からなる。
電極４は、電極３ａおよび電極３ｂが配置された第１領域ＡＲ１と、電極３ｃおよび電極３ｄが配置された第２領域ＡＲ２との間の第３領域ＡＲ３の一部に、ｙ方向に所定の幅を有して、ｘ方向に延在し、電極３ａ，３ｂ，３ｃおよび３ｄとそれぞれ離間して形成されている。さらに、上面視において、電極３ａと電極３ｄとの間を２等分する第１仮想中心線に対して、電極４を挟んで電極３ａと電極３ｄとが対称に配置され、電極３ｂと電極３ｃとが対称に配置されている。また、上面視において、電極３ａと電極３ｂとの間を２等分する第２仮想中心線に対して、電極３ａと電極３ｂとが対称に配置され、電極３ｄと電極３ｃとが対称に配置されている。
ここで、半導体チップ２ａ［Ｄ１］の裏面（アノード）および半導体チップ２ｄ［Ｄ４］の裏面（アノード）に、それぞれに交流電流が流れる。半導体チップ２ａ［Ｄ１］の裏面が接続する電極３ａがダイオードブリッジ回路の第１入力端子Ａに該当し、半導体チップ２ｄ［Ｄ４］の裏面が接続する電極３ｄがダイオードブリッジ回路の第２入力端子Ｂに該当する。
一方、半導体チップ２ｂ［Ｄ２］の裏面（アノード）および半導体チップ２ｃ［Ｄ３］の裏面（アノード）に直流電流が流れ、また、半導体チップ２ａ［Ｄ１］の表面（カソード）および半導体チップ２ｄ［Ｄ４］の表面（カソード）が接続された電極４にも直流電流が流れる。半導体チップ２ｂ［Ｄ２］の裏面が接続する電極３ｂおよび半導体チップ２ｃ［Ｄ３］の裏面が接続する電極３ｃがダイオードブリッジ回路の第２出力端子（負電圧端子またはＧＮＤ端子）Ｄに該当し、電極４がダイオードブリッジ回路の第１出力端子（正電圧端子）Ｃに該当する。電極３ｂと電極３ｃとは同電位である。
本実施の形態１では、電極３ａおよび電極３ｄには交流電流が流れ、電極３ｂ、電極３ｃ、および電極４には直流電流が流れる。従って、交流側と直流側との間で互いの影響を及ぼさないように、電極３ｂ、電極３ｃ、および電極４は、交流電流が流れる電極３ａおよび電極３ｄから所定の距離を設けて配置される。
電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４は、めっき法により形成（堆積）されためっき膜であり、具体的には、金（Ａｕ）膜上にニッケル（Ｎｉ）膜が堆積され、さらに、このニッケル（Ｎｉ）膜上に銀（Ａｇ）膜が堆積されている。金（Ａｕ）膜の厚さは、例えば０．１μｍ、ニッケル（Ｎｉ）膜の厚さは、例えば６０μｍ、銀（Ａｇ）膜の厚さは、例えば３μｍである。なお、銀（Ａｇ）膜に代えて、ニッケル（Ｎｉ）膜上に金（Ａｕ）膜を形成してもよい。
上面視における電極３ａ，３ｂ，３ｃおよび３ｄの形状は、基本的には四角形であり、その角部に曲率部分を有している。しかし、電極３ａ，３ｂ，３ｃおよび３ｄには、導電性部材５ｂ，５ｃおよび５ｅがそれぞれ接続されるため、その接続ができる領域を確保する必要がある。そこで、上面視における電極３ａ，３ｂ，３ｃおよび３ｄの形状を第１形状部分と第２形状部分とから構成する。第１形状部分は、主に半導体チップ２ａ，２ｂ，２ｃおよび２ｄを搭載する領域であり、上面視において四角形の部分である。また、第２形状部分は、導電性部材５ｂ，５ｃおよび５ｅを接続するための接続領域８ａ，８ｂ，８ｃおよび８ｄであり、上面視における第１形状部分（四角形）の一辺の一部から突出した部分である。この接続領域８ａ，８ｂ，８ｃおよび８ｄは、上面視における四角形の領域とそれぞれ一体に形成されており、上面視において湾曲形状（鋭角な角部のない形状）をしている。さらに、電極３ａに設けられた接続領域８ａと電極３ｂに設けられた接続領域８ｂとは、上記第２仮想中心線に対して、互いに対角に向き合うように配置されている。同様に、電極３ｃに設けられた接続領域８ｃと電極３ｄに設けられた接続領域８ｄとは、上記第２仮想中心線に対して、互いに対角に向き合うように配置されている。
＜導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅについて＞
半導体チップ２ａ［Ｄ１］の表面に設けられたボンディングパッド６と電極４の上面とは導電性部材５ａにより電気的に接続され、半導体チップ２ｄ［Ｄ４］の表面に設けられたボンディングパッド６と電極４の上面とは導電性部材５ｄにより電気的に接続されている。半導体チップ２ｂ［Ｄ２］の表面に設けられたボンディングパッド６と半導体チップ２ａ［Ｄ１］の裏面が接続する電極３ａ（接続領域８ａ）の露出した上面とは導電性部材５ｂにより電気的に接続されている。半導体チップ２ｃ［Ｄ３］の表面に設けられたボンディングパッド６と半導体チップ２ｄ［Ｄ４］の裏面が接続する電極３ｄ（接続領域８ｄ）の露出した上面とは導電性部材５ｃにより電気的に接続されている。さらに、半導体チップ２ｂ［Ｄ２］の裏面が接続する電極３ｂ（接続領域８ｂ）の露出した上面と半導体チップ２ｃ［Ｄ３］の裏面が接続する電極３ｃ（接続領域８ｃ）の露出した上面とは導電性部材５ｅにより電気的に接続されている。導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅには、例えばワイヤ（金（Ａｕ）ワイヤ）を用いる。
＜樹脂封止体９について＞
半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］の一部（表面および側面）、電極３ａ，３ｂ，３ｃおよび３ｄの一部（側面）、電極４の一部（上面および側面）、および導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅは樹脂封止体（封止体）９によって封止されている。しかし、樹脂封止体９の下面（裏面）からは、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４のそれぞれの他部（下面）が露出した構造となっている。
また、半導体チップ２ｂ［Ｄ２］の裏面が接続する電極３ｂと半導体チップ２ｃ［Ｄ３］の裏面が接続する電極３ｃとを電気的に接続する導電性部材５ｅは、電極４を跨いで形成されるが、導電性部材５ｅと電極４との間は樹脂封止体（封止体）９により封止されている。
＜半導体装置１の各部位のそれぞれの代表的な寸法について＞
半導体装置１を構成する各部分のそれぞれの寸法は、主として半導体装置１の耐圧に合わせて決定される。ここでは、半導体装置１に要求される耐圧が６００Ｖの場合を例示するが、各部分のそれぞれの寸法は、これに限定されるものではない。
図５に、半導体装置１を構成する各部分のそれぞれの代表的な寸法の一例を示す。半導体装置１の耐圧は、ダイオードＤ１，Ｄ２，Ｄ３またはＤ４自体の耐圧の他に、互いに隣り合う電極３ａと電極３ｂとの距離、互いに隣り合う電極３ｃと電極３ｄとの距離、および電極３ａ，３ｂ，３ｃおよび３ｄと電極４との距離によって決まる。本実施の形態１では、互いに隣り合う電極３ａと電極３ｂとの最短距離、互いに隣り合う電極３ｃと電極３ｄとの最短距離、および電極３ａ，３ｂ，３ｃおよび３ｄと電極４との最短距離を同一距離とし、これら最短距離を０．６５ｍｍとした。最短距離は、空気の耐圧（３ｋＶ／１ｍｍ）の限界距離よりも長く設定されている。
また、前述の図２に示した半導体チップ２ａ［Ｄ１］の表面に設けられたボンディングパッド６と電極４の上面とを電気的に接続する導電性部材５ａにおいて、一端から他端までの上面視における直線距離は、樹脂封止体の耐圧（２０ｋＶ／１ｍｍ）の限界距離よりも長く設定されている。同様に、前述の図２に示した半導体チップ２ｄ［Ｄ４］の表面に設けられたボンディングパッド６と電極４の上面とを電気的に接続する導電性部材５ｄにおいて、一端から他端までの上面視における直線距離は、樹脂封止体の耐圧（２０ｋＶ／１ｍｍ）の限界距離よりも長く設定されている。
また、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の厚さは、例えば０．０５〜０．０７ｍｍとした。めっき法を用いることにより、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を、導電性基板（金属板）をパターニングすることで形成されたリードフレームの一部から成るリードの厚さの約半分以下の厚さで形成することができる。
このように、電極３ａ，３ｂ，３ｃおよび３ｄ（半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］）の配置、電極４の配置、隣り合う電極間（例えば電極３ａと電極３ｂ、電極３ｃと電極３ｄ、および電極３ａ，３ｂ，３ｃおよび３ｄと電極４）の最短距離等を考慮して、半導体装置１を設計する。その結果、本実施の形態１では、上面視における面積が１０〜１１ｍｍ２、厚さが０．３６〜０．４０ｍｍの半導体装置１を形成することができる。すなわち、前述の図３０に示した単体部品であるダイオード５２を４個繋いだ半導体装置５１よりも、小型で、かつ薄型の半導体装置１を実現することができる。
≪半導体装置の変形例について≫
本実施の形態１による半導体装置１の第１入力端子Ａ、第２入力端子Ｂ、第１出力端子Ｃ、および第２出力端子Ｄにそれぞれ該当する各電極の配置は、前述した図２〜図４に示した配置には限定されない。
実施の形態１による各電極の配置の第１変形例および第２変形例を、図６および図７を用いて説明する。図６は第１変形例を説明する半導体装置の要部平面図、図７は第２変形例を説明する半導体装置の要部平面図である。図６および図７ともに、半導体装置の表面側の樹脂封止体を透かした要部平面図を示している。
前述の半導体装置１では、第２出力端子Ｄに該当し、同電位である電極３ｂと電極３ｃとを別々に形成した。しかし、第１変形例の半導体装置１Ａでは、図６に示すように、第２出力端子Ｄに該当する電極を１個の電極（電極板、ダイアイランド）３ｂｃにより形成する。すなわち、半導体チップ２ｂ［Ｄ２］が搭載される電極部分と、半導体チップ２ｃ［Ｄ３］が搭載される電極部分とは同じ導電性部材により一体に形成されている。
そのため、前述の半導体装置１において、電極３ｂと電極３ｃとを電気的に接続した導電性部材５ｅ（前述の図２参照）は、第１変形例の半導体装置１Ａでは不要となる。電極３ｂｃと電極４との最短距離は両者間の耐圧等によって決定される。
また、前述の半導体装置１では、電極３ｂと電極３ｃとの間の領域にも電極４を形成し、電極４の上方に電極４を跨ぐように、電極３ｂと電極３ｃとを電気的に接続する導電性部材５ｅを形成した。しかし、第２変形例の半導体装置１Ｂでは、図７に示すように、電極３ｂと電極３ｃとの間の領域には電極４を形成しない。従って、電極３ｂと電極３ｃとを電気的に接続する導電性部材５ｅの下方には電極４が形成されていない。
このように、第１変形例および第２変形例によれば、電極４と導電性部材５ｅとの接触等の問題が生じない。
≪半導体装置の製造方法について≫
次に、本発明の実施の形態１によるダイオードブリッジ回路を構成する半導体装置の製造方法の一例を図８〜図２７を用いて工程順に説明する。
図８〜図１９はダイボンディング工程を説明する図である。図８はウエハ準備工程における半導体ウエハの要部上面図、図９は母基板の要部上面図、図１０は１個の電極（外部端子）を拡大して示す要部断面図、図１１は複数の電極（外部端子）を有する母基板の製造方法を説明する工程図、図１２〜図１８は複数の電極（外部端子）を有する母基板の各製造工程における母基板の要部断面図である。また、図１９はダイボンディング工程における母基板の要部断面図、図２０は導電性樹脂ペーストベーク工程における母基板の要部断面図、図２１はワイヤボンディング工程における母基板の要部断面図、図２２はモールド工程における母基板の要部断面図、図２３は母基板剥がし工程における母基板の要部断面図である。また、図２４はレーザーマーク工程における母基板の要部断面図、図２５はパッケージダイシング工程における母基板の要部断面図、図２６はダイシングシート除去工程における母基板の要部断面図である。また、図２７は半導体装置の製造方法を説明する工程図である。
図１９〜図２６では、図２に示すＡ−Ａ´線に沿った断面（２本の導電性部材を含む）に該当する製品領域（チップ搭載領域ＤＩＡ）の要部断面図を示している。従って、電極３ａ（半導体チップ２ａ［Ｄ１］）および電極３ｄ（半導体チップ２ｄ［Ｄ４］）を記載し、電極３ｂ（半導体チップ２ｂ［Ｄ２］）および電極３ｃ（半導体チップ２ｃ［Ｄ３］）は省略している。また、導電性部材５ａ，５ｄを記載し、導電性部材５ｂ，５ｃおよび５ｅは省略している。
＜ウエハ準備工程Ｐ１＞
まず、図８に示すように、半導体ウエハ１６を準備する。半導体ウエハ１６は単結晶シリコンからなり、その直径は、例えば２００ｍｍまたは３００ｍｍ、その厚さ（第１の厚さ）は、例えば０．７ｍｍ以上（製造工程への投入時の値）である。半導体ウエハ１６は、第１主面（表面）、第１主面にマトリックス状に区画形成された複数のチップ領域１７、複数のチップ領域１７のうちの互いに隣り合うチップ領域１７間に形成された切断領域（スクライブ領域、ダイシング領域、ダイシングライン）１８、および第１主面とは反対側の第２主面（裏面）を有している。
半導体ウエハ１６の各チップ領域１７には、それぞれダイオードが形成されており、各チップ領域１７の表面には、それぞれボンディングパッド６が形成されている。また、ボンディングパッド６は金属膜、例えばアルミニウム（Ａｌ）からなり、ダイオードを保護するための表面保護膜（図示は省略）に形成された開口部（図示は省略）により露出している。
＜バックグラインド工程Ｐ２＞
次に、半導体ウエハ１６の第２主面を、研削材を用いて研削することにより、半導体ウエハ１６の厚さを所定の厚さ（第２の厚さ）、例えば０．１ｍｍ〜０．３ｍｍまで薄くする。その後、半導体ウエハ１６を洗浄して、半導体ウエハ１６に付着した研削砥粒および汚染を除去する。
＜ウエハダイシング工程Ｐ３＞
次に、例えばダイヤモンド微粒を貼り付けた極薄の円形刃（ダイシングブレード）を用いて、半導体ウエハ１６を切断領域１８に沿って縦、横に切断し、半導体ウエハ１６を複数の半導体チップに個片化する。
＜ダイボンディング工程Ｐ４＞
［Ｐ４−１：基材準備工程］
次に、図９に示すように、母基板（基板、基材、母材）１９を準備する。母基板１９は、例えばステンレス（ＳＵＳ４３０）または銅（Ｃｕ）などの導電性部材から成り、４個の半導体チップが配置される領域（チップ搭載領域ＤＩＡ）がマトリックス状に区画形成された多数個取り基板である。図９では、複数のチップ搭載領域ＤＩＡからなる１個のブロックが、３つ形成された母基板１９を例示している。母基板１９の厚さは、例えば０．１５ｍｍである。
母基板１９の上面（表面、チップ搭載面）の１個のチップ搭載領域ＤＩＡには電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４が形成されている。
図１０に示すように、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４は、例えば電解めっき法により金（Ａｕ）膜３Ａ、ニッケル（Ｎｉ）膜３Ｂ、および銀（Ａｇ）膜３Ｃまたは金（Ａｕ）膜を下から順次形成した積層膜により構成され、ニッケル（Ｎｉ）膜３Ｂがひさし状に張り出したマッシュルーム形状を有している。電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の上面は、母基板１９の上面よりも高い位置にあるが、電解めっき法により形成された電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４は、導電性基板（金属板）をパターニングすることで形成されたリードフレームの一部から成るリードの厚さの約半分以下の厚さで形成することができる。また、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の形状をマッシュルーム形状とすることにより、後の製造工程であるモールド工程Ｐ７において、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４のアンカー効果が期待できる。電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を構成する金（Ａｕ）膜３Ａの厚さは、例えば０．１μｍ以上、ニッケル（Ｎｉ）膜３Ｂの厚さは、例えば５０〜８０μｍ、銀（Ａｇ）膜３Ｃまたは金（Ａｕ）膜の厚さは、例えば２.５μｍ以上である。
次に、図１１〜図１８を用いて電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を有する母基板１９の製造方法の一例について説明する。図１１は電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を有する母基板１９の製造方法を説明する工程図、図１２〜図１８は電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を有する母基板１９の各製造工程における母基板１９の要部断面図である。図１２〜図１８では、例えば前述の図９のＢ−Ｂ´線に沿った断面に該当する要部断面図を示している。
・Ｐ４−１（１）：レジスト貼り付け工程〜露光工程
図１２に示すように、母基板１９の上面にレジスト膜２０を塗布した後、このレジスト膜２０に、所定のパターンが形成されたフィルムマスク２１を介して紫外線を露光する。同様に、母基板１９の上面と反対側の下面（裏面）にレジスト膜２２を塗布した後、このレジスト膜２２に、所定のパターンが形成されたフィルムマスク２３を介して紫外線を露光する。
・Ｐ４−１（２）：現像工程
図１３に示すように、フィルムマスク２１，２３を除去した後、現像処理を施して、母基板１９の上面に塗布されたレジスト膜２０および母基板１９の下面に塗布されたレジスト膜２２をそれぞれパターニングする。これにより、母基板１９の上面に塗布されたレジスト膜２０に電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を形成するための電極用の穴２４を形成する。また、母基板１９の下面に塗布されたレジスト膜２２にガイド用の穴２５を形成する。
・Ｐ４−１（３）：金めっき工程
図１４に示すように、母基板１９の下面に形成されたレジスト膜２２の表面を保護フィルム２７で覆った後、母基板１９の上面に形成された電極用の穴２４の底部に電解めっき法により金（Ａｕ）膜３Ａを形成（堆積）する。金（Ａｕ）膜３Ａの厚さは、例えば０．１μｍである。なお、金（Ａｕ）膜３Ａを形成する前に、母基板１９と金（Ａｕ）膜３Ａとの剥離を防ぐため、母基板１９の上面に形成された電極用の穴２４の底部に被膜を形成してもよい。
・Ｐ４−１（４）：ニッケルめっき工程
図１５に示すように、さらに、母基板１９の上面に形成された電極用の穴２４の内部に、金（Ａｕ）膜３Ａに接続して電解めっき法によりニッケル（Ｎｉ）膜３Ｂを形成（堆積）する。このニッケル（Ｎｉ）膜３Ｂは、電極用の穴２４の内部のみでなく、レジスト膜２０の表面にも拡がって形成されるので、オーバーハング（庇のようにはみ出した部位）を有するマッシュルーム形状に形成される。ニッケル（Ｎｉ）膜３Ｂの厚さは、例えば６０μｍである。
・Ｐ４−１（５）：銀（または金）めっき工程
図１６に示すように、さらに、母基板１９の上面に形成されたニッケル（Ｎｉ）膜３Ｂの表面に接続して電解めっき法により銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃを形成（堆積）する。銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃの厚さは、例えば３μｍである。これにより、金（Ａｕ）膜３Ａ、ニッケル（Ｎｉ）膜３Ｂ、および銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃが順次積層された電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４が形成される（図１６〜図１８には電極３ａ，３ｂのみを記載）。
本実施の形態１では、金（Ａｕ）膜３Ａ、ニッケル（Ｎｉ）膜３Ｂ、および銀（Ａｇ）膜（または金（Ａｕ）膜）３Ｃを電解めっき法により形成することについて説明したが、無電解めっき法により形成してもよい。ただし、これらめっき膜の形成速度（堆積速度）を考慮した場合には、電解めっき法を用いることが好ましい。
・Ｐ４−１（６）：フレームエッチング工程
図１７に示すように、母基板１９の下面に形成されたレジスト膜２２の表面を覆う保護フィルム２７を除去した後、レジスト膜２２をマスクとして母基板１９をエッチングする。これにより、レジスト膜２２に形成されたガイド用の穴２５に対応して母基板１９の外枠２８を形成する。
・Ｐ４−１（７）：除去工程
図１８に示すように、レジスト膜２０，２２を除去し、余分な母基板１９の一部を除去することにより、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を有する母基板１９が略完成する。
［Ｐ４−２：ダイボンディング工程］
次に、図１９に示すように、半導体チップ２の表面を円筒コレット２９によって吸着し、保持した後、半導体チップ２をダイシングテープから引き剥がしてピックアップする。ピックアップされた半導体チップ２は、母基板１９の上面の電極３ａ，３ｂ，３ｃまたは３ｄに搬送される。
次に、電極３ａ，３ｂ，３ｃまたは３ｄの上面上に導電性樹脂材７を滴下する。導電性樹脂材７は、例えば銀（Ａｇ）ペーストであり、その粘度は、例えば１０Ｐａ・ｓ〜２０Ｐａ・ｓ（５ｒｐｍ）である。続いて、電極３ａ，３ｂ，３ｃまたは３ｄの上面と半導体チップ２の裏面とを対向させて、電極３ａ，３ｂ，３ｃまたは３ｄの上面上に導電性樹脂材７を介して半導体チップ２を配置し、半導体チップ２に荷重を掛けて、半導体チップ２を固定する。
＜導電性樹脂ペーストベーク工程Ｐ５＞
次に、図２０に示すように、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］が貼り付けられた母基板１９に対して熱処理を施す。これにより、導電性樹脂材７の硬化反応を促進させて、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］と、電極３ａ，３ｂ，３ｃおよび３ｄとのそれぞれの接着力を強くする。
＜ワイヤボンディング工程Ｐ６＞
次に、図２１に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅを形成する。前述の図２に示すように、導電性部材５ａは、半導体チップ２ａ［Ｄ１］の表面に設けられたボンディングパッド６と電極４の上面とを電気的に接続する。導電性部材５ｂは、半導体チップ２ｂ［Ｄ２］の表面に設けられたボンディングパッド６と半導体チップ２ａ［Ｄ１］の裏面が接続する電極３ａ（接続領域８ａ）の露出した上面とを電気的に接続する。導電性部材５ｃは、半導体チップ２ｃ［Ｄ３］の表面に設けられたボンディングパッド６と半導体チップ２ｄ［Ｄ４］の裏面が接続する電極３ｄ（接続領域８ｄ）の露出した上面とを電気的に接続する。導電性部材５ｄは、半導体チップ２ｄ［Ｄ４］の表面に設けられたボンディングパッド６と電極４の上面とを電気的に接続する。さらに、導電性部材５ｅは、半導体チップ２ｂ［Ｄ２］の裏面が接続する電極３ｂ（接続領域８ｂ）の露出した上面と半導体チップ２ｃ［Ｄ３］の裏面が接続する電極３ｃ（接続領域８ｃ）の露出した上面とを電気的に接続する。
導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅには、例えばワイヤ（金（Ａｕ）ワイヤ）を用いる。具体的には、ワイヤの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）によりボンディングパッド６、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の上面に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
また、主として、正ボンディング方式（半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］のボンディングパッド６とワイヤの一部を接続した後に、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の上面とワイヤの他部を接続する方式）を用いる。しかし、逆ボンディング方式（電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４の上面とワイヤの一部を接続した後に、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］のボンディングパッド６とワイヤの他部を接続する方式）を用いても良い。
＜モールド工程Ｐ７＞
次に、図２２に示すように、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］が配置された母基板１９を金型成型機にセットし、温度を上げて液状化した封止樹脂を金型成型機に圧送して流し込み、母基板１９の上面側を封止樹脂で封入して、１個の樹脂封止体（封止体）９を形成する。続いて、例えば１７５℃の温度で５時間の熱処理（ポストキュアベーク）を施す。これにより、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］の一部（上面および側面）、電極３ａ，３ｂ，３ｃおよび３ｄの一部（側面）、電極４の一部（上面および側面）、および導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅなどが母基板１９の上面側を被覆する樹脂封止体９によって封止される。樹脂封止体９の厚さは、例えば０．４ｍｍである。樹脂封止体９は、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂からなる。
＜母基板剥がし工程Ｐ８＞
次に、図２３に示すように、樹脂封止体９から母基板１９を折り曲げながら引き剥がす。これにより、樹脂封止体９の下面から電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４のそれぞれの他部（下面）を露出させる。
＜レーザーマーク工程Ｐ９＞
次に、図２４に示すように、レーザー３０を用いて樹脂封止体９の上面に品名などを捺印する。
＜パッケージダイシング工程Ｐ１０＞
次に、図２５に示すように、ダイシングシート３１を準備する。ダイシングシート３１の上面には、接着層３２が貼り付けられている。接着層３２は、例えばアクリル系ＵＶ硬化タイプの粘着剤である。続いて、ダイシングシート３１の上面に接着層３２を介して、半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］の一部（上面および側面）、電極３ａ，３ｂ，３ｃおよび３ｄの一部（側面）、電極４の一部（上面および側面）、および導電性部材５ａ，５ｂ，５ｃ，５ｄおよび５ｅなどを被覆した樹脂封止体９を固定する。
次に、例えばダイヤモンド微粒を貼り付けた極薄の円形刃（ダイシングブレード）を用いて、樹脂封止体９の下面側から樹脂封止体９をスクライブ領域に沿って縦、横に切断する。同時に、接着層３２も上記スクライブ領域に沿って縦、横に切断する。樹脂封止体９は半導体装置１に個片化されるが、個片化された後も半導体装置１はダイシングシート３１を介して固定されているため、整列した状態を維持している。
＜パッケージ洗浄工程Ｐ１１＞
次に、樹脂封止体９および接着層３２を切断する際に発生した屑などを除去するために、半導体装置１を洗浄する。
＜ＵＶ照射工程Ｐ１２＞
次に、ダイシングシート３１の下面側から紫外線を照射して、接着層３２の接着力を低下させる。これにより、各半導体装置１がダイシングシート３１から剥がれやすくなる。このダイシングシート３１は、紫外線を透過することが可能な材料から成るため、紫外線を透過させることが可能である。
＜ダイシングシート除去工程Ｐ１３＞
次に、図２６に示すように、ダイシングシート３１を除去することにより、個々の半導体装置１に分ける。半導体装置１の樹脂封止体９の下面には、電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４のそれぞれの下面が露出している。
＜選別工程Ｐ１４および外観検査工程Ｐ１５＞
次に、製品規格に沿って選別し、さらに最終外観検査を経て製品（半導体装置１）が完成する。
＜梱包工程Ｐ１６＞
次に、キャリアテープに予め形成されている窪みに製品（半導体装置１）を収納する。その後、例えばキャリアテープをリールに巻き取り、防湿された袋にリールを収納し、この状態で出荷する。
このように、本実施の形態１によれば、電解めっき法により形成された電極３ａ，３ｂ，３ｃおよび３ｄ、ならびに電極４を採用することにより、４個の半導体チップ２ａ［Ｄ１］，２ｂ［Ｄ２］，２ｃ［Ｄ３］および２ｄ［Ｄ４］を１個の半導体パッケージに集積することができる。これにより、前述の図３０に示した単体部品の４個のダイオード５２を用いた半導体装置５１よりも、小型で、かつ薄型のダイオードブリッジ回路を構成する半導体装置１を実現することができる。
（実施の形態２）
≪半導体装置について≫
本実施の形態２によるダイオードブリッジ回路を構成する半導体装置の構造を、図２８を用いて説明する。図２８は半導体装置の表面側の樹脂封止体を透かした要部平面図である。
本実施の形態２による半導体装置は、前述した実施の形態１による半導体装置１と同様に、電解めっき法により形成された電極を用いることにより、４個の半導体チップを１個の半導体パッケージに集積する。しかし、本実施の形態２による半導体装置は、前述した実施の形態１と電極の配置の点で相違する。
すなわち、前述した実施の形態１では、ｘ方向に沿って第１入力端子Ａに該当する電極３ａおよび第２出力端子Ｄに該当する電極３ｂを互いに離間して配置し、ｘ方向に沿って第２入力端子Ｂに該当する電極３ｄおよび第２出力端子Ｄに該当する電極３ｃを互いに離間して配置し、電極３ａおよび電極３ｂが配置された第１領域ＡＲ１と、電極３ｄおよび電極３ｃが配置された第２領域ＡＲ２との間の第３領域ＡＲ３の一部に、第１出力端子Ｃに該当する電極４を形成した。
しかしながら、本実施の形態２による半導体装置４１では、図２８に示すように、第１出力端子Ｃに該当する電極（電極板（第５電極））４４が、第１入力端子Ａに該当する電極（電極板、ダイアイランド（第１電極））４３ａ、第２入力端子Ｂに該当する電極（電極板、ダイアイランド（第４電極））４３ｄ、および第２出力端子Ｄに該当する電極（電極板、ダイアイランド（第２電極および第３電極））４３ｂｃが形成された領域の外側に形成されている。
すなわち、第２出力端子Ｄに該当する電極４３ｂｃから所定の距離を設けて、ｘ方向（第１方向）に第１出力端子Ｃに該当する１個の電極４４が形成されている。そして、電極４３ｂｃと電極４４との間に、電極４３ｂｃおよび電極４４からそれぞれ所定の距離を設けて、電極４３ａおよび電極４３ｄがｙ方向（第２方向）に沿って互いに離間して形成されている。
さらに、電極４３ａの上面上に、導電性樹脂材（図示は省略）を介して半導体チップ（第１半導体チップ）４２ａ［Ｄ１］が接着され、電極４３ｄの上面上に、導電性樹脂材（図示は省略）を介して半導体チップ（第４半導体チップ）４２ｄ［Ｄ４］が接着されている。また、電極４３ｂｃの上面上に、導電性樹脂材（図示は省略）を介して半導体チップ（第２半導体チップ）４２ｂ［Ｄ２］および半導体チップ（第３半導体チップ）４２ｃ［Ｄ３］が、互いに離間してｙ方向に沿って接着されている。半導体チップ４２ｂ［Ｄ２］は半導体チップ４２ａ［Ｄ１］とｘ方向に沿って配置され、半導体チップ４２ｃ［Ｄ３］は半導体チップ４２ｄ［Ｄ４］とｘ方向に沿って配置されている。
このように配置された電極４３ａ，４３ｂｃおよび４３ｄ、電極４４、ならびに半導体チップ４２ａ［Ｄ１］，４２ｂ［Ｄ２］，４２ｃ［Ｄ３］および４２ｄ［Ｄ４］に対して、導電性部材４５ａ，４５ｂ，４５ｃおよび４５ｄを用いて、以下のように電気的な接続が行われる。
すなわち、半導体チップ４２ａ［Ｄ１］の表面に設けられたボンディングパッド（電極パッド、表面電極）４６と電極４４の第１部分の上面とは導電性部材（第１導電性部材）４５ａで接続され、半導体チップ４２ｄ［Ｄ４］の表面に設けられたボンディングパッド４６と電極４４の第２部分の上面とは導電性部材（第４導電性部材）４５ｄで接続される。半導体チップ４２ｂ［Ｄ２］の表面に設けられたボンディングパッド４６と半導体チップ４２ａ［Ｄ１］の裏面が接続する電極４３ａの露出した上面とは導電性部材（第２導電性部材）４５ｂで接続される。さらに、半導体チップ４２ｃ［Ｄ３］の表面に設けられたボンディングパッド４６と半導体チップ４２ｄ［Ｄ４］の裏面が接続する電極４３ｄの露出した上面とは導電性部材（第３導電性部材）４５ｃで接続される。
導電性部材４５ａ，４５ｂ，４５ｃおよび４５ｄは全てｘ方向に沿って形成することができるので、導電性部材４５ａ，４５ｂ，４５ｃおよび４５ｄの形成が容易となり、また、各導電性部材４５ａ，４５ｂ，４５ｃおよび４５ｄ間の接触等の問題は生じない。また、半導体チップ４２ｂ［Ｄ２］の裏面と半導体チップ４２ｃ［Ｄ３］の裏面はともに電極４３ｂｃに接続するので、前述した実施の形態１において電極３ｂと電極３ｃとを電気的に接続する導電性部材５ｅは不要である。
このように、本実施の形態２によれば、前述した実施の形態１よりも、導電性部材４５ａ，４５ｂ，４５ｃおよび４５ｄの形成が容易となり、接触等の問題も生じないので、半導体装置４１の信頼性が向上する。
≪半導体装置の変形例について≫
本実施の形態２による半導体装置４１の第１入力端子Ａ、第２入力端子Ｂ、第１出力端子Ｃ、および第２出力端子Ｄにそれぞれ該当する各電極の配置は、前述した図２８に示した配置には限定されない。
本実施の形態２による各電極の配置の変形例を図２９を用いて説明する。図２９は半導体装置の表面側の樹脂封止体を透かした要部平面図を示している。
図２９に示すように、前述の半導体装置４１では、第１出力端子Ｃに該当する電極を１個の電極４４で構成したが、変形例の半導体装置４１Ａでは、第１出力端子Ｃに該当する電極を電極（第１部分）４４ａと電極（第２部分）４４ｂとで構成する。電極４４ａと電極４４ｄとは同電位であり、ｙ方向に沿って互いに離間して形成されている。また、前述の半導体装置４１では、第２出力端子Ｄに該当する電極を１個の電極４３ｂｃで構成したが、変形例の半導体装置４１Ａでは、第２出力端子Ｄに該当する電極を電極（第２電極）４３ｂと電極（第３電極）４３ｃとで構成する。電極４３ｂと電極４３ｃとは同電位であり、ｙ方向に沿って互いに離間して形成されている。
前述の半導体装置４１と比較すると、電極４３ｂと電極４３ｃとを電気的に接続する導電性部材（第５導電性部材）４５ｅ、および電極４４ａと電極４４ｄとを電気的に接続する導電性部材（第６導電性部材）４５ｆが必要となる。しかし、電極４３ａ，４３ｂ，４３ｃおよび４３ｄ、ならびに電極４４ａおよび４４ｄのそれぞれの大きさや配置の自由度が向上するので、半導体装置４１Ａが搭載される配線基材の配線レイアウトに合わせた電極４３ａ，４３ｂ，４３ｃおよび４３ｄ、ならびに電極４４ａおよび４４ｄの配置を有する半導体装置４１Ａを実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前述した実施の形態では、４個のダイオードを用いて全波整流回路を構成する半導体装置に適用した場合について説明したが、２個のダイオードを用いて二相半波整流回路、３個のダイオードを用いた三相半波整流回路、または６個のダイオードを用いた三相全波整流回路等を構成する半導体装置にも適用することができる。
本発明は、ダイオードブリッジ回路を構成する半導体装置に適用することができる。
１，１Ａ，１Ｂ 半導体装置
２，２ａ，２ｂ，２ｃ，２ｄ 半導体チップ
３ａ，３ｂ，３ｃ，３ｄ，３ｂｃ 電極（電極板、ダイアイランド）
３Ａ 金（Ａｕ）膜
３Ｂ ニッケル（Ｎｉ）膜
３Ｃ 銀（Ａｇ）膜
４ 電極（電極板）
５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ 導電性部材
６ ボンディングパッド（電極パッド、表面電極）
７ 導電性樹脂材（導電性樹脂ペースト）
８ａ，８ｂ，８ｃ，８ｄ 接続領域
９ 樹脂封止体（封止体）
１６ 半導体ウエハ
１７ チップ領域
１８ 切断領域（スクライブ領域、ダイシング領域、ダイシングライン）
１９ 母基板（基板、基材、母材）
２０ レジスト膜
２１ フィルムマスク
２２ レジスト膜
２３ フィルムマスク
２４ 電極用の穴
２５ ガイド用の穴
２７ 保護フィルム
２８ 外枠
２９ 円筒コレット
３０ レーザー
３１ ダイシングシート
３２ 接着層
４１，４１Ａ 半導体装置
４２ａ，４２ｂ，４２ｃ，４２ｄ 半導体チップ
４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｂｃ 電極（電極板、ダイアイランド）
４４，４４ａ，４４ｄ 電極（電極板）
４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅ，４５ｆ 導電性部材
４６ ボンディングパッド（電極パッド、表面電極）
５１ 半導体装置
５２ ダイオード
５３ 第１リード
５４ 第２リード
５５ ワイヤ
５６ 樹脂封止体
Ａ 第１入力端子
ＡＲ１ 第１領域
ＡＲ２ 第２領域
ＡＲ３ 第３領域
Ｂ 第２入力端子
Ｃ 第１出力端子（正電圧端子）
ＣＡ コンデンサ（平滑回路）
Ｄ 第２出力端子（負電圧端子またはＧＮＤ端子）
Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード
ＤＩＡ チップ搭載領域
Ｒ 抵抗（外部負荷）
ＳＣ 半導体チップ

Claims (23)

  1. 樹脂封止体によって封止された半導体装置であって、
    第１電極と、
    前記第１電極と離間して、第１方向に配置された第２電極と、
    前記第１電極と離間して、前記第１方向と直交する第２方向に配置された第４電極と、
    前記第４電極と離間して、前記第１方向に配置された第３電極と、
    前記第１電極および前記第２電極が配置された第１領域と前記第３電極および前記第４電極が配置された第２領域との間の第３領域の一部に、前記第１電極、前記第２電極、前記第３電極、および前記第４電極とそれぞれ離間して配置された第５電極と、
    前記第１電極の上面上に、導電性樹脂を介して接着された第１半導体チップと、
    前記第２電極の上面上に、導電性樹脂を介して接着された第２半導体チップと、
    前記第３電極の上面上に、導電性樹脂を介して接着された第３半導体チップと、
    前記第４電極の上面上に、導電性樹脂を介して接着された第４半導体チップと、
    前記第１半導体チップの表面に一端が接続され、前記第５電極の上面に他端が接続された第１導電性部材と、
    前記第２半導体チップの表面に一端が接続され、前記第１電極の露出した上面に他端が接続された第２導電性部材と、
    前記第３半導体チップの表面に一端が接続され、前記第４電極の露出した上面に他端が接続された第３導電性部材と、
    前記第４半導体チップの表面に一端が接続され、前記第５電極の上面に他端が接続された第４導電性部材と、
    を有し、
    前記第１電極、前記第２電極、前記第３電極、前記第４電極、および前記第５電極のそれぞれの下面が前記樹脂封止体の下面から露出し、
    前記第２電極と前記第３電極とは電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２電極の露出した上面に一端が接続され、前記第３電極の露出した上面に他端が接続された第５導電性部材を有することを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第２電極と前記第３電極とは、同じ導電性部材により一体に形成されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    上面視において、前記第１電極と前記第４電極との間を２等分する第１仮想中心線に対して、
    前記第１電極と前記第４電極とが対称に配置され、
    前記第２電極と前記第３電極とが対称に配置されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１電極と前記第２電極との間の最短距離、前記第３電極と前記第４電極との間の最短距離、前記第１電極、前記第２電極、前記第３電極、および前記第４電極と前記第５電極との間のそれぞれの最短距離は、同一距離であることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１電極と前記第２電極との間の最短距離、前記第３電極と前記第４電極との間の最短距離、前記第１電極、前記第２電極、前記第３電極、および前記第４電極と前記第５電極との間のそれぞれの最短距離は、空気中の耐圧の限界距離よりも長いことを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、
    前記第１導電性部材の一端から他端までの上面視における直線距離および前記第４導電性部材の一端から他端までの上面視における直線距離は、前記樹脂封止体の耐圧の限界距離よりも長いことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記第１電極、前記第２電極、前記第３電極、前記第４電極、および前記第５電極は、めっき法により形成された導電性部材から成ることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記半導体装置の厚さが０．３６ｍｍ〜０．４０ｍｍであることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記半導体装置の上面視における面積が１０ｍｍ２〜１１ｍｍ２であることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置において、
    前記第１電極、前記第２電極、前記第３電極、および前記第４電極のそれぞれの上面視における形状は四角形であり、
    前記第１電極、前記第２電極、前記第３電極、および前記第４電極のそれぞれの角部に曲率部分を有していることを特徴とする半導体装置。
  12. 請求項１記載の半導体装置において、
    前記第１電極、前記第２電極、前記第３電極、および前記第４電極のそれぞれの上面視における形状は第１形状部分と第２形状部分とから成り、
    前記第１形状部分は四角形であり、前記四角形の角部に曲率部分を有し、
    前記第２形状部分は、前記四角形の一辺の一部から外側に突出した湾曲形状であることを特徴とする半導体装置。
  13. 請求項１２記載の半導体装置において、
    上面視において、前記第１電極と前記第２電極との間を２等分する第２仮想中心線に対して、
    前記第１電極の前記第２形状部分と前記第２電極の前記第２形状部分とが、互いに対角に向き合うように、前記第１電極および前記第２電極は配置され、
    前記第３電極の前記第２形状部分と前記第４電極の前記第２形状部分とが、互いに対角に向き合うように、前記第３電極および前記第４電極は配置されることを特徴とする半導体装置。
  14. 請求項２記載の半導体装置において、
    前記第５導電性部材は、前記第５電極を跨いで形成され、前記第５導電性部材と前記第５電極との間は前記樹脂封止体により封止されていることを特徴とする半導体装置。
  15. 請求項１記載の半導体装置において、
    前記第１電極は交流電圧の第１入力端子であり、
    前記第４電極は交流電圧の第２入力端子であり、
    前記第５電極は正の直流電流の第１出力端子であり、
    前記第２電極および前記第３電極は同電位であり、かつ、負の直流電流の第２出力端子であることを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置において、前記第２出力端子はＧＮＤ端子であることを特徴とする半導体装置。
  17. 請求項１５記載の半導体装置において、
    前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、および前記第４半導体チップはそれぞれダイオードであり、
    前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、および前記第４半導体チップのそれぞれの表面がカソードであり、
    前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、および前記第４半導体チップのそれぞれの表面と反対側のそれぞれの裏面がアノードであり、
    前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、および前記第４半導体チップはダイオードブリッジを構成することを特徴とする半導体装置。
  18. 請求項１５記載の半導体装置において、
    前記第１出力端子は外部負荷の一端に接続され、前記第２出力端子は前記外部負荷の他端に接続され、
    前記外部負荷と並列に平準回路が接続され、
    前記第１出力端子は前記平準回路の一端に接続され、前記第２出力端子は前記平準回路の他端に接続されていることを特徴とする半導体装置。
  19. 樹脂封止体によって封止された半導体装置であって、
    第２電極と、
    前記第２電極と離間して、第１方向に配置された第５電極の第１部分と、
    前記第２電極と離間して、前記第１方向と直交する第２方向に配置された第３電極と、
    前記第３電極と離間して、前記第１方向に配置された前記第５電極の第２部分と、
    前記第２電極と前記第５電極の前記第１部分との間に、前記第２電極および前記第５電極の前記第１部分とそれぞれ離間して配置された第１電極と、
    前記第３電極と前記第５電極の前記第２部分との間に、前記第３電極および前記第５電極の前記第２部分とそれぞれ離間して配置された第４電極と、
    前記第１電極の上面上に、導電性樹脂を介して接着された第１半導体チップと、
    前記第２電極の上面上に、導電性樹脂を介して接着された第２半導体チップと、
    前記第３電極の上面上に、導電性樹脂を介して接着された第３半導体チップと、
    前記第４電極の上面上に、導電性樹脂を介して接着された第４半導体チップと、
    前記第１半導体チップの表面に一端が接続され、前記第５電極の前記第１部分の上面に他端が接続された第１導電性部材と、
    前記第２半導体チップの表面に一端が接続され、前記第１電極の露出した上面に他端が接続された第２導電性部材と、
    前記第３半導体チップの表面に一端が接続され、前記第４電極の露出した上面に他端が接続された第３導電性部材と、
    前記第４半導体チップの表面に一端が接続され、前記第５電極の前記第２部分の上面に他端が接続された第４導電性部材と、
    を有し、
    前記第１電極、前記第２電極、前記第３電極、前記第４電極、前記第５電極の前記第１部分、および前記第５電極の前記第２部分のそれぞれの下面が前記樹脂封止体の下面から露出し、
    前記第２電極と前記第３電極とは電気的に接続され、
    前記第５電極の前記第１部分と前記第５電極の前記第２部分とは電気的に接続されていることを特徴とする半導体装置。
  20. 請求項１９記載の半導体装置において、
    前記第２電極の露出した上面に一端が接続され、前記第３電極の露出した上面に他端が接続された第５導電性部材を有することを特徴とする半導体装置。
  21. 請求項１９記載の半導体装置において、
    前記第２電極と前記第３電極とは、同じ導電性部材により一体に形成されていることを特徴とする半導体装置。
  22. 請求項１９記載の半導体装置において、
    前記第５電極の前記第１部分の上面に一端が接続され、前記第５電極の前記第２部分の上面に他端が接続された第６導電性部材を有することを特徴とする半導体装置。
  23. 請求項１９記載の半導体装置において、
    前記第５電極の前記第１部分と前記第５電極の前記第２部分とは、同じ導電性部材により一体に形成されていることを特徴とする半導体装置。
JP2012086410A 2012-04-05 2012-04-05 半導体装置 Expired - Fee Related JP5851916B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012086410A JP5851916B2 (ja) 2012-04-05 2012-04-05 半導体装置
US13/857,247 US8922015B2 (en) 2012-04-05 2013-04-05 Semiconductor device
US14/577,859 US9230948B2 (en) 2012-04-05 2014-12-19 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012086410A JP5851916B2 (ja) 2012-04-05 2012-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2013219107A JP2013219107A (ja) 2013-10-24
JP5851916B2 true JP5851916B2 (ja) 2016-02-03

Family

ID=49291657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012086410A Expired - Fee Related JP5851916B2 (ja) 2012-04-05 2012-04-05 半導体装置

Country Status (2)

Country Link
US (2) US8922015B2 (ja)
JP (1) JP5851916B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627337B2 (en) * 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US10156587B2 (en) * 2014-10-22 2018-12-18 Koa Corporation Current detecting device and current detecting resistor
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US10535572B2 (en) * 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544947B2 (ja) 1987-11-14 1996-10-16 日本インター株式会社 半導体装置の製造方法
JPH11312781A (ja) 1998-04-28 1999-11-09 Shindengen Electric Mfg Co Ltd ブリッジ型半導体装置及びその製造方法
JP2004126622A (ja) * 2003-11-26 2004-04-22 Sanyo Electric Co Ltd 表示装置
US7489488B2 (en) 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
JP5798834B2 (ja) * 2011-08-08 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US9230948B2 (en) 2016-01-05
JP2013219107A (ja) 2013-10-24
US8922015B2 (en) 2014-12-30
US20130264710A1 (en) 2013-10-10
US20150104904A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
JP5851916B2 (ja) 半導体装置
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US9000595B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2002076040A (ja) 半導体装置及びその製造方法
JP6636846B2 (ja) 半導体装置および半導体装置の製造方法
JP2006190987A (ja) パッケージ構造とその製造方法
US11935789B2 (en) Method of floated singulation
TW511399B (en) Semiconductor device and its manufacture method
JP2012243840A (ja) 半導体装置およびその製造方法
JP6193665B2 (ja) 半導体装置の製造方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
US11004776B2 (en) Semiconductor device with frame having arms and related methods
US20210183799A1 (en) Ultra-thin multichip power devices
JP2006165411A (ja) 半導体装置およびその製造方法
TW504778B (en) Semiconductor device and the manufacturing method thereof
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP2006245459A (ja) 半導体装置の製造方法
JP2008192660A (ja) 半導体装置およびその製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP2013141047A (ja) 半導体装置、半導体装置の製造方法、およびシールド板
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
JP2008071873A (ja) 半導体装置の製造方法
JP2022093654A (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5851916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees