JP4780085B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4780085B2 JP4780085B2 JP2007285735A JP2007285735A JP4780085B2 JP 4780085 B2 JP4780085 B2 JP 4780085B2 JP 2007285735 A JP2007285735 A JP 2007285735A JP 2007285735 A JP2007285735 A JP 2007285735A JP 4780085 B2 JP4780085 B2 JP 4780085B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die mount
- mount material
- filler
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図であり、図2は、この半導体装置100におけるダイマウント材13による接着部の拡大図である。
図3は、本発明の第2実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
図4は、本発明の第3実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
図5は、本発明の第4実施形態に係る半導体装置の要部を示す概略断面図であり、(a)は、アイランド11へのダイマウント材13の配置後であって半導体チップ20の搭載前の状態を示し、(b)は、半導体チップ20のマウント後の状態を示す。
図6は、本発明の第5実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
なお、基板としては、Agペーストよりなるダイマウント材を介して半導体チップが搭載できるものであればよく、リードフレームのアイランド以外にも、バスバーや、その他の配線基板などであってもよい。
13…ダイマウント材、13a…第1のフィラー、13b…第2のフィラー、
13c…樹脂、13d…Agフィラー、14…凹凸、15…めっき、16…穴部、
20…半導体チップ、20a…半導体チップの一面。
Claims (8)
- 半導体チップ(20)を、樹脂(13c)にAgフィラー(13a、13b)を含有したAgペーストよりなるダイマウント材(13)を介して基板(11)に接着し、前記ダイマウント材(13)を介して前記半導体チップ(20)の熱を前記基板(11)に放熱させるようにした半導体装置において、
前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、凹凸(14)が設けられており、
前記Agフィラーは、前記凹凸(14)の凹部のサイズよりも平均粒径が小さく全体が当該凹部に入り込んでいる第1のフィラー(13a)と、前記凹部のサイズよりも平均粒径が大きく当該凹部の外側に位置しつつ前記第1のフィラー(13a)と接触している第2のフィラー(13b)とを備えるものであり、
さらに、前記第2のフィラー(13b)の平均粒径は、前記半導体チップ(20)と前記基板(11)との間における前記ダイマウント材(13)の厚さよりも小さいことを特徴とする半導体装置。 - 前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、めっき(15)が施され、
このめっき(15)と前記Agフィラー(13a、13b)とが金属接合していることを特徴とする請求項1に記載の半導体装置。 - 前記めっき(15)自身により、前記凹凸(14)が形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記基板(11)には、前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)が設けられており、
この穴部(16)に前記半導体チップ(20)が挿入され、前記穴部(16)の側面で前記半導体チップ(20)の端部よりはみ出す前記ダイマウント材(13)が拡がって行くのを止めていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 半導体チップ(20)を、樹脂(13c)にAgフィラー(13d)を含有したAgペーストよりなるダイマウント材(13)を介して基板(11)に接着し、前記半導体チップ(20)の熱を前記ダイマウント材(13)を介して前記基板(11)に放熱させるようにした半導体装置において、
前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、凹凸(14)が設けられており、
前記Agフィラー(13d)は、前記凹凸(14)の凹部のサイズ、および、前記半導体チップ(20)と前記基板(11)との間における前記ダイマウント材(13)の厚さよりも平均粒径が大きいものであり、
前記Agフィラー(13d)の一部が、前記半導体チップ(20)および前記基板(11)の両側にて前記凹部に入り込んでいることを特徴とする半導体装置。 - 前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、めっき(15)が施され、
このめっき(15)と前記Agフィラー(13d)とが金属接合していることを特徴とする請求項5に記載の半導体装置。 - 前記めっき(15)自身により、前記凹凸(14)が形成されていることを特徴とする請求項6に記載の半導体装置。
- 前記基板(11)には、前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)が設けられており、
前記穴部(16)の内部には前記ダイマウント材(13)が配置され、
前記穴部(16)の底面は、前記ダイマウント材(13)と接する面として構成され、当該底面には前記凹凸(14)が形成されており、
前記穴部(16)に前記半導体チップ(20)が挿入され、前記半導体チップ(20)の端部よりはみ出す前記ダイマウント材(13)が拡がって行くのを、前記穴部(16)の側面で止めていることを特徴とする請求項5ないし7のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285735A JP4780085B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285735A JP4780085B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117435A JP2009117435A (ja) | 2009-05-28 |
JP4780085B2 true JP4780085B2 (ja) | 2011-09-28 |
Family
ID=40784269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007285735A Expired - Fee Related JP4780085B2 (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4780085B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5851888B2 (ja) * | 2012-03-02 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2013197161A (ja) * | 2012-03-16 | 2013-09-30 | Toyota Industries Corp | 導電性接着剤を用いた接合構造 |
JP6053360B2 (ja) * | 2012-07-06 | 2016-12-27 | 古河電気工業株式会社 | 電子部品の接合方法 |
JP2014029909A (ja) * | 2012-07-31 | 2014-02-13 | Kyocera Corp | 電子装置 |
KR101279679B1 (ko) * | 2012-11-12 | 2013-06-27 | 주식회사 나노인터페이스 테크놀로지 | 방열시트 제조방법 및 그 제조방법에 의해 제조된 방열시트 |
JP6099453B2 (ja) * | 2012-11-28 | 2017-03-22 | Dowaメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
KR101457797B1 (ko) * | 2013-04-22 | 2014-11-04 | 주식회사 나노인터페이스 테크놀로지 | 방열시트 및 그 제조방법 |
CN106030770B (zh) * | 2014-02-27 | 2019-06-18 | 株式会社电装 | 树脂成型体及其制造方法 |
JP6277780B2 (ja) * | 2014-02-27 | 2018-02-14 | 株式会社デンソー | 樹脂成形体の製造方法 |
JP6428275B2 (ja) * | 2015-01-09 | 2018-11-28 | 株式会社デンソー | 樹脂成形体 |
JP6985599B2 (ja) * | 2018-01-04 | 2021-12-22 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
KR101981629B1 (ko) * | 2018-01-23 | 2019-05-24 | 엘지이노텍 주식회사 | 열전소자 및 그의 제조 방법 |
KR102532891B1 (ko) * | 2018-04-02 | 2023-05-17 | 주식회사 위츠 | 자성체 시트 및 전자기기 |
-
2007
- 2007-11-02 JP JP2007285735A patent/JP4780085B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117435A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4780085B2 (ja) | 半導体装置 | |
US9087924B2 (en) | Semiconductor device with resin mold | |
TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
JP6250429B2 (ja) | 半導体装置およびその製造方法 | |
JP6345342B2 (ja) | 半導体装置 | |
JP6266168B2 (ja) | 半導体装置 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100229520B1 (ko) | 수지봉지형 반도체장치 | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
JP2018046289A (ja) | 半導体装置およびその製造方法 | |
WO1998042022A1 (fr) | Dispositif a semiconducteur et procede de fabrication associe | |
JP4737138B2 (ja) | 半導体装置及びその製造方法 | |
JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
JP2007165692A (ja) | 電子装置の製造方法 | |
JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
JP2006191143A (ja) | 半導体装置 | |
JP2019102467A (ja) | 半導体装置 | |
JP2005235926A (ja) | リードフレーム | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
JP4695672B2 (ja) | 半導体装置 | |
JP2008258541A (ja) | 半導体装置及びその製造方法 | |
US10217713B2 (en) | Semiconductor device attached to an exposed pad | |
JP2004103642A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4780085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |