JP4780085B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4780085B2
JP4780085B2 JP2007285735A JP2007285735A JP4780085B2 JP 4780085 B2 JP4780085 B2 JP 4780085B2 JP 2007285735 A JP2007285735 A JP 2007285735A JP 2007285735 A JP2007285735 A JP 2007285735A JP 4780085 B2 JP4780085 B2 JP 4780085B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
die mount
mount material
filler
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007285735A
Other languages
English (en)
Other versions
JP2009117435A (ja
Inventor
本田  匡宏
昭喜 浅井
重信 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007285735A priority Critical patent/JP4780085B2/ja
Publication of JP2009117435A publication Critical patent/JP2009117435A/ja
Application granted granted Critical
Publication of JP4780085B2 publication Critical patent/JP4780085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体チップを、Agペーストよりなるダイマウント材を介して基板に接着してなる半導体装置に関する。
近年、電子機器の小型化・高密度化のニーズに伴い、ICを構成する半導体チップの発熱が増してきている。従来は、半導体チップのダイマウント材料にPb入りのはんだを利用し高放熱化を図ってきたが、環境への懸念もあり脱はんだ化が進んでいる。
そこで、半導体チップを、樹脂にAgフィラーを含有したAgペーストよりなるダイマウント材を介して基板に接着し、ダイマウント材を介して、半導体チップの熱を基板に放熱させるようにした半導体装置が提案されている(たとえば特許文献1参照)。
特開2004−207307号公報
本発明者は、上記従来技術に基づき、Agペーストよりなるダイマウント材を用い、高熱伝導化を検討したが、半導体装置に組み付けることにより、Agペースト単独の熱伝導率よりも、その熱伝導率が低下していることがわかった。実際に、熱伝導率が10〜25W/mKといわれているものでも、1W/mK程度しか性能が出ていなかった。
この原因を探るべく、さらに検討を進めた。図7は、本発明者が試作した試作品としての半導体装置の要部を示す概略断面図である。半導体チップ20がAgフィラー13bを含むAgペーストとしてのダイマウント材13を介して、リードフレームよりなる基板11に接着されている。
そして、ダイマウント材13について調査したところ、図7に示されるように、半導体チップ20とダイマウント材13との界面、および、基板11とダイマウント材13との界面では、1つのAgフィラー13bに対して1点でのみしか接触が行われていないことが、伝熱を阻害する要因であることがわかった。
また、この試作品としての半導体装置において、その信頼性評価を実施すると、チップ/Agペースト界面やAgペースト/フレーム(アイランド)界面で剥離が生じ、それにより放熱性が更に悪くなるという問題も発生した。この剥離について検討したところ、図8に示されるように、特に、上記界面で剥離が生じることがわかった。
本発明は、上記問題に鑑みてなされたものであり、半導体チップを、Agペーストよりなるダイマウント材を介して基板に接着してなる半導体装置において、ダイマウント材を介したチップ−基板間の熱伝導性の向上および当該間の剥離抑制を実現することを目的とする。
上記目的を達成するため、本発明は、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)、および、基板(11)におけるダイマウント材(13)と接する面(11a)に、凹凸(14)を設け、Agフィラーは、凹凸(14)の凹部のサイズよりも平均粒径が小さく全体が当該凹部に入り込んでいる第1のフィラー(13a)と、凹部のサイズよりも平均粒径が大きく当該凹部の外側に位置しつつ第1のフィラー(13a)と接触している第2のフィラー(13b)とを備えるものとし、さらに、第2のフィラー(13b)の平均粒径を、半導体チップ(20)と基板(11)との間におけるダイマウント材(13)の厚さよりも小さいものとしたことを、第1の特徴とする。
それによれば、径の大きな第2のフィラー(13b)が実質的に熱伝導機能を担うが、この第2のフィラー(13b)を、径の小さな第1のフィラー(13a)を介して半導体チップ(20)や基板(11)に多点で接触する。
つまり、ダイマウント材(13)と半導体チップ(20)および基板(11)との各界面にて、見かけ上、第2のフィラー(13b)が半導体チップ(20)および基板(11)に多点接触した状態となり、また、凹凸(14)のアンカー効果により上記界面におけるダイマウント材(13)の密着性が向上する。よって、本発明によれば、ダイマウント材(13)を介したチップ−基板間の熱伝導性の向上および当該間の剥離抑制を実現することができる。
ここで、上記第1の特徴を有する半導体装置において、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)、および、基板(11)におけるダイマウント材(13)と接する面(11a)に、めっき(15)を施し、このめっき(15)とAgフィラー(13a、13b)とが金属接合しているものとしてもよい(後述の図3参照)。
それによれば、めっき(15)とAgフィラー(13a、13b)とが金属接合するため、熱抵抗の低下に対して好ましい。さらに、この場合、めっき(15)自身により、凹凸(14)が形成されていてもよい(後述の図4参照)。
また、上記第1の特徴を有する半導体装置において、基板(11)には、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)を設け、穴部(16)の内部にダイマウント材(13)を配置し、ダイマウント材(13)と接する面として構成される穴部(16)の底面に凹凸(14)を形成し、この穴部(16)に半導体チップ(20)を挿入し、半導体チップ(20)の端部よりはみ出すダイマウント材(13)が拡がって行くのを、穴部(16)の側面で止めるようにしてもよい(後述の図5参照)。
それによれば、ダイマウント材(13)を介して、半導体チップ(20)を基板(11)に搭載するとき、半導体チップ(20)の押し付け加重を大きくしても、ダイマウント材(13)のはみ出しが防止されるので、当該加重を大きくすることが可能になり、Agフィラー(13a、13b)への凹凸(14)の食い込み量を大きくする上で好ましい。
また、本発明は、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)、および、基板(11)におけるダイマウント材(13)と接する面(11a)に、凹凸(14)を設け、Agフィラー(13d)は、凹凸(14)の凹部のサイズ、および、半導体チップ(20)と基板(11)との間におけるダイマウント材(13)の厚さよりも平均粒径が大きいものとし、Agフィラー(13d)の一部が、半導体チップ(20)および基板(11)の両側にて凹部に入り込んでいるものとしたことを、第2の特徴とする。
それによれば、ダイマウント材(13)と半導体チップ(20)および基板(11)との各界面にて、個々のAgフィラー(13d)が半導体チップ(20)および基板(11)に対して面接触に近い状態となるため、接触面積が増加し、また、凹凸(14)のアンカー効果により上記界面におけるダイマウント材(13)の密着性が向上する。よって、本発明によれば、ダイマウント材(13)を介したチップ−基板間の熱伝導性の向上および当該間の剥離抑制を実現することができる。
また、この第2の特徴を有する半導体装置において、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)、および、基板(11)におけるダイマウント材(13)と接する面(11a)に、めっき(15)を施し、このめっき(15)とAgフィラー(13a、13b)とが金属接合しているものとしてもよい。
それによれば、めっき(15)とAgフィラー(13d)とが金属接合するため、熱抵抗の低下に対して好ましい。さらに、この場合も、めっき(15)自身により、凹凸(14)が形成されていてもよい。
また、この第2の特徴を有する半導体装置において、基板(11)には、半導体チップ(20)におけるダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)を設け、この穴部(16)に半導体チップ(20)が挿入され、穴部(16)の側面で半導体チップ(20)の端部よりはみ出すダイマウント材(13)が拡がって行くのを止めているようにしてもよい。
この場合も、半導体チップ(20)をダイマウント材(13)を介して基板(11)に搭載するとき、半導体チップ(20)の押し付け加重を大きくしても、ダイマウント材(13)のはみ出しが防止されるので、当該加重を大きくすることが可能になり、Agフィラー(13d)への凹部の食い込み量を大きくするうえで好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図であり、図2は、この半導体装置100におけるダイマウント材13による接着部の拡大図である。
図1に示されるように、半導体装置100においては、アイランド11およびリード12を備えるリードフレーム10と、アイランド11に搭載された半導体チップ20と、半導体チップ20とリード12とを電気的に接続するボンディングワイヤ30と、これら半導体チップ20、アイランド11、リード12およびボンディングワイヤ30を包み込むように封止するモールド樹脂40とが備えられている。
リードフレーム10は、CuやFeなどの一般的なリードフレーム材料よりなる。リードフレーム10のアイランド11は板状をなし、半導体チップ20が搭載され接着される基板として構成されている。
このアイランド11には、Agペーストよりなるダイマウント材13を介して、半導体チップ20が搭載されている。半導体チップ20の一面20aとアイランド11の一面11aとが対向して配置され、これら両一面11a、20aの間にダイマウント材13が介在している。そして、このダイマウント材13により、半導体チップ20とアイランド11とが接着されている。
図2に示されるように、ダイマウント材13は、樹脂13cにAgフィラー13a、13bを含有したAgペーストよりなる。樹脂13cはエポキシ樹脂などであり、この樹脂13cの接着力によって、半導体チップ20とアイランド11とが、機械的に接着されている。
また、Agフィラー13a、13bは、Agよりなる粒子であり、ダイマウント材13中にて、Agフィラー13a、13bと半導体チップ20の一面20aとの接触、Agフィラー13a、13bとアイランド11の一面11aとの接触、および、Agフィラー13a、13b同士の接触により、半導体チップ20とアイランド11とが熱的に接続されている。つまり、半導体チップ20からの熱をAgフィラー13a、13bを介してアイランド11に逃がす放熱経路が形成されている。
ここで、図2に示されるように、半導体チップ20におけるダイマウント材13と接する面である上記一面20a、および、アイランド11におけるダイマウント材13と接する面である上記一面11aには、凹凸14が設けられている。この凹凸14は、後述するように、研磨やエッチングなどにより形成されるものである。
また、凹凸14における個々の凹部のサイズは、たとえば、数μm〜10μm程度のものである。当該凹部のサイズとは、凹部の開口部の幅および凹部の深さであり、この凹部の開口部の幅および凹部の深さが、数μm〜10μm程度となっている。
そして、Agフィラー13a、13bは、凹凸14の凹部のサイズよりも平均粒径が小さく全体が当該凹部に入り込んでいる第1のフィラー13aと、凹部のサイズよりも平均粒径が大きく当該凹部の外側に位置しつつ第1のフィラー13aと接触している第2のフィラー13bとにより構成されている。
更に言うならば、第1のフィラー13aは、当該フィラーの全体が凹部に入り込む程度に小さいものであり、その平均粒径は凹部の開口部の幅および凹部の深さよりも小さい。一方、第2のフィラー13bは、当該フィラーの一部は凹部に入り込むが、残部は凹部の外側に位置する。
さらに、第2のフィラー13bについて言えば、その平均粒径は、半導体チップ20の一面20aとアイランド11の一面11aとの距離、すなわち半導体チップ20とアイランド11との間におけるダイマウント材13の厚さよりも小さい。
たとえば、凹部の開口部の幅および凹部の深さが、数μm〜10μm程度の場合、第1のフィラー13aの平均粒径は1μm程度、第2のフィラー13bの平均粒径は15μm程度、ダイマウント材13の厚さは20μm程度である。
そして、このような小径の第1のフィラー13aと大径の第2のフィラー13bとを混合したものに、樹脂13cを加えることにより、本実施形態のAgペーストとしてのダイマウント材13が作製される。
また、図1に示されるように、半導体チップ20とリード12とがボンディングワイヤ30を介して結線され電気的に接続されている。ここで、半導体チップ20は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ30は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
これら半導体チップ20、ボンディングワイヤ30、およびリード12の一部すなわちインナーリードは、モールド樹脂40により包み込まれるようにモールドされ封止されている。このモールド樹脂40は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。
ここで、リード12のうちモールド樹脂40から突出するアウターリードは、図1に示されるように、モールド樹脂40側の根元部と先端部との中間部にて曲げられた形状となっている。そして、本半導体装置100は、図示しない配線基板などに搭載され、このアウターリードにて電気的に接続されるものである。
次に、本実施形態の樹脂封止型半導体装置100の製造方法について、説明する。まず、エッチングやスタンピングなどで上記形状にパターニングされたリードフレーム10と、半導体チップ20とを用意する。
これらリードフレーム10のアイランド11の一面11aおよび半導体チップ20の一面20aに、上記凹凸14を、研磨やエッチングなどにより形成する。研磨の場合には、通常の半導体チップ20の鏡面仕上げを行う研磨紙よりは目の粗い研磨紙を用いて、アイランド11の一面11aおよび半導体チップ20の一面20aを研磨する。
また、エッチングの場合は、アイランド11の一面11aおよび半導体チップ20の一面20aに対して、薬品を用いた化学的エッチングや、サンドブラストなどの物理的エッチングを行って、凹凸14を形成すればよい。
次に、リードフレーム10において、アイランド11の一面11aにダイマウント材13を介して半導体チップ20を搭載する。このとき、ダイマウント材13は、樹脂13cがたとえばエポキシ樹脂である場合、150℃〜180℃程度で加熱硬化させる。それにより、半導体チップ20が接着される。
その後、半導体チップ20とリード12との間でワイヤボンディングを行い、ボンディングワイヤ30によって互いを電気的に接続する。その後、図示しないモールド成形金型の中に、ワイヤボンディングまで完了したリードフレーム10を入れ、加熱により溶融したモールド樹脂40を当該金型に注入し、モールド樹脂40による封止を行う。
その後、上記アウターリードを、プレス加工などにより切り離し、さらに曲げ加工を施す。このようにリードフレーム10の成形などを行い、本実施形態の半導体装置100ができあがる。
ところで、本実施形態によれば、平均粒径の大きな第2のフィラー13bが実質的に熱伝導機能の良し悪しを決める。そして、凹凸14の凹部に、平均粒径の小さな第1のフィラー13aが入り込むことにより、1個の平均粒径の大きな第2のフィラー13bに対して2点以上で接触する効果が現れる。
つまり、ダイマウント材13と半導体チップ20との界面、および、ダイマウント材13とアイランド11との界面にて、見かけ上、第2のフィラー13bが半導体チップ20およびアイランド11に多点接触した状態となる。また、ある確率で、凹凸14における鋭角な凸部に接触するAgフィラー13a、13bも存在するが、その場合は、接触圧が局部的に大きくなり、熱抵抗を下げる効果がある。
また、凹凸14のアンカー効果により上記界面におけるダイマウント材13の密着性が向上する。さらに、Agフィラー13a、13bが凹凸14に食い込んでいるため、上記界面にて、樹脂13cだけの部分が無くなり、当該界面付近の材料強度も向上する。このようにして、本実施形態によれば、Agペーストよりなるダイマウント材13を介したチップ−基板間の熱伝導性の向上および当該間の剥離抑制を実現できる。
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
図3に示されるように、本実施形態では、半導体チップ20の一面20a、および、アイランド11における一面11aには、AuまたはAgよりなるめっき15が施されている。このめっき15は、両一面11a、20aの凹凸14の形状を承継している。
このめっき15は、電気メッキや無電解メッキなどにより形成される。そして、このようなめっき15を設けることにより、ダイマウント材13の硬化時の熱により、めっき15とAgフィラー13a、13bとが金属接合している。
このように、本実施形態では、上記実施形態の効果に加えて、めっき15とAgフィラー13a、13bとが金属接合しているため、上記界面の熱抵抗を更に下げることができる。また、このような金属接合を促進するために、半導体チップ20のダイマウント時に熱と超音波とを同時に施して接合性を向上させてもよい。
また、本実施形態の場合、Agフィラー13a、13bの周りにも、上記両一面11a、20aに施しためっき15と同材料のめっきを施すことにより、Agフィラー13a、13bを半導体チップ20、アイランド11と接合させるだけでなく、Agフィラー13a、13b同士も金属接合しやすいものとなる。そして、ダイマウント材13による放熱性がよりいっそう向上する。
(第3実施形態)
図4は、本発明の第3実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
本実施形態では、リードフレーム10のアイランド11の一面11aおよび半導体チップ20の一面20aに、上記凹凸14を形成するときに、めっき15自身により、凹凸14を形成したものである。
つまり、図4に示されるように、上記アイランド11の一面11aおよび半導体チップ20の一面20aは、ともにフラットな面であるが、ここに、公知の粗化ニッケルめっきなどにより、表面が粗化されためっき15を形成し、このめっき15の表面の凹凸をそのまま凹凸14として構成する。これによれば、事前に半導体チップ20やアイランド11に凹凸14を設ける必要は無くなる。
(第4実施形態)
図5は、本発明の第4実施形態に係る半導体装置の要部を示す概略断面図であり、(a)は、アイランド11へのダイマウント材13の配置後であって半導体チップ20の搭載前の状態を示し、(b)は、半導体チップ20のマウント後の状態を示す。
図5に示されるように、本実施形態では、アイランド11の一面11aに、半導体チップ20の一面20aの外周形状に対応した開口形状を有する穴部16が設けられている。ここでは、半導体チップ20の一面20aは矩形であり、穴部16の開口部はそれよりも一回り大きな相似形となる矩形である。
この穴部16の内部にはダイマウント材13が配置され、ダイマウント材13を介して半導体チップ20が穴部16に挿入され、接着されている。そして、穴部16の底面はダイマウント材13が接する面であり、この底面には凹凸14が形成されている。
そして、本実施形態のマウント工程では、図5(a)、(b)に示されるように、この穴部13にダイマウント材13を配置し、図5(b)中の矢印Yに示されるように、半導体チップ20に荷重をかけながら、穴部13に半導体チップ20を挿入することで、半導体チップ20をアイランド11に搭載する。
それにより、半導体チップ20の搭載後には、図5(b)に示されるように、この穴部16に半導体チップ20が挿入され、半導体チップ20の端部よりはみ出すダイマウント材13が拡がって行くのを、穴部16の側面で止めている構成ができあがる。
本実施形態によれば、ダイマウント材13を介して、半導体チップ20をアイランド11に搭載するとき、半導体チップ20は、アイランド11に押し付けるようにするが、この押し付け加重を大きくしても、ダイマウント材13のチップ端部からのはみ出しが防止される、そのため、当該加重を大きくすることが可能になり、Agフィラー13a、13bへの凹凸14の食い込み量を大きくし、接触性、密着性の向上が期待される。
(第5実施形態)
図6は、本発明の第5実施形態に係る半導体装置の要部を示す概略断面図であり、同半導体装置におけるダイマウント材13による接着部の拡大図である。
本実施形態の半導体装置も、上記各実施形態と同様に、半導体チップ20を、樹脂13cにAgフィラー13dを含有したAgペーストよりなるダイマウント材13を介してアイランド11に接着し、半導体チップ20の熱をダイマウント材13を介してアイランド11に放熱させるようにしたものである。
そして、ここでも、半導体チップ20におけるダイマウント材13と接する面である上記一面20a、および、アイランド11におけるダイマウント材13と接する面である上記一面11aには、上記同様の凹凸14が設けられている。
ここにおいて、上記各実施形態では、Agフィラーは、平均粒径が凹凸14の凹部のサイズよりも小さな第1のフィラー13aと大きな第2のフィラー13bとの2種類のものであった。
それに対して、図6に示されるように、本実施形態では、半導体チップ20の一面20a、および、アイランド11の一面11aに設けられた凹凸14が設けられており、Agフィラー13dは、凹凸14の凹部のサイズよりも大きな平均粒径のものより構成されている。
また、本実施形態では、Agフィラー13dの平均粒径が、半導体チップ20の一面20aとアイランド11の一面11aとの距離、すなわち半導体チップ20とアイランド11との間におけるダイマウント材13の厚さよりも大きい。
たとえば、本実施形態においても、凹凸14における個々の凹部のサイズ、すなわち凹部の開口部の幅および凹部の深さは数μm〜10μm程度であり、ダイマウント材13の厚さは20μm程度であり、Agフィラー13dの平均粒径は、たとえば、40μm程度である。
このように、本実施形態のAgフィラー13dは、凹部のサイズおよびダイマウント材13の厚さよりも大きいため、半導体チップ20とアイランド11との間にて押しつぶされて、図6に示されるように、Agフィラー13dの一部が、半導体チップ20およびアイランド11の両側にて凹部に入り込んでいる。なお、本実施形態では、ダイマウント時にAgフィラー13dを押しつぶすだけの加重が必要である。
本実施形態によれば、ダイマウント材13と半導体チップ20およびアイランド11との各界面にて、個々のAgフィラー13dが半導体チップ20およびアイランド11に対して面接触に近い状態となるため、接触面積が増加する。
また、凹凸14のアンカー効果により上記界面におけるダイマウント材13の密着性が向上する。よって、本実施形態によれば、ダイマウント材13を介したチップ−基板間の熱伝導性の向上および当該間の剥離抑制を実現することができる。
なお、本第5実施形態においても、上記第2〜第4の各実施形態を組み合わせてもよい。たとえば、半導体チップ20の一面20aおよびアイランド11の一面11aに、上記同様のめっき15を施し(上記図5参照)、このめっき15とAgフィラー13dとを金属接合させたものとしてもよい。
この場合、上記界面の熱抵抗をさらに下げることができ、ダイマウント材13を介した放熱性の向上が図れる。また、この場合も、上記図4に示したものと同様に、めっき15自身により、凹凸14が形成されていてもよい。
また、本実施形態においても、上記図5に示したものと同様に、アイランド11の一面11aに、上記穴部16を設け、この穴部16に半導体チップ20を挿入し、穴部16の側面で半導体チップ20の端部よりはみ出すダイマウント材13の拡がり防止を行うようにしてもよい。この場合も、マウント時の押し付け加重を大きくして、Agフィラー13dへの凹部の食い込み量を大きくするのに適した構成となる。
(他の実施形態)
なお、基板としては、Agペーストよりなるダイマウント材を介して半導体チップが搭載できるものであればよく、リードフレームのアイランド以外にも、バスバーや、その他の配線基板などであってもよい。
本発明の第1実施形態に係る半導体装置の要部を示す概略断面図である。 図1中の半導体装置におけるダイマウント材による接着部の拡大図である。 本発明の第2実施形態に係る半導体装置の要部を示す概略断面図である。 本発明の第3実施形態に係る半導体装置の要部を示す概略断面図である。 本発明の第4実施形態に係る半導体装置の要部を示す概略断面図であり、(a)は半導体チップの搭載前の状態を示し、(b)は半導体チップのマウント後の状態を示す。 本発明の第5実施形態に係る半導体装置の要部を示す概略断面図である。 本発明者が試作した試作品としての半導体装置の要部を示す概略断面図である。 図7に示される半導体装置において剥離の状態を示す概略断面図である。
符号の説明
11…基板としてのアイランド、11a…アイランドの一面、
13…ダイマウント材、13a…第1のフィラー、13b…第2のフィラー、
13c…樹脂、13d…Agフィラー、14…凹凸、15…めっき、16…穴部、
20…半導体チップ、20a…半導体チップの一面。

Claims (8)

  1. 半導体チップ(20)を、樹脂(13c)にAgフィラー(13a、13b)を含有したAgペーストよりなるダイマウント材(13)を介して基板(11)に接着し、前記ダイマウント材(13)を介して前記半導体チップ(20)の熱を前記基板(11)に放熱させるようにした半導体装置において、
    前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、凹凸(14)が設けられており、
    前記Agフィラーは、前記凹凸(14)の凹部のサイズよりも平均粒径が小さく全体が当該凹部に入り込んでいる第1のフィラー(13a)と、前記凹部のサイズよりも平均粒径が大きく当該凹部の外側に位置しつつ前記第1のフィラー(13a)と接触している第2のフィラー(13b)とを備えるものであり、
    さらに、前記第2のフィラー(13b)の平均粒径は、前記半導体チップ(20)と前記基板(11)との間における前記ダイマウント材(13)の厚さよりも小さいことを特徴とする半導体装置。
  2. 前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、めっき(15)が施され、
    このめっき(15)と前記Agフィラー(13a、13b)とが金属接合していることを特徴とする請求項1に記載の半導体装置。
  3. 前記めっき(15)自身により、前記凹凸(14)が形成されていることを特徴とする請求項2に記載の半導体装置。
  4. 前記基板(11)には、前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)が設けられており、
    この穴部(16)に前記半導体チップ(20)が挿入され、前記穴部(16)の側面で前記半導体チップ(20)の端部よりはみ出す前記ダイマウント材(13)が拡がって行くのを止めていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 半導体チップ(20)を、樹脂(13c)にAgフィラー(13d)を含有したAgペーストよりなるダイマウント材(13)を介して基板(11)に接着し、前記半導体チップ(20)の熱を前記ダイマウント材(13)を介して前記基板(11)に放熱させるようにした半導体装置において、
    前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、凹凸(14)が設けられており、
    前記Agフィラー(13d)は、前記凹凸(14)の凹部のサイズ、および、前記半導体チップ(20)と前記基板(11)との間における前記ダイマウント材(13)の厚さよりも平均粒径が大きいものであり、
    前記Agフィラー(13d)の一部が、前記半導体チップ(20)および前記基板(11)の両側にて前記凹部に入り込んでいることを特徴とする半導体装置。
  6. 前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)、および、前記基板(11)における前記ダイマウント材(13)と接する面(11a)には、めっき(15)が施され、
    このめっき(15)と前記Agフィラー(13d)とが金属接合していることを特徴とする請求項5に記載の半導体装置。
  7. 前記めっき(15)自身により、前記凹凸(14)が形成されていることを特徴とする請求項6に記載の半導体装置。
  8. 前記基板(11)には、前記半導体チップ(20)における前記ダイマウント材(13)と接する面(20a)の外周形状に対応した開口形状を有する穴部(16)が設けられており、
    前記穴部(16)の内部には前記ダイマウント材(13)が配置され、
    前記穴部(16)の底面は、前記ダイマウント材(13)と接する面として構成され、当該底面には前記凹凸(14)が形成されており、
    前記穴部(16)に前記半導体チップ(20)が挿入され、前記半導体チップ(20)の端部よりはみ出す前記ダイマウント材(13)が拡がって行くのを、前記穴部(16)の側面で止めていることを特徴とする請求項5ないし7のいずれか1つに記載の半導体装置。
JP2007285735A 2007-11-02 2007-11-02 半導体装置 Expired - Fee Related JP4780085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007285735A JP4780085B2 (ja) 2007-11-02 2007-11-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285735A JP4780085B2 (ja) 2007-11-02 2007-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2009117435A JP2009117435A (ja) 2009-05-28
JP4780085B2 true JP4780085B2 (ja) 2011-09-28

Family

ID=40784269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285735A Expired - Fee Related JP4780085B2 (ja) 2007-11-02 2007-11-02 半導体装置

Country Status (1)

Country Link
JP (1) JP4780085B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2013197161A (ja) * 2012-03-16 2013-09-30 Toyota Industries Corp 導電性接着剤を用いた接合構造
JP6053360B2 (ja) * 2012-07-06 2016-12-27 古河電気工業株式会社 電子部品の接合方法
JP2014029909A (ja) * 2012-07-31 2014-02-13 Kyocera Corp 電子装置
KR101279679B1 (ko) * 2012-11-12 2013-06-27 주식회사 나노인터페이스 테크놀로지 방열시트 제조방법 및 그 제조방법에 의해 제조된 방열시트
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法
KR101457797B1 (ko) * 2013-04-22 2014-11-04 주식회사 나노인터페이스 테크놀로지 방열시트 및 그 제조방법
CN106030770B (zh) * 2014-02-27 2019-06-18 株式会社电装 树脂成型体及其制造方法
JP6277780B2 (ja) * 2014-02-27 2018-02-14 株式会社デンソー 樹脂成形体の製造方法
JP6428275B2 (ja) * 2015-01-09 2018-11-28 株式会社デンソー 樹脂成形体
JP6985599B2 (ja) * 2018-01-04 2021-12-22 富士通株式会社 電子装置及び電子装置の製造方法
KR101981629B1 (ko) * 2018-01-23 2019-05-24 엘지이노텍 주식회사 열전소자 및 그의 제조 방법
KR102532891B1 (ko) * 2018-04-02 2023-05-17 주식회사 위츠 자성체 시트 및 전자기기

Also Published As

Publication number Publication date
JP2009117435A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
JP4780085B2 (ja) 半導体装置
US9087924B2 (en) Semiconductor device with resin mold
TW498516B (en) Manufacturing method for semiconductor package with heat sink
JP6250429B2 (ja) 半導体装置およびその製造方法
JP6345342B2 (ja) 半導体装置
JP6266168B2 (ja) 半導体装置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
KR100229520B1 (ko) 수지봉지형 반도체장치
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2018046289A (ja) 半導体装置およびその製造方法
WO1998042022A1 (fr) Dispositif a semiconducteur et procede de fabrication associe
JP4737138B2 (ja) 半導体装置及びその製造方法
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2007165692A (ja) 電子装置の製造方法
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2006191143A (ja) 半導体装置
JP2019102467A (ja) 半導体装置
JP2005235926A (ja) リードフレーム
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JP4695672B2 (ja) 半導体装置
JP2008258541A (ja) 半導体装置及びその製造方法
US10217713B2 (en) Semiconductor device attached to an exposed pad
JP2004103642A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4780085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees