KR20060079057A - Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 - Google Patents

Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 Download PDF

Info

Publication number
KR20060079057A
KR20060079057A KR1020050039461A KR20050039461A KR20060079057A KR 20060079057 A KR20060079057 A KR 20060079057A KR 1020050039461 A KR1020050039461 A KR 1020050039461A KR 20050039461 A KR20050039461 A KR 20050039461A KR 20060079057 A KR20060079057 A KR 20060079057A
Authority
KR
South Korea
Prior art keywords
adhesive
package
dies
base substrate
paste structure
Prior art date
Application number
KR1020050039461A
Other languages
English (en)
Other versions
KR100693664B1 (ko
Inventor
웬-쿤 양
친-첸 양
쳉-흐시엔 츄
웬-빈 순
쿠앙-치 차오
히스-잉 유안
춘 후이 유
Original Assignee
어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스드 칩 엔지니어링 테크놀로지, 인크. filed Critical 어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Publication of KR20060079057A publication Critical patent/KR20060079057A/ko
Application granted granted Critical
Publication of KR100693664B1 publication Critical patent/KR100693664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼 레벨 패키지의 충전 페이스트(filling paste) 구조물 및 프로세스에 관한 것이다. 이 프로세스는 다수의 다이(die) 사이에 충전하여 상기 다수의 다이를 커버하기 위해 접착제를 충전하는(filling) 단계를 포함한다. 다수의 다이는 탈착식 기판 상에 형성된 보통 상태의 점도를 갖는 글루 패턴(glue pattern)에 접착된다. 경성 기판은 다이를 접착하기 위해 접착제에 의해 코팅된다. 그 다음, 다수의 다이는 경성 베이스 기판의 부착 후에 특별한 환경에 의해 글루 패턴으로부터 분리된다.
충전 페이스트, 다이, 충전, 글루 패턴, 베이스 기판, 접착제, 탈착식 기판, 점도, 웨이퍼 레벨 패키지, 보호막, 순수 웨이퍼, 몰딩 화합물

Description

ＷＬ-ＣＳＰ용 충전 페이스트 구조물 및 프로세스 {Filling Paste Structure and Process for WL-CSP}
도 1은 종래 기술에 따른 유리 베이스 기판 상에 형성된 다이 사이에 충전 페이스트를 프린팅하는 개략도.
도 2a 및 도 2b는 각각 종래 기술에 따른 프린팅 방향 및 논-프린팅 방향에서의 충전 페이스트의 개략도.
도 3은 본 발명의 탈착식 베이스 기판 상에 형성된 글루 패턴 상에 다수의 다이를 접착하는 개략도.
도 4는 본 발명의 탈착식 베이스 기판 상에 형성된 글루 패턴 상에 다수의 다이를 접착하는 상부도.
도 5는 본 발명의 다수의 다이 사이에 충전하여 상기 다수의 다이를 커버하기 위해 접착제를 충전하는 개략도.
도 6은 본 발명의 접착제에 경성 베이스 기판을 부착하는 개략도.
도 7은 본 발명의 경성 베이스 기판 상에 보호막을 형성하는 개략도.
도 8은 본 발명의 글루 패턴으로부터 다수의 다이를 스트립핑(stripping)하는 개략도.
도 9는 본 발명의 경성 베이스 기판 상에 보호막을 형성하는 개략도.
도 10a 및 도 10b는 각각 순수 웨이퍼 및 몰딩 화합물을 갖는 순수 웨이퍼의 개략도.
도 11a 및 도 11b는 각각 베이스 기판 상에 본딩된 다이의 몰딩 전후의 개략도.
도 12는 베이스 기판의 후면 상에 보호막을 형성하는 개략도.
본 출원은 다음의 공통-계류중인 출원: 발명의 명칭이 "웨이퍼 레벨 패키지용 제조 툴 및 다이 배치 방법"이고, 2004년 5월 10일 출원되었으며, 본 양수인에게 공동 양도되고, 그 내용은 본 명세서에 참고로서 인용된 출원번호 10/842,959에 관한 것이다.
본 발명은 웨이퍼 레벨 패키지의 충전 페이스트 구조물 및 프로세스, 특히 다이 표면을 평탄하게 하기 위해 충전 페이스트 하부에 상부 면을 사용하고 다이 표면 상에서 오버플로우(overflow) 또는 리세스(recess)가 없게 하여, 신뢰성 테스트 중에 라이프 사이클 및 충전 페이스트 성능을 향상시킨 구조물 및 프로세스에 관한 것이다.
하이-핀-카운트 패키지(high-pin-count package)용의 적절한 반도체 소자로서, BGA (볼 그리그 어레이; Ball Grid Array) 구조를 갖는 반도체 소자가 개발되 었다. BGA 구조를 갖는 이러한 반도체 소자에 있어서, 반도체 칩은 접착제를 사용하여 베이스 기판의 주 표면의 칩 장착 영역 상에 장착되고, 몇몇 범프 전극은 베이스 기판의 상기 주 표면에 대향하는 후면 상의 어레이 내에 위치한다.
CSP는 반도체 웨이퍼가 반도체 칩들로 절단된 다음, 반도체 칩들이 선정된 위치에서 패키지 베이스로서의 역할을 하는 베이스 기판 상에 장착되어 이곳에 본딩되며, 이들은 총괄적으로 수지로 밀봉된 후, 밀봉 수지 및 베이스 기판은 반도체 칩들 간의 일부에서 함께 조각들로 절단되는 방법에 의해 종래대로 형성된다. 다른 종래 방법에서, (아직 반도체 칩으로 절단되지 않은) 반도체 웨이퍼는 베이스 기판 상에 장착되어 이곳에 본딩된 다음, 반도체 웨이퍼 및 베이스 기판은 함께 절단되고, 절단 및 분리된 반도체 칩 및 패키지 베이스는 수지로 밀봉된다.
그러나, 이전의 종래 제조 방법에서는, 근본적으로 절단 및 분리된 반도체 칩들을 하나씩 베이스 기판 상에 위치시켜 장착하는 단계를 포함하는 문제가 존재한다. 마찬가지로, 이후의 종래 제조 방법에서는, 근본적으로 절단 및 분리된 반도체 칩 및 패키지 베이스를 하나씩 수지로 밀봉하는 단계를 포함하는 문제가 존재한다. 상기 2가지 종래 방법은 낮은 생산성의 단점을 야기하는, 반도체 칩의 수와 같은 다수의 작업 프로세스를 필요로 한다.
이외에도, 현재, 도 1에 도시된 바와 같이 소정 형태의 IC 소자 패키지의 충전 페이스트 프로세스가 채택되어, 다이 사이에 충전 페이스트를 직접 프린팅한다. 다수의 다이(91)는 유리 베이스 기판(90) 상에 형성된다. 실리콘 러버(silicone rubber; 92)는 프린팅 방법을 사용하여 유리 베이스 기판(90) 상에 형성된다. 일 반적으로, 이러한 충전 페이스트 기술은 도 2a 및 도 2b에 각각 도시된 바와 같이, 프린팅 방향으로 다이의 표면 상에서 충전 페이스트를 오버플로우시키고, 논-프린팅 방향으로는 다이의 표면 상에서 충전 페이스트를 리세스시킨다. 충전 페이스트는 다이의 본딩 패드를 커버할 수 있다. 즉, 이러한 종래의 충전 페이스트 프로세스는 다이 표면 상의 충전 페이스트의 빈약한 균일성으로 인해 양품율 및 신뢰성에 손실이 있게 된다.
따라서, 본 발명은 웨이퍼 레벨 패키지의 다이의 양품율 및 신뢰성을 향상시키기 위해 웨이퍼 레벨 패키지의 새로운 충전 페이스트 프로세스를 제공한다.
본 발명의 주 목적은 웨이퍼 레벨 패키지의 충전 페이스트 구조물 및 프로세스를 제공하는 것이다. 양호한 다이는 처리된 웨이퍼로부터 선택되고 픽 앤 플레이스 시스템(pick and place system)을 사용하여 양호한 다이를 툴 상에 배치한다. 본 발명의 충전 페이스트 프로세스는 웨이퍼 레벨 패키지의 다이의 양품율 및 신뢰성을 향상시킬 수 있다.
본 발명의 다른 목적은 충전 페이스트 하부에 상부 면을 사용하여, 다이 표면을 평탄하게 만들고 다이의 표면 상에서 충전 페이스트를 오버플로우 또는 리세스시키지 않게 하는 것이다.
본 발명의 또 다른 목적은 새로운 충전 페이스트 방법을 사용하여, 신뢰성 테스트 중에 충전 페이스트 성능 및 라이프 사이클을 향상시키는 것이다.
패키지용 충전 페이스트 구조물은 탈착식 베이스 기판(removable base substrate) 및 상기 탈착식 베이스 기판 상에 형성된 글루 패턴을 포함한다. 다수의 다이는 글루 패턴 상에 배치된다. 접착제는 다수의 다이 사이에 충전되어 다수의 다이를 커버한다.
전술된 패키지용 충전 페이스트 구조물은 접착제 상에 배치된 경성 기판을 더 포함한다. 보호막(protection film)은 경성 기판 상에 선택적으로 형성된다. 보호막은 프린팅, 코팅, 테이핑 또는 몰딩 방법에 의해 형성된다.
탈착식 베이스 기판의 재료는 실리콘, 유리, 석영 또는 세라믹을 포함한다. 경성 베이스 기판의 재료는 실리콘, 유리, 석영, 세라믹, 합금 42 또는 PCB를 포함한다. 접착제의 재료는 탄성 물질이고, 이 탄성 물질의 재료는 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버 또는 다이 소잉 테이프(die sawing tape; 블루(Blue) 테이프/UV 테이프)를 포함한다. 탄성 물질은 스핀 코팅, 프린팅에 의해 형성된다.
다수의 다이는 글루 패턴 상에 후면 상향으로 접착되고, 다이의 후면은 접착제에 접착된다. 다수의 다이의 각각의 내부 분리선(within scribe line)은 글루 패턴 상에 접착된 다음, 접착제를 충전한다.
본 발명의 웨이퍼 레벨 패키지의 충전 페이스트 프로세스는 경성 베이스 기판을 부착한 후에 UV 경화 또는 열 경화 단계를 더 포함한다.
이제, 본 발명의 몇몇 샘플 실시예가 더 상세히 기술된다. 그럼에도 불구하고, 이는 본 발명이 명백히 기술된 것 이외에 광범위한 다른 실시예에서도 실행될 수 있고, 본 발명의 범위가 첨부된 청구범위에서 특정된 것에 국한되지 않음을 알아야 한다. 그 다음, 상이한 요소들의 구성이 일정 비례로 도시되지 않는다. 관련된 구성의 몇몇 치수는 과장되고, 의미없는 부분은 도시되지 않아 본 발명의 더 명확한 설명 및 이해를 제공하게 된다.
도 3을 참조하면, 이는 본 발명의 탈착식 기판(102) 상에 형성된 글루 패턴 상에 다수의 다이를 접착하는 단계를 설명하는 개략도이다. 도 3에 도시된 바와 같이, 다수의 다이(100)는 글루 패턴(101) 상에 배치된다. 일반적으로, 다수의 다이(100)는 픽 앤 플레이스 시스템을 사용하여 글루 패턴(101) 상에 배치된다. 픽 앤 플레이스 시스템은 이동가능 플립 칩 본더(movable flip chip bonder)로서 간주될 수 있다. 글루 패턴(101)은 탈착식 기판(102) 상에 형성된다. 일실시예에서, 탈착식 기판(102)의 재료는 실리콘, 유리, 석영 또는 세라믹이다.
도 4를 참조하면, 글루 패턴(101)은 프린팅 방법을 사용하여 (도 3에 도시된) 탈착식 기판(102) 상에 형성된다. 참조번호 (200)은 논-글루(non-glue) 패턴 프린팅 영역이다. 일실시예에서, 다수의 다이(100)는 글루 패턴(101) 상에 후면 상향 접착된다. 이외에, 다수의 다이(100) 각각의 에지(201)는 하향으로 (본딩 패드 측을 가지면서) 글루 패턴(101) 상에 접착된다. 즉, 다이(100)는 에지(201)에서 글루 패턴(101)에 접착된다. 일반적으로, 에지(201)는 다이(100)의 분리선이고, 따라서 다이(100)의 상호-커넥터들은 글루 패턴(101)에 접착되지 않을 수 있다. 주지된 바와 같이, 다이(100)의 본딩 패드 측은 글루 패턴(101) 상에 배치된다. 다수의 다이는 사실상 글루 패턴의 에지에 정렬되어, 다수의 다이의 본딩 패 드가 소정의 재료에 의해 커버되는 것을 방지한다.
도 5를 참조하면, 이는 다수의 다이 사이를 충전하고 본 발명의 다수의 다이를 커버하기 위해 접착제를 충전하는 단계를 도시하는 개략도이다. 도 5에 도시된 바와 같이, 접착제(300)는 다수의 다이(100) 사이에 충전될 수 있고 다수의 다이(100)를 커버할 수 있다. 일실시예에서, 접착제(300)는 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프와 같은 탄성 물질이다. 접착제(300)는 스핀 코팅, 프린팅 또는 주입 몰딩에 의해 형성될 수 있다. 따라서, 다수의 다이(100)는 접착제(300) 상에 후면 상향 접착된다.
이 때, 본 발명의 패키지용 충전 페이스트 구조물은 탈착식 기판 또는 임시 기판(102)을 포함한다. 글루 패턴(101)은 탈착식 기판(102) 상에 형성된다. 다수의 다이(100)는 글루 패턴(101) 상에 배치된다. 접착제(300)는 도 5에 도시된 바와 같이, 다수의 다이(100) 사이에 충전되고 다수의 다이(100)를 커버한다.
도 6을 참조하면, 이는 경성 기판(rigid substrate)(400)을 본 발명의 접착제(300)에 부착하는 단계를 도시하는 개략도이다. 도 6에 도시된 바와 같이, 경성 기판(400)은 접착제(300)에 부착된다. 일실시예에서, 경성 기판(400)의 재료는 실리콘, 유리, 석영, 세라믹, 합금 42 (제품명) 또는 PCB를 포함한다. UV 경화 또는 열 경화의 단계는 경성 기판(400)을 접착제(300)에 부착한 후에 실행되어, 접착 성능을 향상시킨다.
패키지용 충전 페이스트 구조물은 도 6에 도시된 바와 같이, 접착제(300) 상에 배치된 경성 기판(400)을 더 포함한다. 패키지용 충전 페이스트 구조물은 도 7 에 도시된 바와 같이, 경성 기판(400) 상에 형성된 보호막(500)을 더 포함한다. 임시 기판(102)은 제거될 수 있다.
이외에, 보호막(500)은 도 7에 도시된 바와 같이, 경성 기판(400) 상에 형성된다. 보호막(500)은 프린팅, 코팅, 테이핑 또는 몰딩 방법에 의해 형성된다. 일실시예에서, 보호막(500)은 수지, 화합물(compound), 에폭시, 실리콘, 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프이다. 도 8을 참조하면, 이는 특별한 또는 선정된 처리에 의해 다수의 다이로부터 글루 패턴(101) 또는 임시 기판(102)을 스트립핑하는 개략도이다. 즉, 글루 패턴(101)의 표면은 보통 상태의 점도를 가지며, 이는 글루 패턴(101)이 특별한 또는 선정된 환경에 놓이게 되면 점도를 잃게 된다. 특별한 또는 선정된 환경은 DI 워터의 용액(solution of DI water), 솔벤트, 용액에 따라 섭씨 20 내지 40도 정도의 선정된 온도, 또는 특정한 광 (UV 광과 같은) 등일 수 있다. 글루 패턴(101)과 다이(100)의 결합은 특별한 또는 선정된 환경에서의 처리에 의해 소실될 수 있다. 그 결과, 글루 패턴(101)은 다이(100)로부터 스트립될 수 있다. 일실시예에서, 글루 패턴(101)의 재료는 실링 글루(seeling glue), 수용성 UV 글루, 재생가능(reworkable) UV 글루 또는 고융점 왁스이다.
본 발명의 웨이퍼 레벨 패키지의 충전 페이스트 프로세스는 도 9에 도시된 바와 같이, 경성 기판(400)의 후면 상에, 버퍼로서의 역할을 하는 보호막(500)을 형성하는 단계를 더 포함할 수 있다. 보호막(500)은 프린팅, 코팅, 테이핑 또는 몰딩 방법에 의해 형성된다. 일실시예에서, 보호막(500)은 수지, 화합물, 에폭시, 실리콘, 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프이다.
본 발명의 패키지용 충전 페이스트 구조물은 다수의 다이(100)를 포함하며, 접착제(300)는 다수의 다이(100) 사이에 충전되고 다수의 다이(100)를 커버한다. 경성 기판(400)은 도 8에 도시된 바와 같이, 접착제(300) 상에 배치된다. 대안으로, 패키지용 충전 페이스트 구조물은 도 9에 도시된 바와 같이, 경성 베이스 기판(400) 상에 형성된 보호막(500)을 더 포함한다.
도 10a 및 도 10b를 참조하면, 이들 각각은 순수 워터(600) 및 몰딩 화합물(601)을 갖는 순수 워터(600)의 개략도이다.
도 11a 및 도 11b를 참조하면, 이들 각각은 베이스 기판 상에 본드된 다이의 몰딩 전후의 개략도이다. 처리된 웨이퍼는 다수의 다이(602)들로 절단되고, 다이(602)들은 베이스 기판(600) 상에 본드된다. 접착제(603)는 몰딩 방법을 사용하여 다수의 다이(602) 사이에 충전된다.
도 12를 참조하면, 이는 베이스 기판의 후면 상에 보호막을 형성하는 개략도이다. 보호막(604)은 프린팅, 코팅, 테이핑 또는 몰딩 방법에 의해 형성된다. 일실시예에서, 보호막(604)은 수지, 화합물, 에폭시, 실리콘, 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프이다. 보호막(604)은 웨이퍼 레벨 패키지의 인성(toughness)을 향상시키고, 레이저/잉크에 의해 마킹하며, 절단을 용이하게 할 수 있다.
본 발명에 있어서, 다수의 다이(100) 사이의 충전 페이스트는 몰딩/프린팅 방법을 사용하여 +/- 25 μm (미크론)의 평탄도를 충족시킬 수 있다. 이는 다이 사이에 충전 페이스트를 직접 몰딩하는 종래 방법과는 다른 방법이다. 따라서, 본 발명의 웨이퍼 레벨 패키지의 충전 페이스트 프로세스는 다이의 표면 상에서 충전 페이스트가 오버플로우 또는 리세스되는 것을 방지할 수 있어, 신뢰성 테스트 중에 라이프 사이클 및 충전 페이스트 성능을 향상시킨다.
특정 실시예들이 설명 및 기술되었더라도, 본 분야의 숙련자들이라면 본 발명의 범위를 벗어나지 않는 한도에서 다양한 변형이 가능함을 알 수 있다.

Claims (9)

  1. 패키지용 충전 페이스트 구조물(filling paste structure for package)에 있어서,
    탈착식 기판(removable substrate);
    상기 탈착식 기판 상에 형성된 글루 패턴(glue pattern);
    상기 글루 패턴 상에 배치된 다수의 다이(pluralities of dice); 및
    상기 다수의 다이 사이에 충전되고 상기 다수의 다이를 커버하는 접착제
    를 포함하는 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  2. 제1항에 있어서,
    상기 글루 패턴은 프린팅 방법을 사용하여 상기 탈착식 기판 상에 형성되고, 상기 글루 패턴의 재료는 실링 글루(seeling glue), 수용성 UV 글루(water soluble UV glue), 재생가능(reworkable) UV 글루 또는 고융점 왁스인 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  3. 제1항에 있어서,
    상기 탈착식 기판의 재료는 실리콘, 유리, 석영 또는 세라믹이고, 상기 접착제의 재료는 탄성 물질이며, 상기 탄성 물질의 재료는 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프인 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  4. 제1항에 있어서,
    상기 접착제 상에 배치된 경성 베이스 기판을 더 포함하고,
    상기 경성 베이스 기판의 재료는 실리콘, 유리, 석영, 세라믹, 합금 42 또는 PCB를 포함하는 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  5. 제4항에 있어서,
    상기 경성 베이스 기판 상에 형성된 보호막을 더 포함하고,
    상기 보호막의 재료는 수지, 화합물(compound), 에폭시, 실리콘, 블루 테이프, UV 테이프, 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU 또는 아크릴 러버인 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  6. 패키지용 충전 페이스트 구조물에 있어서,
    다수의 다이; 및
    상기 다수의 다이 사이에 충전되고 상기 다수의 다이를 커버하는 접착제
    를 포함하는 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  7. 제6항에 있어서,
    상기 접착제의 재료는 탄성 물질이고, 상기 탄성 물질의 재료는 실리콘 수 지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프인 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  8. 제6항에 있어서,
    상기 접착제 상에 배치된 경성 베이스 기판을 더 포함하고,
    상기 경성 베이스 기판의 재료는 실리콘, 유리, 석영, 세라믹, 합금 42 또는 PCB를 포함하는 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
  9. 제8항에 있어서,
    상기 경성 베이스 기판 상에 형성된 보호막을 더 포함하고,
    상기 보호막의 재료는 수지, 화합물, 에폭시, 실리콘, 실리콘 러버, 실리콘 수지, 탄성 PU, 다공성 PU, 아크릴 러버, 블루 테이프 또는 UV 테이프이며,
    상기 보호막은 프린팅, 코팅, 테이핑 또는 몰딩 방법에 의해 형성되는 것을 특징으로 하는 패키지용 충전 페이스트 구조물.
KR1020050039461A 2004-12-30 2005-05-11 Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 KR100693664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/026,488 2004-12-30
US11/026,488 US7400037B2 (en) 2004-12-30 2004-12-30 Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP

Publications (2)

Publication Number Publication Date
KR20060079057A true KR20060079057A (ko) 2006-07-05
KR100693664B1 KR100693664B1 (ko) 2007-03-14

Family

ID=36639496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039461A KR100693664B1 (ko) 2004-12-30 2005-05-11 Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스

Country Status (7)

Country Link
US (2) US7400037B2 (ko)
JP (1) JP2006190975A (ko)
KR (1) KR100693664B1 (ko)
CN (1) CN100413044C (ko)
DE (1) DE102005019553B4 (ko)
SG (1) SG123653A1 (ko)
TW (1) TWI302731B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
TW200807526A (en) * 2006-07-27 2008-02-01 Touch Micro System Tech Method of wafer segmenting
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
KR100826393B1 (ko) 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
CN100595897C (zh) 2008-08-20 2010-03-24 晶方半导体科技（苏州）有限公司 晶圆级封装对象及其形成的方法
JP5389490B2 (ja) * 2009-03-23 2014-01-15 東京エレクトロン株式会社 三次元集積回路の製造方法及び装置
CN101996892B (zh) * 2009-08-17 2013-03-27 晶元光电股份有限公司 系统级光电结构及其制作方法
CN102376590B (zh) * 2010-08-05 2013-11-27 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
TW201331984A (zh) * 2012-01-31 2013-08-01 Chenming Mold Ind Corp Ic屏蔽膜層及其製程方法
US9768038B2 (en) 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
CN105390403B (zh) * 2015-10-13 2017-10-20 中国电子科技集团公司第五十四研究所 一种ltcc厚薄膜混合基板制造中的基板腔体填充方法
CN105568329A (zh) * 2016-02-23 2016-05-11 河源市众拓光电科技有限公司 一种在led外延片上电镀铜的方法
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
CN107393840A (zh) * 2017-06-15 2017-11-24 江苏长电科技股份有限公司 一种陶瓷基板封装的切割方法
CN107738135A (zh) * 2017-11-24 2018-02-27 深圳市精品诚电子科技有限公司 镜片加工排屑的方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2436600A1 (de) 1974-07-30 1976-02-19 Semikron Gleichrichterbau Verfahren zur erzielung einer oberflaechenstabilisierenden schutzschicht bei halbleiterbauelementen
JPS61188957A (ja) * 1985-02-18 1986-08-22 Toshiba Corp 回路モジユ−ルの製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5953588A (en) 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
JP2001313350A (ja) 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002134638A (ja) * 2000-10-27 2002-05-10 Kyocera Corp 光半導体素子収納用パッケージ
US6429045B1 (en) * 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
JP5035580B2 (ja) * 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
CN100401485C (zh) * 2002-06-26 2008-07-09 威宇科技测试封装有限公司 一种能提高多芯片封装合格率的封装方法
JP2004063510A (ja) * 2002-07-25 2004-02-26 Sony Corp 素子の転写方法
DE10234951B4 (de) 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies

Also Published As

Publication number Publication date
TW200623350A (en) 2006-07-01
JP2006190975A (ja) 2006-07-20
US7476565B2 (en) 2009-01-13
US7400037B2 (en) 2008-07-15
TWI302731B (en) 2008-11-01
SG123653A1 (en) 2006-07-26
US20080044945A1 (en) 2008-02-21
US20060145364A1 (en) 2006-07-06
DE102005019553A1 (de) 2006-07-20
KR100693664B1 (ko) 2007-03-14
CN1797728A (zh) 2006-07-05
CN100413044C (zh) 2008-08-20
DE102005019553B4 (de) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
KR100517075B1 (ko) 반도체 소자 제조 방법
JP4757398B2 (ja) 半導体装置の製造方法
TWI284960B (en) Manufacturing method of semiconductor device
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP4595265B2 (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP7317187B2 (ja) 半導体装置の製造方法
US6911737B2 (en) Semiconductor device package and method
JP3811567B2 (ja) 半導体装置の製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP4095047B2 (ja) ウエハレベルパッケージのチップ配置方法
JP2002016022A (ja) 半導体装置の製造方法
US7972904B2 (en) Wafer level packaging method
JP3741670B2 (ja) 半導体装置の製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
US20220344231A1 (en) Flip chip package unit and associated packaging method
JP2001176896A (ja) 半導体装置の製造方法
US20080142939A1 (en) Tools structure for chip redistribution and method of the same
JP2004096096A (ja) 半導体装置の製造方法
JP2001196331A (ja) チップサイズパッケージの製造方法
JPH11150209A (ja) 半導体素子の実装方法
JP2004111987A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 13