JPH11150209A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH11150209A JPH11150209A JP31806897A JP31806897A JPH11150209A JP H11150209 A JPH11150209 A JP H11150209A JP 31806897 A JP31806897 A JP 31806897A JP 31806897 A JP31806897 A JP 31806897A JP H11150209 A JPH11150209 A JP H11150209A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- back surface
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 実装高さを低くすること、実装高さを一定に
することを容易にし、また信頼性を高くする。 【解決手段】 半導体素子１の裏面に裏面樹脂６を設
け、裏面に裏面樹脂６が設けられた半導体素子１のバン
プ４を基板２上に形成した配線３に接続し、裏面樹脂６
の材料と同一の材料からなる封止樹脂５によって半導体
素子１およびバンプ４を封止する。
することを容易にし、また信頼性を高くする。 【解決手段】 半導体素子１の裏面に裏面樹脂６を設
け、裏面に裏面樹脂６が設けられた半導体素子１のバン
プ４を基板２上に形成した配線３に接続し、裏面樹脂６
の材料と同一の材料からなる封止樹脂５によって半導体
素子１およびバンプ４を封止する。
Description
【０００１】
【発明の属する技術分野】本発明は基板等に半導体素子
を実装する半導体素子の実装方法に関するものである。
を実装する半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】従来の半導体素子の実装方法において
は、基板に形成された配線に半導体素子の電極部をバン
プを介して接合し、封止樹脂によって半導体素子および
バンプを封止している。
は、基板に形成された配線に半導体素子の電極部をバン
プを介して接合し、封止樹脂によって半導体素子および
バンプを封止している。
【０００３】
【発明が解決しようとする課題】しかし、このような半
導体素子の実装方法においては、半導体素子をバンプを
介して接合したのち、封止樹脂によって半導体素子を覆
うように封止するため、封止樹脂が山盛りになるので、
実装高さを低くすること、実装高さを一定にすることが
困難であり、また封止樹脂を半導体素子に均一に塗布す
ることが難しいから、耐湿性にバラツキが生ずるので、
信頼性が低い。
導体素子の実装方法においては、半導体素子をバンプを
介して接合したのち、封止樹脂によって半導体素子を覆
うように封止するため、封止樹脂が山盛りになるので、
実装高さを低くすること、実装高さを一定にすることが
困難であり、また封止樹脂を半導体素子に均一に塗布す
ることが難しいから、耐湿性にバラツキが生ずるので、
信頼性が低い。
【０００４】本発明は上述の課題を解決するためになさ
れたもので、実装高さを低くすること、実装高さを一定
にすることが容易であり、また信頼性が高い半導体素子
の実装方法を提供することを目的とする。
れたもので、実装高さを低くすること、実装高さを一定
にすることが容易であり、また信頼性が高い半導体素子
の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、半導体素子の電極部にバンプを
形成し、上記バンプを配線に接続し、封止樹脂によって
上記半導体素子および上記バンプを封止する半導体素子
の実装方法において、上記半導体素子の上記電極が形成
されている面とは反対の面を覆う裏面樹脂を設け、上記
半導体素子の上記バンプを上記配線に接続し、上記封止
樹脂によって上記半導体素子および上記バンプを封止す
る。
め、本発明においては、半導体素子の電極部にバンプを
形成し、上記バンプを配線に接続し、封止樹脂によって
上記半導体素子および上記バンプを封止する半導体素子
の実装方法において、上記半導体素子の上記電極が形成
されている面とは反対の面を覆う裏面樹脂を設け、上記
半導体素子の上記バンプを上記配線に接続し、上記封止
樹脂によって上記半導体素子および上記バンプを封止す
る。
【０００６】この場合、上記裏面樹脂として、上記封止
樹脂と同一な材料からなるものを用る。
樹脂と同一な材料からなるものを用る。
【０００７】これらの場合、上記裏面樹脂にフィンを設
ける。
ける。
【０００８】また、上記裏面樹脂にフィンを有するヒー
トシンクを固定する。
トシンクを固定する。
【０００９】また、上記裏面樹脂にマークを設ける。
【００１０】また、上記裏面樹脂に凹部、突起部の少な
くとも一方を設ける。
くとも一方を設ける。
【００１１】
【発明の効果】本発明に係る半導体素子の実装方法にお
いては、半導体素子の裏面に裏面樹脂を設けるから、半
導体素子の厚さを薄くすることができるので、実装高さ
を低くすることが容易であり、また実装高さを一定にす
ることが容易であり、さらに封止樹脂を半導体素子に均
一に塗布することが容易であるから、耐湿性にバラツキ
が生ずることがないので、信頼性が高い。
いては、半導体素子の裏面に裏面樹脂を設けるから、半
導体素子の厚さを薄くすることができるので、実装高さ
を低くすることが容易であり、また実装高さを一定にす
ることが容易であり、さらに封止樹脂を半導体素子に均
一に塗布することが容易であるから、耐湿性にバラツキ
が生ずることがないので、信頼性が高い。
【００１２】また、裏面樹脂として、封止樹脂と同一な
材料からなるものを用いたときには、封止後に半導体素
子に対して裏面樹脂が悪影響を与えることがない。
材料からなるものを用いたときには、封止後に半導体素
子に対して裏面樹脂が悪影響を与えることがない。
【００１３】また、裏面樹脂にフィンを設けたときに
は、半導体素子からの放熱性を向上することができる。
は、半導体素子からの放熱性を向上することができる。
【００１４】また、裏面樹脂にフィンを有するヒートシ
ンクを固定したときには、半導体素子からの放熱性を向
上することができる。
ンクを固定したときには、半導体素子からの放熱性を向
上することができる。
【００１５】また、裏面樹脂にマークを設けたときに
は、半導体素子の品種、半導体素子の向きを識別するこ
とができるから、半導体素子の実装作業を容易に行なう
ことができる。
は、半導体素子の品種、半導体素子の向きを識別するこ
とができるから、半導体素子の実装作業を容易に行なう
ことができる。
【００１６】また、裏面樹脂に凹部、突起部の少なくと
も一方を設けたときには、凹部、突起部を用いて裏面に
裏面樹脂が設けられた半導体素子のハンドリングを行な
うことができるから、実装時の工程を簡略化することが
でき、また実装精度を向上することができる。
も一方を設けたときには、凹部、突起部を用いて裏面に
裏面樹脂が設けられた半導体素子のハンドリングを行な
うことができるから、実装時の工程を簡略化することが
でき、また実装精度を向上することができる。
【００１７】
【発明の実施の形態】図１〜図３により本発明に係る半
導体素子の実装方法を説明する。まず、図２(ａ)に示す
ようなシリコンウェハ７に前工程を施す。つぎに、図２
(ｂ)に示すように、シリコンウェハ７の裏面をバックグ
ラインダ等を用いて研削し、シリコンウェハ７を所定の
厚さにする。つぎに、図２(ｃ)に示すように、ポッティ
ング法、キャスティング法等によりシリコンウェハ７の
裏面に所定厚さの裏面樹脂６を設ける。つぎに、図２
(ｄ)に示すように、ボンディング法、印刷法、メッキ法
等により半導体素子の電極部となる部分にバンプ４を形
成する。つぎに、図３(ａ)に示すように、シリコンウェ
ハ７をダイシング等によりチップ状の半導体素子１に分
割、分離する。つぎに、図３(ｂ)に示すように、裏面す
なわち電極が形成されている面とは反対の面に裏面樹脂
６が設けられた半導体素子１のバンプ４を基板２上に形
成した配線３にハンダ付け、導電性接着剤等により接続
する。つぎに、図１に示すように、裏面樹脂６の材料と
同一の材料からなる封止樹脂５によってポッティング
法、ディスペンス法等を用いて半導体素子１およびバン
プ４を封止する。この場合、封止樹脂５で半導体素子１
の側面も完全に覆う。
導体素子の実装方法を説明する。まず、図２(ａ)に示す
ようなシリコンウェハ７に前工程を施す。つぎに、図２
(ｂ)に示すように、シリコンウェハ７の裏面をバックグ
ラインダ等を用いて研削し、シリコンウェハ７を所定の
厚さにする。つぎに、図２(ｃ)に示すように、ポッティ
ング法、キャスティング法等によりシリコンウェハ７の
裏面に所定厚さの裏面樹脂６を設ける。つぎに、図２
(ｄ)に示すように、ボンディング法、印刷法、メッキ法
等により半導体素子の電極部となる部分にバンプ４を形
成する。つぎに、図３(ａ)に示すように、シリコンウェ
ハ７をダイシング等によりチップ状の半導体素子１に分
割、分離する。つぎに、図３(ｂ)に示すように、裏面す
なわち電極が形成されている面とは反対の面に裏面樹脂
６が設けられた半導体素子１のバンプ４を基板２上に形
成した配線３にハンダ付け、導電性接着剤等により接続
する。つぎに、図１に示すように、裏面樹脂６の材料と
同一の材料からなる封止樹脂５によってポッティング
法、ディスペンス法等を用いて半導体素子１およびバン
プ４を封止する。この場合、封止樹脂５で半導体素子１
の側面も完全に覆う。
【００１８】この半導体素子の実装方法においては、裏
面に裏面樹脂６が設けられた半導体素子１のバンプ４を
基板２上に形成した配線３に接続するから、半導体素子
１の厚さを薄くすることができる。すなわち、半導体素
子１の裏面に裏面樹脂６設けないときには、シリコンウ
ェハ７のハンドリングを可能とするため、半導体素子１
の厚さを所定値以上にしなければならないが、半導体素
子１の裏面に裏面樹脂６設けたときには、裏面樹脂６に
よって強度が補強されるから、半導体素子１の厚さを薄
くすることができる。したがって、実装高さを低くする
ことが容易であり、また実装高さを一定にすることが容
易である。また、半導体素子１の表面および側面にのみ
封止樹脂を塗布すればよいから、封止樹脂５を半導体素
子１に均一に塗布することが容易であるので、耐湿性に
バラツキが生ずることがないため、信頼性が高い。ま
た、裏面樹脂６の材料は封止樹脂５の材料と同一である
から、封止後に半導体素子１に対して裏面樹脂６が悪影
響を与えることがない。すなわち、裏面樹脂６の材料と
して封止樹脂５の材料と異なるものを用いたときには、
裏面樹脂６と封止樹脂５との熱膨張係数や熱伝導率が異
なるために、不均一な熱応力が発生し、半導体素子１の
クラック等の発生原因となり、また裏面樹脂６と封止樹
脂５との界面に水が侵入し、耐湿性が劣化するが、裏面
樹脂６の材料を封止樹脂５の材料と同一としたときに
は、半導体素子１のクラック等の発生することはなく、
また耐湿性が劣化することがない。また、ポッティング
法、キャスティング法等によりシリコンウェハ７の裏面
に裏面樹脂６を設けるから、裏面樹脂６を均一な厚さに
することができる。
面に裏面樹脂６が設けられた半導体素子１のバンプ４を
基板２上に形成した配線３に接続するから、半導体素子
１の厚さを薄くすることができる。すなわち、半導体素
子１の裏面に裏面樹脂６設けないときには、シリコンウ
ェハ７のハンドリングを可能とするため、半導体素子１
の厚さを所定値以上にしなければならないが、半導体素
子１の裏面に裏面樹脂６設けたときには、裏面樹脂６に
よって強度が補強されるから、半導体素子１の厚さを薄
くすることができる。したがって、実装高さを低くする
ことが容易であり、また実装高さを一定にすることが容
易である。また、半導体素子１の表面および側面にのみ
封止樹脂を塗布すればよいから、封止樹脂５を半導体素
子１に均一に塗布することが容易であるので、耐湿性に
バラツキが生ずることがないため、信頼性が高い。ま
た、裏面樹脂６の材料は封止樹脂５の材料と同一である
から、封止後に半導体素子１に対して裏面樹脂６が悪影
響を与えることがない。すなわち、裏面樹脂６の材料と
して封止樹脂５の材料と異なるものを用いたときには、
裏面樹脂６と封止樹脂５との熱膨張係数や熱伝導率が異
なるために、不均一な熱応力が発生し、半導体素子１の
クラック等の発生原因となり、また裏面樹脂６と封止樹
脂５との界面に水が侵入し、耐湿性が劣化するが、裏面
樹脂６の材料を封止樹脂５の材料と同一としたときに
は、半導体素子１のクラック等の発生することはなく、
また耐湿性が劣化することがない。また、ポッティング
法、キャスティング法等によりシリコンウェハ７の裏面
に裏面樹脂６を設けるから、裏面樹脂６を均一な厚さに
することができる。
【００１９】つぎに、図４により本発明に係る他の半導
体素子の実装方法を説明する。まず、半導体素子１の裏
面にフィン１１ａを有する裏面樹脂１１を設ける。つぎ
に、裏面に裏面樹脂１１が設けられた半導体素子１のバ
ンプ４を基板２上に形成した配線３に接続する。つぎ
に、裏面樹脂１１の材料と同一の材料からなる封止樹脂
５によって半導体素子１およびバンプ４を封止する。
体素子の実装方法を説明する。まず、半導体素子１の裏
面にフィン１１ａを有する裏面樹脂１１を設ける。つぎ
に、裏面に裏面樹脂１１が設けられた半導体素子１のバ
ンプ４を基板２上に形成した配線３に接続する。つぎ
に、裏面樹脂１１の材料と同一の材料からなる封止樹脂
５によって半導体素子１およびバンプ４を封止する。
【００２０】この半導体素子の実装方法においては、半
導体素子１の裏面にフィン１１ａを有する裏面樹脂１１
を設けているから、裏面樹脂１１の表面積が大きくなる
ので、半導体素子１からの放熱性を向上することができ
る。
導体素子１の裏面にフィン１１ａを有する裏面樹脂１１
を設けているから、裏面樹脂１１の表面積が大きくなる
ので、半導体素子１からの放熱性を向上することができ
る。
【００２１】つぎに、図５により本発明に係る他の半導
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面に裏面樹脂６が
設けられた半導体素子１のバンプ４を基板２上に形成し
た配線３に接続する。つぎに、裏面樹脂６の材料と同一
の材料からなる封止樹脂５によって半導体素子１および
バンプ４を封止する。つぎに、裏面樹脂６にフィン１２
ａを有するヒートシンク１２を固定する。
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面に裏面樹脂６が
設けられた半導体素子１のバンプ４を基板２上に形成し
た配線３に接続する。つぎに、裏面樹脂６の材料と同一
の材料からなる封止樹脂５によって半導体素子１および
バンプ４を封止する。つぎに、裏面樹脂６にフィン１２
ａを有するヒートシンク１２を固定する。
【００２２】この半導体素子の実装方法においては、裏
面樹脂６にフィン１２ａを有するヒートシンク１２を固
定しているから、半導体素子１からの放熱性を向上する
ことができる。
面樹脂６にフィン１２ａを有するヒートシンク１２を固
定しているから、半導体素子１からの放熱性を向上する
ことができる。
【００２３】つぎに、図６により本発明に係る他の半導
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面樹脂６に刻印に
よりマーク１３を設け、またインク印刷、レーザー印刷
等によりマーク１４を設け、さらに凹部１５を設ける。
つぎに、上述の実施の形態と同様な工程を行なうことに
より、バンプ４を配線３に接続し、封止樹脂５によって
半導体素子１およびバンプ４を封止する。
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面樹脂６に刻印に
よりマーク１３を設け、またインク印刷、レーザー印刷
等によりマーク１４を設け、さらに凹部１５を設ける。
つぎに、上述の実施の形態と同様な工程を行なうことに
より、バンプ４を配線３に接続し、封止樹脂５によって
半導体素子１およびバンプ４を封止する。
【００２４】この半導体素子の実装方法においては、裏
面樹脂６にマーク１３、１４が設けられているから、半
導体素子１の品種、半導体素子１の向きを識別すること
ができるので、半導体素子１の実装作業を容易に行なう
ことができる。すなわち、従来においては、半導体素子
の裏面にマークを設け、バンプを配線に接続し、封止樹
脂によって半導体素子およびバンプを封止したのち、封
止樹脂の表面にマークを設けているが、半導体素子の裏
面に設けたマークのコントラスが得にくいから、マーク
の識別が困難であり、また封止樹脂の表面は曲面である
から、マークを設けるのが困難であり、しかも半導体素
子の裏面および封止樹脂の表面にマークを設ける必要が
ある。これに対して、図６に示した半導体素子の実装方
法においては、マーク１３、１４を裏面樹脂６に設けた
のち、バンプ４を配線３に接続しているから、マーク１
３、１４の識別が容易であり、また裏面樹脂６の表面は
平面であるから、マーク１３、１４を設けるのが容易で
あり、しかも裏面樹脂６の表面にのみマーク１３、１４
を設ければよいので、半導体素子１の実装作業を容易に
行なうことができる。また、裏面樹脂６に凹部１５が設
けられているから、凹部１５を用いて裏面に裏面樹脂６
が設けられた半導体素子１のハンドリングを行なうこと
ができるので、実装時の工程を簡略化することができ、
また実装精度を向上することができる。
面樹脂６にマーク１３、１４が設けられているから、半
導体素子１の品種、半導体素子１の向きを識別すること
ができるので、半導体素子１の実装作業を容易に行なう
ことができる。すなわち、従来においては、半導体素子
の裏面にマークを設け、バンプを配線に接続し、封止樹
脂によって半導体素子およびバンプを封止したのち、封
止樹脂の表面にマークを設けているが、半導体素子の裏
面に設けたマークのコントラスが得にくいから、マーク
の識別が困難であり、また封止樹脂の表面は曲面である
から、マークを設けるのが困難であり、しかも半導体素
子の裏面および封止樹脂の表面にマークを設ける必要が
ある。これに対して、図６に示した半導体素子の実装方
法においては、マーク１３、１４を裏面樹脂６に設けた
のち、バンプ４を配線３に接続しているから、マーク１
３、１４の識別が容易であり、また裏面樹脂６の表面は
平面であるから、マーク１３、１４を設けるのが容易で
あり、しかも裏面樹脂６の表面にのみマーク１３、１４
を設ければよいので、半導体素子１の実装作業を容易に
行なうことができる。また、裏面樹脂６に凹部１５が設
けられているから、凹部１５を用いて裏面に裏面樹脂６
が設けられた半導体素子１のハンドリングを行なうこと
ができるので、実装時の工程を簡略化することができ、
また実装精度を向上することができる。
【００２５】なお、この実施の形態においては、裏面樹
脂６に凹部１５を設けたが、裏面樹脂に取手等の突起部
を設けてもよく、この場合には突起部を用いて裏面に裏
面樹脂６が設けられた半導体素子１のハンドリングを行
なうことができるので、実装時の工程を簡略化すること
ができ、また実装精度を向上することができる。
脂６に凹部１５を設けたが、裏面樹脂に取手等の突起部
を設けてもよく、この場合には突起部を用いて裏面に裏
面樹脂６が設けられた半導体素子１のハンドリングを行
なうことができるので、実装時の工程を簡略化すること
ができ、また実装精度を向上することができる。
【００２６】つぎに、図７により本発明に係る他の半導
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面に裏面樹脂６が
設けられた半導体素子１のバンプ４をフィルムキャリア
１６の配線に接続する。つぎに、裏面樹脂６の材料と同
一の材料からなる封止樹脂１７によって半導体素子１お
よびバンプ４を封止する。
体素子の実装方法を説明する。まず、半導体素子１の裏
面に裏面樹脂６を設ける。つぎに、裏面に裏面樹脂６が
設けられた半導体素子１のバンプ４をフィルムキャリア
１６の配線に接続する。つぎに、裏面樹脂６の材料と同
一の材料からなる封止樹脂１７によって半導体素子１お
よびバンプ４を封止する。
【００２７】この半導体素子の実装方法においても、半
導体素子１の厚さを薄くすることができるから、実装高
さを低くすることが容易であり、また実装高さを一定に
することが容易である。また、半導体素子１の表面およ
び側面にのみ封止樹脂を塗布すればよいから、封止樹脂
１７を半導体素子１に均一に塗布することが容易である
ので、耐湿性にバラツキが生ずることがないため、信頼
性が高い。
導体素子１の厚さを薄くすることができるから、実装高
さを低くすることが容易であり、また実装高さを一定に
することが容易である。また、半導体素子１の表面およ
び側面にのみ封止樹脂を塗布すればよいから、封止樹脂
１７を半導体素子１に均一に塗布することが容易である
ので、耐湿性にバラツキが生ずることがないため、信頼
性が高い。
【００２８】なお、この実施の形態においても、半導体
素子１の裏面にフィンを有する裏面樹脂を設け、半導体
素子１の裏面にフィンを有するヒートシンクを設け、裏
面樹脂に刻印によるマーク、インク印刷、レーザー印刷
等によるマーク、凹部、突出部を設けてもよい。
素子１の裏面にフィンを有する裏面樹脂を設け、半導体
素子１の裏面にフィンを有するヒートシンクを設け、裏
面樹脂に刻印によるマーク、インク印刷、レーザー印刷
等によるマーク、凹部、突出部を設けてもよい。
【図１】本発明に係る半導体素子の実装方法の説明図で
ある。
ある。
【図２】本発明に係る半導体素子の実装方法の説明図で
ある。
ある。
【図３】本発明に係る半導体素子の実装方法の説明図で
ある。
ある。
【図４】本発明に係る他の半導体素子の実装方法の説明
図である。
図である。
【図５】本発明に係る他の半導体素子の実装方法の説明
図である。
図である。
【図６】本発明に係る他の半導体素子の実装方法の説明
図である。
図である。
【図７】本発明に係る他の半導体素子の実装方法の説明
図である。
図である。
１…半導体素子 ３…配線 ４…バンプ ５…封止樹脂 ６…裏面樹脂 １１…裏面樹脂 １１ａ…フィン １２…ヒートシンク １２ａ…フィン １３…マーク １４…マーク １５…凹部 １７…封止樹脂
Claims (6)
- 【請求項１】半導体素子の電極部にバンプを形成し、上
記バンプを配線に接続し、封止樹脂によって上記半導体
素子および上記バンプを封止する半導体素子の実装方法
において、上記半導体素子の上記電極が形成されている
面とは反対の面を覆う裏面樹脂を設け、上記半導体素子
の上記バンプを上記配線に接続し、上記封止樹脂によっ
て上記半導体素子および上記バンプを封止することを特
徴とする半導体素子の実装方法。 - 【請求項２】上記裏面樹脂として、上記封止樹脂と同一
な材料からなるものを用いたことを特徴とする請求項１
に記載の半導体素子の実装方法。 - 【請求項３】上記裏面樹脂にフィンを設けることを特徴
とする請求項１または２に記載の半導体素子の実装方
法。 - 【請求項４】上記裏面樹脂にフィンを有するヒートシン
クを固定することを特徴とする請求項１または２に記載
の半導体素子の実装方法。 - 【請求項５】上記裏面樹脂にマークを設けることを特徴
とする請求項１または２に記載の半導体素子の実装方
法。 - 【請求項６】上記裏面樹脂に凹部、突起部の少なくとも
一方を設けることを特徴とする請求項１または２に記載
の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31806897A JPH11150209A (ja) | 1997-11-19 | 1997-11-19 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31806897A JPH11150209A (ja) | 1997-11-19 | 1997-11-19 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150209A true JPH11150209A (ja) | 1999-06-02 |
Family
ID=18095131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31806897A Pending JPH11150209A (ja) | 1997-11-19 | 1997-11-19 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
-
1997
- 1997-11-19 JP JP31806897A patent/JPH11150209A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100693664B1 (ko) | Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 | |
| JP3387282B2 (ja) | 半導体装置の構造及びその製造方法 | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JP5096782B2 (ja) | 半導体装置 | |
| US7638887B2 (en) | Package structure and fabrication method thereof | |
| US11004777B2 (en) | Semiconductor device assemblies | |
| JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
| US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
| JP2006261519A (ja) | 半導体装置及びその製造方法 | |
| US11538732B2 (en) | Method for forming board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport | |
| JP2002190560A (ja) | 半導体装置 | |
| JP2828358B2 (ja) | 半導体放熱構造 | |
| JPH11150209A (ja) | 半導体素子の実装方法 | |
| JP2002110862A (ja) | 半導体装置とその製造方法 | |
| JPH06302727A (ja) | 半導体集積回路装置 | |
| JPH05121603A (ja) | 混成集積回路装置 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| WO2000009341A1 (fr) | Tete thermique, unite de tete thermique et procede de fabrication correspondant | |
| JP2006289999A (ja) | サーマルヘッド、サーマルヘッドの製造方法 | |
| CN111146145A (zh) | 增强的半导体管芯及相关方法 | |
| JPH09180973A (ja) | 半導体装置およびその製造方法 | |
| JP7152544B2 (ja) | 半導体放熱パッケージ構造 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JP3608542B2 (ja) | 半導体装置の製造方法 | |
| JPS63138794A (ja) | 半導体レ−ザ素子ダイボンデイング方法 |