JP2002190560A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002190560A
JP2002190560A JP2000389383A JP2000389383A JP2002190560A JP 2002190560 A JP2002190560 A JP 2002190560A JP 2000389383 A JP2000389383 A JP 2000389383A JP 2000389383 A JP2000389383 A JP 2000389383A JP 2002190560 A JP2002190560 A JP 2002190560A
Authority
JP
Japan
Prior art keywords
adhesive
chip
semiconductor device
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000389383A
Other languages
English (en)
Inventor
Kei Yajima
圭 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000389383A priority Critical patent/JP2002190560A/ja
Publication of JP2002190560A publication Critical patent/JP2002190560A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Abstract

(57)【要約】 【課題】フリップチップＢＧＡにおいて、放熱板とステ
ィフナとの接着剤にエポキシ系樹脂のような液状樹脂を
用い、さらに放熱板とＩＣチップとの間の接着剤の厚さ
のばらつきを抑えるために液状樹脂の厚さを一定の厚さ
レベルで管理しようとすると、放熱板とＩＣチップとの
間の接着剤の横方向の濡れ性が不安定となり、放熱板と
ＩＣチップとの接着性にばらつきを生じさせる。 【解決手段】スティフナ１０上の接着剤４として、耐熱
性が高く、熱膨張係数の低いカプトン、ユーピレックス
などのポリイミド系を使用することにより、数十ミクロ
ンのレベルで接着剤４の厚さ及び面積に関する寸法管理
が可能となり、接着剤４の厚さ方向及び横方向への制御
が高い精度で可能となり、特に、従来問題となっていた
放熱板３とＩＣチップ１との接着剤２の厚さバラツキが
低減でき、接着剤２の厚さを接着面全体に渡って均一に
保つことが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップＢ
ＧＡの放熱特性を安定化させることのできる半導体装置
に関する。
【０００２】
【従来の技術】従来のフリップチップＢＧＡは、図４に
示すように、スティフナ６０がスティフナ接着剤５９に
より基板５６に接着され、基板５６には、その両面に半
田ボール（ボールグリッドアレイ（以下、ＢＧＡと略称
する）のボール）５５及び半田ボール（マイクロボー
ル）５７が接着され、半田ボール５７にはＩＣチップ５
１が搭載されて接着され、ＩＣチップ５１と基板５６と
の間は、エポキシ系樹脂５８により封止されている。
【０００３】一方、放熱板５３は基板５６とは、基板５
６に接着されたスティフナ６０とフィルム接着剤５４に
より接着され、ＩＣチップ５１の基板５６と反対側の面
（以下、チップ裏面と称することとする）とはエポキシ
系樹脂（導電性）５２により接着される。
【０００４】基板５６の半田ボール５５側の面（以下、
基板裏面と称する）には端子電極６１が設けられ、さら
に端子電極６１に接着された半田ボール５５が設けら
れ、半田ボール５５を通して外部と接続を取る。
【０００５】また、放熱板５３は、ＩＣチップ５１の裏
面のエポキシ系樹脂（導電性）５２とスティフナ６０上
のエポキシ系樹脂５４により接着される。
【０００６】ここで、ＩＣチップ５１裏面のエポキシ系
樹脂５２の厚さは、熱特性を決める１つのパラメータで
あり、この厚さはスティフナ６０上のエポキシ系樹脂５
４の厚さにより決められるため、スティフナ６０上のエ
ポキシ系樹脂５４の厚さのばらつきを低減させ、エポキ
シ系樹脂５２の厚さを均一にすることが重要とされてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、このエ
ポキシ系樹脂５４は、樹脂の塗布量及び放熱板５３の加
圧条件によっては、厚さのばらつきが大きくなり、厚さ
を制御すること自体が難しい。
【０００８】また、この厚さのばらつきを抑えるために
厚さ方向について、例えば、０．２ｍｍの厚さレベルで
管理しようとすると、従来のようにエポキシ系樹脂５４
に液状樹脂を用いる場合には、放熱板５３に対する横方
向の濡れ性が不安定となるという問題があった。
【０００９】本発明の目的は、フリップチップＢＧＡの
放熱特性に大きく影響するＩＣチップと放熱板との間の
接着に用いられる導電性樹脂の厚さばらつきを抑えるこ
とのできる半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
外側接続用端子及び内側接続用端子を両面に有し、か
つ、前記内側接続用端子と同じ側にスティフナを有する
第１基板と、前記第１基板と対向して配置される放熱用
の第２基板と、前記第１基板と前記第２基板との間に挟
まれ、その接続端子が前記内側接続用端子と接続される
半導体チップと、前記半導体チップと前記第１基板のス
ティフナとを接着する第１接着剤と、前記半導体チップ
と前記第２基板とを接着する第２接着剤とを有する半導
体装置であって、前記第１接着剤が、フィルム接着剤で
ある、という構成を基本構成としている。本発明の基本
構成の半導体装置は、以下のような種々の適用形態を有
している。
【００１１】まず、前記フィルム接着剤が、ポリイミド
系樹脂からなり、前記ポリイミド系樹脂が、カプトン、
ユーピレックスのいずれかである。
【００１２】また、前記第２接着剤は、エポキシ系樹脂
である。
【００１３】また、前記外側接続用端子及び前記内側接
続用端子は、共に前記第１基板の上に設けられた半田ボ
ールであり、前記外側接続用端子に用いられる半田ボー
ルが前記内側接続用端子に用いられる半田ボールよりも
径が大きい。
【００１４】また、前記第１基板及び前記半導体チップ
は、前記第１基板と前記半導体チップとの間にエポキシ
系樹脂を充填することにより接着される。
【００１５】また、前記第１接着剤及び前記第２接着剤
は、前記放熱板の表面上で互いに離間されて設けられ、
前記第１接着剤は、前記放熱板の周囲の表面上に、リン
グ状に設けられる、或いは、前記放熱板の周囲の表面上
に、少なくとも一部が途切れた形のリング状に設けられ
る。
【００１６】
【発明の実施の形態】本発明は、放熱板が搭載されたフ
リップチップＢＧＡにおいて、放熱板の貼り付けにフィ
ルムタイプの接着剤が使用されていることを特徴とす
る。
【００１７】次に、本発明の第１の実施形態の半導体装
置を図１及び図２を参照して説明する。図１は、本発明
の第１の実施形態のフリップチップＢＧＡの断面図、図
２は、（ａ）が本実施形態において使用される放熱板の
平面図であり、（ｂ）は（ａ）の切断線Ａ−Ａ’に沿っ
た断面図である。
【００１８】まず、本実施形態のフリップチップＢＧＡ
は、図１に示すようにスティフナ１０がスティフナ接着
剤９により基板６に接着され、基板６には、その両面に
半田ボール５及び半田ボール（マイクロボール）７が接
着され、半田ボール７にはＩＣチップ１が搭載されて接
着され、ＩＣチップ１と基板６との間は、エポキシ系樹
脂８により封止されている。
【００１９】一方、放熱板３は、基板６とは基板６に接
着されたスティフナ１０とフィルム接着剤４により接着
され、ＩＣチップ１の基板６と反対側の面（以下、チッ
プ裏面と称することとする）とはエポキシ系樹脂（導電
性）２により接着される。
【００２０】基板６の半田ボール５側の面には端子電極
１１が設けられ、さらに端子電極１１に接着された半田
ボール５が設けられ、半田ボール５を通して外部と接続
を取る。
【００２１】また、放熱板の構成は、図２（ａ）に示さ
れるように、ＩＣチップ１と接触するＩＣチップ搭載領
域２１及び放熱板の外周から数ミリの領域を除いたリン
グ状の領域にフィルム接着剤４が貼り付けられる。
【００２２】前述の図１、２を用いて、本実施形態の動
作を説明する。
【００２３】図１のように、ＩＣチップ１は、スティフ
ナ１０が接着された基板６と半田ボール７を介して接続
され、エポキシ系樹脂８により封止する。これに、図２
のようなフィルム接着剤４が貼り付けられた放熱板３を
加圧し、高温雰囲気中で保管し接着する。
【００２４】フィルム接着剤４の材料としては、耐熱性
が高く、熱膨張係数の低いカプトン、ユーピレックスな
どのポリイミド系を使用する。
【００２５】ＩＣチップ１にはエポキシ系樹脂（導電
性）２が塗布されるが、図２（ａ）のような構造のた
め、エポキシ系樹脂（導電性）２とフィルム接着剤４と
が相重なることはない。
【００２６】スティフナ上の接着剤として、本実施形態
のフィルム接着剤を使用することにより、数十ミクロン
のレベルで接着剤の厚さ及び面積に関する寸法管理が可
能となり、従来の液状樹脂にくらべ厚さ方向及び横方向
への接着剤の制御が高い精度で可能となり（即ち、接着
剤の濡れ性がよくなると言う意味）、特に、従来問題と
なっていた接着剤の厚さバラツキを低減し、接着剤の厚
さを接着面全体に渡って均一に保つことが可能となる。
これに伴って、ＩＣチップ裏面上のエポキシ系樹脂（導
電性）の厚さも均一にすることが可能となる。
【００２７】次に、本発明の第２の実施形態の半導体装
置について、図３を参照して説明する。図３は、第１の
実施形態の図２（ａ）に対応する放熱板の平面図であ
り、フィルム接着剤の平面形状を示している。
【００２８】本実施形態のフィルム接着剤１４は、放熱
板３の周囲にフィルム接着剤が放熱板中央部を包囲する
形で形成されるが、連結したリング状ではなく、２箇所
において分断領域１５を有する形のリング状を呈してい
る。フィルム接着剤１４をこのような形状とすることに
より、放熱板３を基板６及びＩＣチップ１に接着させた
後において、図１（ｂ）の断面図に示すように、パッケ
ージ内の空隙１２に溜まるガスや洗浄液などを分断領域
１５を通して容易に逃がすことができる。
【００２９】この実施形態においては、分断領域１５を
２箇所設けた例を示したが、１箇所、或いは、３箇所以
上でも本実施形態の効果が得られることは言うまでもな
い。
【００３０】
【発明の効果】以上に説明したように、スティフナ上の
接着剤として、耐熱性が高く、熱膨張係数の低いカプト
ン、ユーピレックスなどのポリイミド系を使用すること
により、数十ミクロンのレベルで接着剤の厚さ及び面積
に関する寸法管理が可能となり、従来の液状樹脂にくら
べ、接着剤の厚さ方向及び横方向への制御が高い精度で
可能となり、特に、従来問題となっていた接着剤の厚さ
バラツキを低減し、接着剤の厚さを接着面全体に渡って
均一に保つことが可能となる。これに伴って、ＩＣチッ
プ裏面上（放熱板とＩＣチップとの間の）のエポキシ系
樹脂（導電性）の厚さを均一に制御でき、フリップチッ
プＢＧＡの放熱特性を安定化させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の断面図
である。
【図２】本発明の第１の実施形態の半導体装置の放熱板
の平面図及び断面図である。
【図３】本発明の第２の実施形態の半導体装置の放熱板
の平面図である。
【図４】従来の半導体装置の断面図である。
【符号の説明】
１、５１ ＩＣチップ ２、５２ エポキシ系樹脂（導電性） ３、５３ 放熱板 ４、１４ フィルム接着剤 ５、５５ 半田ボール（ＢＧＡ） ６、５６ 基板 ８、５４、５８ エポキシ系樹脂 ７、５７ 半田ボール（マイクロボール） ９、５９ スティフナ接着剤 １０、６０ スティフナ １１、６１ 端子電極 １２ 空隙 １５ 分断領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 外側接続用端子及び内側接続用端子を両
    面に有し、かつ、前記内側接続用端子と同じ側にスティ
    フナを有する第１基板と、前記第１基板と対向して配置
    される放熱用の第２基板と、前記第１基板と前記第２基
    板との間に挟まれ、その接続端子が前記内側接続用端子
    と接続される半導体チップと、前記半導体チップと前記
    第１基板のスティフナとを接着する第１接着剤と、前記
    半導体チップと前記第２基板とを接着する第２接着剤と
    を有する半導体装置であって、前記第１接着剤が、フィ
    ルム接着剤であることを特徴とする半導体装置。
  2. 【請求項２】 前記フィルム接着剤が、ポリイミド系樹
    脂からなる請求項１記載の半導体装置。
  3. 【請求項３】 前記ポリイミド系樹脂が、カプトン、ユ
    ーピレックスのいずれかである請求項２記載の半導体装
    置。
  4. 【請求項４】 前記第２接着剤は、エポキシ系樹脂であ
    る請求項１、２又は３記載の半導体装置。
  5. 【請求項５】 前記外側接続用端子及び前記内側接続用
    端子は、共に前記第１基板の上に設けられた半田ボール
    であり、前記外側接続用端子に用いられる半田ボールが
    前記内側接続用端子に用いられる半田ボールよりも径が
    大きい請求項１乃至４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記第１基板及び前記半導体チップは、
    前記第１基板と前記半導体チップとの間にエポキシ系樹
    脂を充填することにより接着される請求項１乃至５のい
    ずれかに記載の半導体装置。
  7. 【請求項７】 前記第１接着剤及び前記第２接着剤は、
    前記放熱板の表面上で互いに離間されて設けられる請求
    項１乃至６のいずれかに記載の半導体装置。
  8. 【請求項８】 前記第１接着剤は、前記放熱板の周囲の
    表面上に、リング状に設けられる請求項７記載の半導体
    装置。
  9. 【請求項９】 前記第１接着剤は、前記放熱板の周囲の
    表面上に、少なくとも一部が途切れた形のリング状に設
    けられる請求項７記載の半導体装置。
JP2000389383A 2000-12-21 2000-12-21 半導体装置 Withdrawn JP2002190560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000389383A JP2002190560A (ja) 2000-12-21 2000-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000389383A JP2002190560A (ja) 2000-12-21 2000-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2002190560A true JP2002190560A (ja) 2002-07-05

Family

ID=18855951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389383A Withdrawn JP2002190560A (ja) 2000-12-21 2000-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2002190560A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868877A1 (fr) * 2004-04-13 2005-10-14 Intexys Sa Composants lasers a comportement thermique ameliore et procede de fabrication
WO2006087770A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージユニット
JP2007109794A (ja) * 2005-10-12 2007-04-26 Sony Computer Entertainment Inc 半導体装置、半導体装置の作成方法
WO2007066401A1 (ja) 2005-12-08 2007-06-14 Fujitsu Limited 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JP2007324483A (ja) * 2006-06-02 2007-12-13 Sony Computer Entertainment Inc 接着部材および半導体装置
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8023268B2 (en) 2007-02-27 2011-09-20 Fujitsu Limited Printed circuit board unit and semiconductor package
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US9343535B2 (en) 2012-09-25 2016-05-17 Samsung Electronics Co., Ltd. Semiconductor packages having a guide wall and related systems and methods
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868877A1 (fr) * 2004-04-13 2005-10-14 Intexys Sa Composants lasers a comportement thermique ameliore et procede de fabrication
WO2006087770A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージユニット
US7800218B2 (en) 2005-02-15 2010-09-21 Fujitsu Limited Package unit
JP2007109794A (ja) * 2005-10-12 2007-04-26 Sony Computer Entertainment Inc 半導体装置、半導体装置の作成方法
WO2007066401A1 (ja) 2005-12-08 2007-06-14 Fujitsu Limited 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JPWO2007066401A1 (ja) * 2005-12-08 2009-05-14 富士通株式会社 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
KR100962100B1 (ko) 2005-12-08 2010-06-09 후지쯔 가부시끼가이샤 전자부품의 제조방법 및 열전도부재의 제조방법 및전자부품용 열전도부재의 실장방법
US8709197B2 (en) 2005-12-08 2014-04-29 Fujitsu Limited Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
JP4757880B2 (ja) * 2005-12-08 2011-08-24 富士通株式会社 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JP2007324483A (ja) * 2006-06-02 2007-12-13 Sony Computer Entertainment Inc 接着部材および半導体装置
US8023268B2 (en) 2007-02-27 2011-09-20 Fujitsu Limited Printed circuit board unit and semiconductor package
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US9343535B2 (en) 2012-09-25 2016-05-17 Samsung Electronics Co., Ltd. Semiconductor packages having a guide wall and related systems and methods
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Similar Documents

Publication Publication Date Title
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US20020175401A1 (en) Semiconductor package with stacked chips
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US20060113663A1 (en) Heat stud for stacked chip package
JP2002190560A (ja) 半導体装置
US20060043553A1 (en) Chip package having a heat spreader and method for packaging the same
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
US6239486B1 (en) Semiconductor device having cap
US11749631B2 (en) Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
JP4367376B2 (ja) 電力半導体装置
JP2003110080A (ja) 半導体装置
JPH01217951A (ja) 半導体装置
JPH0917827A (ja) 半導体装置
JP2010206132A (ja) 半導体装置及び半導体装置の製造方法
US20020182774A1 (en) Die-attach method and assemblies using film and epoxy bonds
JP4556732B2 (ja) 半導体装置及びその製造方法
JPH11111897A (ja) マルチチップ型半導体装置
JPH07263618A (ja) 混成集積回路装置
JPH0661368A (ja) フリップチップ型半導体装置
JPH0817975A (ja) 半導体装置
US6525423B2 (en) Semiconductor device package and method of die attach
CN116072628A (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法
JPH11345920A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304