JPWO2007066401A1 - 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 - Google Patents

電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 Download PDF

Info

Publication number
JPWO2007066401A1
JPWO2007066401A1 JP2007549001A JP2007549001A JPWO2007066401A1 JP WO2007066401 A1 JPWO2007066401 A1 JP WO2007066401A1 JP 2007549001 A JP2007549001 A JP 2007549001A JP 2007549001 A JP2007549001 A JP 2007549001A JP WO2007066401 A1 JPWO2007066401 A1 JP WO2007066401A1
Authority
JP
Japan
Prior art keywords
bonding material
thermosetting adhesive
electronic component
conductive member
heat conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007549001A
Other languages
English (en)
Other versions
JP4757880B2 (ja
Inventor
毅志 宋
毅志 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007066401A1 publication Critical patent/JPWO2007066401A1/ja
Application granted granted Critical
Publication of JP4757880B2 publication Critical patent/JP4757880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

電子部品(16)上に固形の接合材(22)が配置される。接合材(22)の表面には熱伝導部材(21)が重ね合わせられる。熱伝導部材(21)および基板(15)の間で流動性の熱硬化性接着剤(27、28)が挟み込まれても固形の接合材(22)の表面で熱伝導部材(21)は支持される。接合材(22)の厚みは維持される。熱硬化性接着剤(27、28)の硬化後に接合材(22)が溶融すると、熱伝導部材(21)は硬化後の熱硬化性接着剤(27、28)で支持される。接合材(22)の溶融に拘わらず熱伝導部材(21)の下降は確実に阻止される。こうして凝固後の接合材(22)で厚みの縮小は確実に回避される。固形の接合材(22)の厚みに基づき凝固後の接合材(22)の厚みは正確に制御されることができる。

Description

本発明は電子部品用熱伝導部材の実装方法に関する。
例えばLSIパッケージでは小型の基板上にLSIチップが実装される。LSIチップは基板の表面でスティフナに取り囲まれる。スティフナは基板の剛性を高める。LSIチップの表面には熱伝導部材すなわちヒートスプレッダが固着される。スティフナはヒートスプレッダおよび基板の間に挟み込まれる。
LSIパッケージの製造にあたって、まず、LSIチップ上に固形のはんだ材は配置される。接合材の表面にはヒートスプレッダが重ね合わせられる。このとき、ヒートスプレッダおよび基板の間にはスティフナが挟み込まれる。ヒートスプレッダおよびスティフナや基板およびスティフナの間には熱硬化性接着剤が挟み込まれる。その後、はんだ材および熱硬化性接着剤には熱が加えられる。はんだ材および熱硬化性接着剤は溶融後に再び硬化する。こうしてヒートスプレッダはLSIチップの表面に固着される。同時に、スティフナはヒートスプレッダおよび基板の間で固着される。
特開平8−78837号公報 特開2002−190560号公報 特開昭54−108273号公報
加熱にあたってLSIチップや基板は加熱炉に入れられる。加熱炉では、はんだ材の融点および熱硬化性接着剤の硬化温度を超える温度が設定される。LSIチップ上ではんだ材が溶融すると同時にスティフナの上下で熱硬化性接着剤は溶融する。その結果、ヒートスプレッダは基板に向かって下降する。ヒートスプレッダの重みや押し付け圧の大きさに応じてはんだ材の厚みは増減する。はんだ材が厚すぎると熱の伝達効率が低下する。はんだ材が薄すぎるとLSIチップからヒートスプレッダが剥離してしまう。
本発明は、上記実状に鑑みてなされたもので、確実に電子部品および熱伝導部材の間で接合材の厚みを制御することができる電子部品用熱伝導部材の実装方法を提供することを目的とする。
上記目的を達成するために、第1発明によれば、電子部品上に接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に熱硬化性接着剤を挟み込む工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする電子部品の製造方法が提供される。
熱伝導部材は接合材の表面で支持される。熱伝導部材と基板との距離が維持されつつ熱硬化性接着剤は硬化することができる。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と電子部品との間隔は維持される。凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。この製造方法では、固形の接合材や流動性の熱硬化性接着剤が用いられればよい。
熱伝導部材および基板の間に熱硬化性接着剤を挟み込む際に、熱伝導部材および基板の間にはさらに支持部材が挟み込まれてもよい。このとき、熱硬化性接着剤の挟み込みにあたって、熱硬化性接着剤は支持部材の全周にわたって挟み込まれればよい。
第2発明によれば、電子部品上に接合材を配置する工程と、電子部品の周囲で基板上に熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする電子部品の製造方法が提供される。
熱硬化性接着剤が溶融しても接合材の表面で熱伝導部材は支持される。熱伝導部材と基板との距離が維持されつつ熱硬化性接着剤は硬化することができる。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と電子部品との間隔は維持される。凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。
第3発明によれば、部品上に接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に熱硬化性接着剤を挟み込む工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする熱伝導部材の製造方法が提供される。
熱伝導部材は接合材の表面で支持される。熱伝導部材と基板との距離が維持されつつ熱硬化性接着剤は硬化することができる。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と部品との間隔は維持される。凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。
第4発明によれば、部品上に接合材を配置する工程と、部品の周囲で基板上に熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする熱伝導部材の製造方法。
熱硬化性接着剤が溶融しても接合材の表面で熱伝導部材は支持される。熱伝導部材と基板との距離が維持されつつ熱硬化性接着剤は硬化することができる。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と部品との間隔は維持される。凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。
第5発明によれば、基板上に実装される電子部品上に固形の接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に支持部材および流動性の熱硬化性接着剤を挟み込む工程と、熱硬化性接着剤の硬化温度以上で接合材の融点未満の温度を維持し、熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材の融点以上の温度で接合材を融解させる工程とを備えることを特徴とする電子部品用熱伝導部材の実装方法が提供される。
熱伝導部材および基板の間で流動性の熱硬化性接着剤が挟み込まれても固形の接合材の表面で熱伝導部材は支持される。接合材の厚みは維持される。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と電子部品との間隔は維持される。接合材の流動体は熱伝導部材と電子部品との間を満たし続けることから、凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして固形の接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。
第6発明によれば、基板上に実装される電子部品上に固形の接合材を配置する工程と、電子部品の周囲で基板上で支持部材、固形の熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、固形の熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、熱硬化性接着剤の硬化温度以上で接合材の融点未満の温度を維持し、熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材の融点以上の温度で接合材を融解させる工程とを備えることを特徴とする電子部品用熱伝導部材の実装方法が提供される。
熱伝導部材および基板の間で固形の熱硬化性接着剤が溶融しても固形の接合材の表面で熱伝導部材は支持される。接合材の厚みは維持される。熱硬化性接着剤の硬化後に接合材が溶融すると、熱伝導部材は硬化後の熱硬化性接着剤で支持される。接合材の溶融に拘わらず熱伝導部材の下降は確実に阻止されることができる。こうして熱伝導部材と電子部品との間隔は維持される。接合材の流動体は熱伝導部材と電子部品との間を満たし続けることから、凝固後の接合材で厚みの縮小は確実に回避されることができる。こうして固形の接合材の厚みに基づき凝固後の接合材の厚みは正確に制御されることができる。
プリント基板ユニットの構造を概略的に示す側面図である。 パッケージ基板の平面図である。 LSIチップに配置される固形の接合材を示すパッケージ基板の側面図である。 パッケージ基板に重ね合わせられる固形の熱硬化性接着剤およびスティフナを示すパッケージ基板の側面図である。 溶融時の熱硬化性接着剤を示すパッケージ基板の側面図である。
以下、添付図面を参照しつつ本発明の実施形態を説明する。
図1はプリント基板ユニット11の構造を概略的に示す。プリント基板ユニット11は樹脂製のプリント基板12を備える。プリント基板12の表面には電子部品パッケージすなわちLSIパッケージ13が実装される。LSIパッケージ13は複数個の端子バンプ14でプリント基板12に固定される。端子バンプ14は例えばはんだといった導電材料から構成されればよい。
LSIパッケージ13は、プリント基板12の表面に実装される樹脂製基板すなわちパッケージ基板15を備える。パッケージ基板15の表面には1個の電子部品すなわちLSIチップ16が実装される。LSIチップ16は複数個の端子バンプ17でパッケージ基板15に固定される。端子バンプ17は例えばはんだといった導電材料から構成されればよい。端子バンプ17はパッケージ基板15上で封止される。この封止にあたってLSIチップ16とパッケージ基板15との間は樹脂材18で満たされる。その他、こういったパッケージ基板15には例えばセラミック基板が用いられてもよい。
LSIパッケージ13は熱伝導部材すなわちヒートスプレッダ21を備える。ヒートスプレッダ21はLSIチップ16の上向き平坦面に受け止められる。ヒートスプレッダ21は、LSIチップ16の上向き平坦面よりも外側に大きく広がる平板に形成されればよい。こうしてLSIチップ16の上向き平坦面はヒートスプレッダ21で覆われる。ヒートスプレッダ21は例えば銅やアルミニウム、炭化アルミニウム、炭化珪素、アルミニウムシリコンカーバイト(AlSiC)といった熱伝導性材料から構成されればよい。
LSIチップ16およびヒートスプレッダ21の間には熱伝導性の接合材22が挟み込まれる。接合材22は均一な厚みでLSIチップ16の上向き平坦面上を広がる。ヒートスプレッダ21は接合材22でLSIチップ16の上向き平坦面に結合される。接合材22には例えば低温はんだ材が用いられる。接合材22は溶融後の凝固に基づきLSIチップ16の上向き平坦面に隙間なく接触する。同様に、接合材22は溶融後の凝固に基づきヒートスプレッダ21の下向き面に隙間なく接触する。
ヒートスプレッダ21上には放熱部材すなわちヒートシンク23が受け止められる。ヒートシンク23には、平板状の本体すなわち受熱部23aと、この受熱部23aから垂直方向に立ち上がる複数枚のフィン23bとが形成される。受熱部23aは平坦な下向き面でヒートスプレッダ21の上向き平坦面に向き合わせられる。隣接するフィン23b同士の間には同一方向に延びる通気路が区画される。ヒートシンク23は例えばアルミニウムや銅といった金属材料から成型されればよい。
ヒートスプレッダ21の上向き平坦面およびヒートシンク23の下向き面の間には熱伝導性の流動体すなわちサーマルグリース24が挟み込まれる。サーマルグリース24は、例えばシリコーングリースと、このシリコーングリース中に分散する熱伝導性微小粒子すなわち熱伝導性フィラーとから構成される。熱伝導性フィラーには例えばセラミック粒子や金属粒子が用いられればよい。その他、ヒートスプレッダ21の上向き平坦面およびヒートシンク23の下向き面の間には例えば熱伝導シートや熱伝導ゲルが挟み込まれてもよい。
LSIチップ16の動作中にLSIチップ16は発熱する。LSIチップ16の熱は接合材22からヒートスプレッダ21に伝達される。ヒートスプレッダ21は広い範囲にLSIチップ16の熱を拡散する。こうして拡散した熱はサーマルグリース24からヒートシンク23に伝達される。ヒートシンク23は大きな表面積の表面から大気中に熱を放散する。こうしてLSIチップ16の温度上昇は効果的に抑制される。しかも、後述されるように接合材22の厚みは許容最小値に設定されることから、LSIチップ16とヒートスプレッダ21との間で効率的に熱は伝達される。こうして接合材22の厚みに許容最小値が確保されれば、LSIチップ16からヒートスプレッダ21の剥離は確実に回避されることができる。
パッケージ基板15上ではLSIチップ16の周囲に支持部材すなわちスティフナ26が固着される。スティフナ26およびパッケージ基板15の間には熱硬化性接着剤27が挟み込まれる。スティフナ26は熱硬化性接着剤27の働きでパッケージ基板15の上向き面に固定される。スティフナ21の熱膨張率は例えばパッケージ基板15の熱膨張率に合わせ込まれればよい。そういった場合にはスティフナ26は例えば銅やステンレス鋼から形成されればよい。スティフナ26はパッケージ基板15の剛性を高める。
スティフナ26およびヒートスプレッダ21の間には、同様に、熱硬化性接着剤28が挟み込まれる。この熱硬化性接着剤28に基づきヒートスプレッダ21はスティフナ26に固着される。こうしてヒートシンク23の重量はスティフナ26で支持される。LSIチップ16にヒートシンク23から作用する負荷は軽減される。こうしてLSIチップ16の破損は阻止されることができる。後述されるように、熱硬化接着剤27、28の硬化温度は接合材22の融点よりも低く設定される。熱硬化接着剤27、28の融点はその硬化温度よりも低く設定されればよい。接合材22の融点は常温(例えば室温)よりも十分に高く設定されることが望まれる。端子バンプ14、17の融点は接合材22の融点よりも高く設定されることが望まれる。
図2から明らかなように、スティフナ26はパッケージ基板15上でLSIチップ16の外周を取り囲む。スティフナ26はその全周にわたってヒートスプレッダ21およびパッケージ基板15の間に挟み込まれる。このとき、スティフナ26およびパッケージ基板15の間にはスティフナ26の全周にわたって熱硬化樹脂材27、28が挟み込まれればよい。
次に、LSIパッケージ13の製造方法を詳述する。例えば図3に示されるように、パッケージ基板15は用意される。パッケージ基板15上にはLSIチップ16が実装される。LSIチップ16の上向き平坦面には固形の接合材22が配置される。接合材22には、予め決められた厚みの低温はんだ板が用いられればよい。低温はんだ板の外形はLSIチップ16の上向き平坦面に合わせ込まれればよい。
図4に示されるように、パッケージ基板15上にはLSIチップ16の周囲で固形の熱硬化性接着剤27、スティフナ26および固形の熱硬化性接着剤28が順番に重ね合わせられる。熱硬化性接着剤27、28には熱硬化性接着剤シートが用いられればよい。ここでは、上側熱硬化性接着剤28の頂上面は接合材22の上向き面よりも高く設定される。ただし、上側熱硬化性接着剤28の頂上面は接合材22の上向き面と同一高さに設定されてもよい。その後、上側熱硬化性接着剤28の頂上面にはヒートスプレッダ21が重ね合わせられる。ヒートスプレッダ21とパッケージ基板15との間には熱硬化性接着剤27、スティフナ26および熱硬化性接着剤28が挟み込まれる。ヒートスプレッダ21の下向き面は所定の間隔で接合材22の上向き面に向き合わせられる。
その後、パッケージ基板15は加熱炉に入れられる。加熱炉の温度は熱硬化性接着剤27、28の硬化温度以上で第1温度に設定される。ただし、この第1温度は接合材22の融点よりも低く設定される。熱硬化性接着剤27、28の溶融温度はその硬化温度よりも低いことから、加熱炉が熱硬化性接着剤27、28の硬化温度に達するまでに熱硬化性接着剤27、28は溶融する。熱硬化性接着剤27、28の流動体には所定の粘性や表面張力が与えられることから、熱硬化性接着剤27、28の流動体はパッケージ基板15およびスティフナ26の間やスティフナ26およびヒートスプレッダ21の間に保持される。図5に示されるように、熱硬化性接着剤27、28の溶融に伴ってヒートスプレッダ21はパッケージ基板15に向かって下降する。こうしてヒートスプレッダ21の下向き面は接合材22の上向き面に受け止められる。ヒートスプレッダ21の重量は接合材22、LSIチップ16、端子バンプ17および樹脂材18で支持される。その後、ヒートスプレッダ21の高さは維持される。このとき、接合材22は前述の厚みを維持し続ける。
加熱炉では所定の持続時間にわたって第1温度は維持される。この持続時間が経過すると、熱硬化性接着剤27、28は完全に硬化する。この持続時間の経過中、接合材22の溶融は確実に阻止される。持続時間は例えば1〜2時間程度に設定される。ただし、持続時間は熱硬化性接着剤27、28に固有に指定される。
熱硬化性接着剤27、28の硬化後、加熱炉では第1温度よりも高い第2温度が設定される。この第2温度は接合材22の融点以上に設定される。こうして接合材22は溶融する。接合材22の流動体には所定の粘性や表面張力が付与されることから、接合材22の流動体はヒートスプレッダ21およびLSIチップ16の間を満たし続ける。このとき、ヒートスプレッダ21の重量は硬化後の熱硬化性接着剤27、28およびスティフナ26で支持される。したがって、ヒートスプレッダ21の下降は確実に阻止される。接合材22の溶融にも拘わらずヒートスプレッダ21の高さは維持される。
その後、パッケージ基板15は加熱炉から取り出される。接合材22は冷却される。冷却に伴って接合材22は凝固する。前述のように、凝固までにヒートスプレッダ21の高さは一定に維持されることから、凝固後の接合材22では最初のままの厚みが確保される。こうして固形の接合材22の厚みに基づき凝固後の接合材22の厚みは確実に制御されることができる。固形の接合材22で許容最小値が設定されると、凝固後の接合材22で許容最小値の厚みは確立される。接合材22の厚みが許容最小値を下回ると、ヒートスプレッダ21の下向き面はLSIチップ16の上向き平坦面から剥離しやすい。
なお、以上のようなLSIパッケージ13の製造方法では、固形の熱硬化性接着剤に代えて流動性の熱硬化性接着剤がパッケージ基板15およびスティフナ26の間やスティフナ26およびヒートスプレッダ21の間に挟み込まれてもよい。この場合には、予め接合材22の上向き面にヒートスプレッダ21の下向き面が受け止められればよい。

Claims (10)

  1. 電子部品上に接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に熱硬化性接着剤を挟み込む工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする電子部品の製造方法。
  2. 請求の範囲第1項に記載の電子部品の製造方法において、前記接合材が固形であることを特徴とする電子部品の製造方法。
  3. 請求の範囲第1項に記載の電子部品の製造方法において、前記熱硬化性接着剤が流動性を有することを特徴とする電子部品の製造方法。
  4. 請求の範囲第1項に記載の電子部品の製造方法において、前記熱伝導部材および前記基板の間に前記熱硬化性接着剤を挟み込む際に、さらに支持部材を挟み込むことを特徴とする電子部品の製造方法。
  5. 請求の範囲第4項に記載の電子部品の製造方法において前記熱伝導部材および前記基板の間に前記熱硬化性接着剤を挟み込む際に、前記支持部材の全周にわたって前記熱硬化性接着剤が挟み込まれることを特徴とする電子部品の製造方法。
  6. 電子部品上に接合材を配置する工程と、電子部品の周囲で基板上に熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする電子部品の製造方法。
  7. 部品上に接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に熱硬化性接着剤を挟み込む工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする熱伝導部材の製造方法。
  8. 部品上に接合材を配置する工程と、部品の周囲で基板上に熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、接合材の融点未満の温度で熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材を融解させる工程とを備えることを特徴とする熱伝導部材の製造方法。
  9. 基板上に実装される電子部品上に固形の接合材を配置する工程と、接合材の表面に熱伝導部材を重ね合わせ、熱伝導部材および基板の間に支持部材および流動性の熱硬化性接着剤を挟み込む工程と、熱硬化性接着剤の硬化温度以上で接合材の融点未満の温度を維持し、熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材の融点以上の温度で接合材を融解させる工程とを備えることを特徴とする電子部品用熱伝導部材の実装方法。
  10. 基板上に実装される電子部品上に固形の接合材を配置する工程と、電子部品の周囲で基板上で支持部材、固形の熱硬化性接着剤および熱伝導部材を重ね合わせ、接合材の表面に熱伝導部材を向き合わせる工程と、固形の熱硬化性接着剤を加熱し、熱硬化性接着剤を溶融する工程と、熱硬化性接着剤の硬化温度以上で接合材の融点未満の温度を維持し、熱硬化性接着剤を硬化させる工程と、熱硬化性接着剤の硬化後に接合材の融点以上の温度で接合材を融解させる工程とを備えることを特徴とする電子部品用熱伝導部材の実装方法。
JP2007549001A 2005-12-08 2005-12-08 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 Expired - Fee Related JP4757880B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/022551 WO2007066401A1 (ja) 2005-12-08 2005-12-08 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法

Publications (2)

Publication Number Publication Date
JPWO2007066401A1 true JPWO2007066401A1 (ja) 2009-05-14
JP4757880B2 JP4757880B2 (ja) 2011-08-24

Family

ID=38122554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549001A Expired - Fee Related JP4757880B2 (ja) 2005-12-08 2005-12-08 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法

Country Status (6)

Country Link
US (1) US8709197B2 (ja)
EP (1) EP1959493B1 (ja)
JP (1) JP4757880B2 (ja)
KR (1) KR100962100B1 (ja)
CN (1) CN100593238C (ja)
WO (1) WO2007066401A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2012DN02727A (ja) * 2009-09-09 2015-09-11 Mitsubishi Materials Corp
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US8823164B2 (en) * 2011-10-28 2014-09-02 International Business Machines Corporation Heatsink attachment module
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
CN107993995B (zh) * 2017-11-30 2024-01-30 成都信息工程大学 一种芯片降温装置
DE102019200096A1 (de) * 2019-01-07 2020-07-09 Zf Friedrichshafen Ag Elektronisches Gerät und Verfahren zum Zusammenbau eines elektronischen Geräts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204552A (ja) * 1998-01-07 1999-07-30 Nec Corp 半導体装置のパッケージ方法および半導体装置
JP2002190560A (ja) * 2000-12-21 2002-07-05 Nec Corp 半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2006049572A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54108723A (en) 1978-02-13 1979-08-25 Kouji Isono Enterprize condition document for management analysis
JPS54108273A (en) 1978-02-14 1979-08-24 Matsushita Electric Ind Co Ltd Method of mounting components on circuit board
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
US5219794A (en) * 1991-03-14 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device and method of fabricating same
US6021046A (en) * 1993-06-09 2000-02-01 Dallas Semiconductor Corporation Thermal protection of electrical elements systems
JPH0878837A (ja) 1994-09-06 1996-03-22 Matsushita Electric Ind Co Ltd 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板
US5641713A (en) * 1995-03-23 1997-06-24 Texas Instruments Incorporated Process for forming a room temperature seal between a base cavity and a lid using an organic sealant and a metal seal ring
JPH0917827A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US6451422B1 (en) * 1999-12-01 2002-09-17 Johnson Matthey, Inc. Thermal interface materials
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
WO2004105129A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited プリント基板ユニットおよびその製造方法
US6870258B1 (en) * 2003-06-16 2005-03-22 Advanced Micro Devices Fixture suitable for use in coupling a lid to a substrate and method
US7408787B2 (en) * 2003-07-30 2008-08-05 Intel Corporation Phase change thermal interface materials including polyester resin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204552A (ja) * 1998-01-07 1999-07-30 Nec Corp 半導体装置のパッケージ方法および半導体装置
JP2002190560A (ja) * 2000-12-21 2002-07-05 Nec Corp 半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2006049572A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN100593238C (zh) 2010-03-03
JP4757880B2 (ja) 2011-08-24
KR20080073743A (ko) 2008-08-11
EP1959493B1 (en) 2012-02-08
US20080295957A1 (en) 2008-12-04
EP1959493A4 (en) 2010-03-10
EP1959493A1 (en) 2008-08-20
US8709197B2 (en) 2014-04-29
KR100962100B1 (ko) 2010-06-09
CN101326637A (zh) 2008-12-17
WO2007066401A1 (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
US7291913B2 (en) System and method for high performance heat sink for multiple chip devices
JP5044810B2 (ja) パッケージング構造
US6268239B1 (en) Semiconductor chip cooling structure and manufacturing method thereof
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
TW201448137A (zh) 功率覆蓋結構及其製造方法
JP5431793B2 (ja) 放熱部品、電子部品装置及び電子部品装置の製造方法
CN101335263A (zh) 半导体模块和半导体模块的制造方法
CN113454774B (zh) 封装芯片及封装芯片的制作方法
JP4757880B2 (ja) 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
US20230037617A1 (en) Packaging structure, electronic device, and chip packaging method
JP2012074497A (ja) 回路基板
JP2007066960A (ja) 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
US11985758B2 (en) Indium-based interface structures, apparatus, and methods for forming the same
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2009302556A (ja) 半導体装置
JP4380442B2 (ja) 半導体装置の製造方法
WO1999016128A1 (en) Semiconductor module
US6875636B2 (en) Wafer applied thermally conductive interposer
JP2017168486A (ja) 電子装置およびその製造方法
JPH098185A (ja) 電子部品冷却構造を備えたパッケージ及びその製造方法
JP2020115568A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees