JPH11204552A - 半導体装置のパッケージ方法および半導体装置 - Google Patents

半導体装置のパッケージ方法および半導体装置

Info

Publication number
JPH11204552A
JPH11204552A JP10001871A JP187198A JPH11204552A JP H11204552 A JPH11204552 A JP H11204552A JP 10001871 A JP10001871 A JP 10001871A JP 187198 A JP187198 A JP 187198A JP H11204552 A JPH11204552 A JP H11204552A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
resin
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10001871A
Other languages
English (en)
Other versions
JP3219043B2 (ja
Inventor
Mikio Baba
幹夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP00187198A priority Critical patent/JP3219043B2/ja
Priority to US09/222,992 priority patent/US6046077A/en
Priority to CN99100069A priority patent/CN1110077C/zh
Priority to EP99100203A priority patent/EP0929097A3/en
Priority to KR1019990000209A priority patent/KR100341104B1/ko
Publication of JPH11204552A publication Critical patent/JPH11204552A/ja
Application granted granted Critical
Publication of JP3219043B2 publication Critical patent/JP3219043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージングの際の樹脂硬化によって生じ
た応力により、パッケージが反ったり歪んだりしてしま
うことを防止する。 【解決手段】 アンダーフィル樹脂３および接着樹脂１
０，９，５を、同時に硬化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ方法および半導体装置に関し、特に配線基板と、
その上にフリップチップ実装されてからアンダーフィル
樹脂によって固定された半導体チップとを備えた半導体
装置のパッケージ方法および半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来、プリント配線基板（以下、ＰＷＢ
という）に半導体チップがフリップチップ実装されたパ
ッケージにおいては、半導体チップの組成であるシリコ
ンとＰＷＢとの熱膨張差により、実装後にＰＷＢが変形
したり、さらにははんだ接続部が剥がれてしまうといっ
た問題点があった。そこで、従来においては、半導体チ
ップとＰＷＢとの間にエポキシ系のアンダーフィル樹脂
を注入硬化し、バンプ周辺部の強度を補強することによ
ってこのような問題を防いでいた。
【０００３】図６は、従来例を示す平面図、およびＢ−
Ｂ’線での断面図である。両図において、半導体チップ
１は、ガラスエポキシ製のＰＷＢ４上にフリップチップ
実装されてから、補強部材６と板部材１１とからなる封
止部材によって覆われて封止されている。すなわち、半
導体チップ１は、はんだ製のバンプ２を介してＰＷＢ４
上の電極（図示せず）と電気的に接続され、この半導体
チップ１とＰＷＢ４との間にはバンプ２の剥がれを防止
するために、アンダーフィル樹脂３が注入されてからキ
ュアされて硬化されている。
【０００４】また、半導体チップ１の外周のＰＷＢ４上
には、半導体チップ１とは一定の間隔を保ってリング状
で銅製の補強部材６が、予め接着樹脂５によって接着さ
れ、接着樹脂１０，９によって板部材１１が接着され、
半導体チップ１は封止されている。ところで、このよう
な従来のパッケージ方法では、アンダーフィル樹脂３が
硬化によって収縮するため、ＰＷＢ４が反ったり、半導
体チップ１が変形してクラック１７が生じたりすること
があった。
【０００５】ここで、従来のパッケージ方法について詳
細に説明する。図７，８は、図６に係る従来の半導体装
置の製造工程を示す断面図であり、図中の（ａ）〜
（ｆ）は各工程を順次示したものである。まず、図７
（ａ）において、矩形のＰＷＢ４には、予め一方の面に
パッド１２が複数配列され、他方の面には外部電極７が
配列されている。なお、図示してはいないが、パッド１
２と外部電極７とは、ＰＷＢ４中の配線層を介して互い
に対応するもの同士が電気的に接続されている。また、
ＰＷＢ４の縁周辺には、後に板部材１１を固定するため
の、補強部材６が接着樹脂５によって予め接着されてい
る。なお、補強部材６は、ＰＷＢ４と板部材１１との間
に半導体チップ１を設置するためのスペースを確保する
働きも持つ。
【０００６】図７（ｂ）において、各バンプ２とそれら
と対応するパッド１２との位置を合わせを行ってから、
半導体チップ１をＰＷＢ４上に載置する。図７（ｃ）に
おいて、バンプ２を溶かして電極１２と接続することに
より、半導体チップ１をＰＷＢ４上に実装する。これ
は、通常フリップチップ実装と呼ばれるものである。
【０００７】図７（ｄ）において、バンプ２の剥がれを
防止するために、半導体チップ１とＰＷＢ４との隙間に
流動性のあるアンダーフィル樹脂３を注入する。このと
き半導体チップ１とＰＷＢ４との間隔は非常に狭いた
め、注入されたアンダーフィル樹脂３は毛細管現象によ
って半導体チップ１の全面に亘って広がる。図８（ｅ）
において、アンダーフィル樹脂３を注入した後に、これ
をキュア（加熱処理）して硬化させる。すると、エポキ
シ系のアンダーフィル樹脂３は、硬化によって体積が若
干減少するため、ＰＷＢ４は中心部が盛り上がるように
して変形する。
【０００８】その後、図８（ｆ）において、半導体チッ
プ１の裏面（能動素子形成面とは反対側の面）および補
強部材６の上面に接着樹脂１０、９をそれぞれ塗布して
から、半導体チップ１および補強部材６を覆うようにし
て板部材１１を載置する。そして、再度キュアして接着
樹脂１０，９を硬化させることにより、板部材１１は固
定されてパッケージができあがる。
【０００９】
【発明が解決しようとする課題】しかしながら、図９に
示されるように各部材の熱膨張係数および弾性率はまち
まちの値をとる。特に、アンダーフィル樹脂３の熱膨張
係数は、半導体チップ１やＰＷＢ４のものとは大きく異
なることから、アンダーフィル樹脂３の硬化時にＰＷＢ
４や半導体チップ１に反りや歪みが生じる。そして、こ
の歪んだ状態でパッケージを実装基板に実装しても、外
部電極であるバンプ８を実装基板上のパッドにうまく接
続することができず、実装不良が発生しやすいという問
題点があった。また、図８（ｆ）に示されるように、歪
んだ状態で半導体チップ１の裏面（能動素子面とは反対
側の面）に塗布された接着樹脂１０を硬化させると、硬
化時に発生した応力によって半導体チップ１中にクラッ
ク１７が発生するという問題点さえもあった。本発明
は、このような課題を解決するためのものであり、パッ
ケージングの際の樹脂硬化によって生じた応力により、
パッケージが反ったり歪んだりしてしまうことを防止す
る半導体装置のパッケージ方法および半導体装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために、請求項１に係る本発明の半導体装置のパッケ
ージ方法は、アンダーフィル樹脂および上記接着樹脂
を、同時に硬化させたものである。また、請求項２に係
る本発明の半導体装置のパッケージ方法は、アンダーフ
ィル樹脂を、上記半導体チップと上記配線基板との間だ
けでなく、上記封止部材内に隙間無く充填し、各部の上
記アンダーフィル樹脂を、同時に硬化させるものであ
る。また、請求項３に係る本発明の半導体装置のパッケ
ージ方法は、配線基板の上記半導体チップが実装された
のとは反対側の面に、補強樹脂を塗布し、上記アンダー
フィル樹脂、上記接着樹脂および上記補強樹脂を、同時
に硬化させるものである。また、請求項４に係る本発明
の半導体装置のパッケージ方法は、上記配線基板の上記
半導体チップが搭載されたのとは反対側の面に、補強部
材を接着し、上記アンダーフィル樹脂および上記接着樹
脂を、同時に硬化させるものである。また、請求項５に
係る本発明の半導体装置のパッケージ方法は、上記アン
ダーフィル樹脂を、上記半導体チップの縁周辺部分にの
み付着し、上記アンダーフィル樹脂および上記接着樹脂
を、同時に硬化させるものである。
【００１１】また、請求項８に係る本発明の半導体装置
は、上記アンダーフィル樹脂は、上記半導体チップと上
記配線基板との間だけでなく、上記封止部材内に隙間無
く充填されている。また、請求項９に係る本発明の半導
体装置は、上記配線基板の上記半導体チップが実装され
たのとは反対側の面に、補強樹脂が付着されている。ま
た、請求項１０に係る本発明の半導体装置は、上記配線
基板の上記半導体チップが搭載されたのとは反対側の面
に、補強部材が接着されている。また、請求項１１に係
る本発明の半導体装置は、上記アンダーフィル樹脂は、
上記半導体チップの縁周辺部分にのみ付着されている。
【００１２】このように構成することにより本発明は、
パッケージ内の各部で樹脂硬化によって応力が発生して
も、各応力が互いに相殺されて緩和されるため、パッケ
ージが反ったり歪んだりすることがない。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図を用いて説明する。 ［実施の形態I］図１は、本発明の一つの実施の形態を
示す平面図、およびＡ−Ａ’線での断面図である。両図
において、図７における同一または同等のものには同一
の符号を付しており、本実施の形態を採用すると図のよ
うに半導体装置の平面性を保つことができるとともに、
ましてや半導体チップ１中にクラックが発生することな
どない。
【００１４】なお、本実施の形態では、アンダーフィル
樹脂３にはエポキシ系の樹脂（例えば、ハイソール製の
ＣＢ０１１Ｒ，ＣＮＢ４６−１４等）を用い、接着樹脂
５，９，１０にはシリコーン系、エポキシ系または熱可
塑性樹脂によるＡｇペースト（例えば、東芝ケミカル製
のＣＴ２２３、ＳＴＡＹＳＴＩＫ製の５７１フィルム
等）を用いている。また、ＰＷＢ４および銅製の板部材
１１は、従来から使用されている一般的なものである。
【００１５】さらに、半導体チップ１とＰＷＢ４とのギ
ャップは５０〜１２０μｍ、バンプ２間のピッチは２４
０μｍ〜１ｍｍ、その個数は最大で３０００個であって
通常は１３００〜２０００個程度使用される。そして、
半導体チップ１のサイズは、１３〜１７ｍｍ□としてい
るが、図に描画された個数や縮尺などは説明の便宜上実
際のものとは異なり、これらの点は以降の図面について
も同様である。
【００１６】ここで、本実施の形態によるパッケージ方
法について詳細に説明する。図２は、図１に係る半導体
装置の製造工程を示す断面図である。同図において、図
１における同一または同等のものには同一の符号を付し
ており、図２（ａ）〜（ｃ）の工程は、図７（ａ）〜
（ｃ）とほぼ同様に実施されるため説明は省略し、従来
工程と異なる図２（ｄ）の工程から詳細に説明する。
【００１７】図２（ｄ）において、一見、図７の工程と
同じように見えるが、ここではエポキシ系のアンダーフ
ィル樹脂３を注入するだけであって、キュアは行ってい
ない。図２（ｅ）において、前工程で半導体チップ１は
ＰＷＢ４上に搭載された半導体チップ１の裏面（能動素
子形成面とは反対側の面）および補強部材６の上面に、
シリコーン系で低弾性のＡｇペーストからなる接着樹脂
１０，９をそれぞれ塗布する。そして、板部材１１を載
置してからパッケージ全体をキュアしてアンダーフィル
樹脂３および接着樹脂１０，９を同時に硬化させる。そ
の結果、各部に塗布された樹脂は応力を発生するもの
の、同時に硬化させることによってその応力も同時に発
生するために互いに相殺され、ＰＷＢ４や半導体チップ
１に局所的に応力がかかることはない。したがって、従
来例のように反りや歪みが生じることはない。
【００１８】次に、本発明に係るその他の実施の形態に
ついて図を参照して説明する。図３は、本発明に係るそ
の他の実施の形態を示す断面図であり、図１における同
一または同等のものには同一符号を付している。 ［実施の形態II］これは、実施の形態Iにおけるアンダ
ーフィル樹脂３を半導体チップ１の下面だけでなく半導
体チップ１の周辺の隙間を埋め尽くすように充填したも
のである。実施の形態I と同様に、半導体チップ１の周
辺をアンダーフィル樹脂によって埋め尽くすことによ
り、樹脂効果によって発生した応力が局所的に半導体チ
ップ１にかかることはない。 ［実施の形態III］これは、実施の形態I においてバン
プ８側にバンプ８が露出するように補強樹脂１３を付着
させたものである。なお、ＰＷＢ４の変形を防止するた
めに、補強樹脂１３の素材としては、熱膨張係数がアン
ダーフィル樹脂３の熱膨張係数以上であるものが好まし
い。
【００１９】［実施の形態IV］これは、バンプ８をＰＷ
Ｂ４の周辺にのみ配置したパッケージに適用するもので
あり、ＰＷＢ４の中央部に板状の補強部材１５を接着樹
脂１４によって接着したものである。なお、ＰＷＢ４の
変形を防止するために、補強部材１５の素材としては、
その熱膨張係数がシリコンの熱膨張係数以下であるもの
が好ましい。また、バンプ８の直径は０．６ｍｍとし、
その個数は８００個としている。補強板１５の厚さは、
バンプ８の直径よりは薄くする必要があるために０．５
ｍｍ以下程度としている。 ［実施の形態V］これは、アンダーフィル樹脂３を半導
体チップ１の縁周辺部分にのみ付着させることにより、
アンダーフィル樹脂３による応力を減らしたものであ
る。したがて、半導体チップ１の中央部付近にはバンプ
２の接続部を除いて中空部１６が形成される。
【００２０】次に、以上の実施の形態I〜Vの実際の効果
を、パッケージの反りを測定することによって実証す
る。図４は、従来例および本実施の形態におけるパッケ
ージ（チップサイズは１５ｍｍ□）の反りを示したグラ
フである。同図から明らかなように従来例においては、
３０μｍ以上の反りが生じていたのに対し、本実施の形
態I〜Vではいずれも反りの大きさを３０μｍ未満に抑え
ることができ、従来のものと比べて非常に効果的に反り
を抑制していることがわかる。
【００２１】［実施の形態VI,VII］なお、上記実施の形
態では封止部材を、補強部材６と板部材１１とで構成し
たものを用いていたが、図５に示すようなものを用いて
もよい。すなわち、半導体チップ１よりも大きな面積を
有する板部材１１を、その縁周辺を折り曲げることによ
って補強部材６に相当するものを形成したものである。
なお、縁の折り曲げ方はいくつか考えられるが、例えば
実施の形態VI,VIIのようなものは、構成が単純であり、
また部品点数も少なくなるため、安価に製造できるとい
う利点がある。
【００２２】
【発明の効果】以上説明したとおり本発明は、パッケー
ジ内の各部の樹脂を同時に硬化させるため、樹脂の硬化
によって発生した応力は、配線基板や半導体チップに対
して局所的にかかることがない。その結果、配線基板や
半導体チップが変形することはなく、ましてや電極が剥
がれたり、半導体チップにクラックが生じたりすること
はない。したがって、本発明を用いることにより、平面
性の優れた半導体パッケージを容易に得ることができ、
実装基板に対する実装時においても実装不良が生じるこ
とが極めて少ない。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態を示す平面図、お
よびその断面図である。
【図２】 図１に係る半導体装置の製造工程を示す断面
図である。
【図３】 本発明のその他の実施の形態を示す断面図で
ある。
【図４】 チップのそりに関するグラフである。
【図５】 本発明のその他の実施の形態を示す断面図で
ある。
【図６】 従来例を示す平面図、およびその断面図であ
る。
【図７】 図６に係る半導体装置の製造工程を示す断面
図である。
【図８】 図７の続きを示す断面図である。
【図９】 熱膨張係数と弾性率との関係を示すグラフで
ある。
【符号の説明】
１…半導体チップ、２，８…バンプ、３…アンダーフィ
ル樹脂、４…ＰＷＢ、５，９，１０，１４…接着樹脂、
６…補強部材、７…外部電極、１１…板部材、１２…パ
ッド、１３…補強樹脂、１６…中空部、１７…クラッ
ク。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上にバンプを介して半導体チッ
    プを接続し、前記配線基板と前記半導体チップとの間に
    アンダーフィル樹脂を注入し、前記半導体チップの一部
    に接着樹脂を塗布してから、前記半導体チップを覆う大
    きさの封止部材を、前記半導体チップに接着する半導体
    装置のパッケージ方法において、 前記アンダーフィル樹脂および前記接着樹脂を、同時に
    硬化させることを特徴とする半導体装置のパッケージ方
    法。
  2. 【請求項２】 配線基板上にバンプを介して半導体チッ
    プを接続し、少なくとも前記配線基板と前記半導体チッ
    プとの間にアンダーフィル樹脂を注入し、前記半導体チ
    ップを覆う大きさの封止部材を、前記半導体チップに接
    着する半導体装置のパッケージ方法において、 前記アンダーフィル樹脂を、前記半導体チップと前記配
    線基板との間だけでなく、前記封止部材内に隙間無く充
    填し、 各部の前記アンダーフィル樹脂を、同時に硬化させるこ
    とを特徴とする半導体装置のパッケージ方法。
  3. 【請求項３】 配線基板上にバンプを介して半導体チッ
    プを接続し、前記配線基板と前記半導体チップとの間に
    アンダーフィル樹脂を注入し、前記半導体チップの一部
    に接着樹脂を塗布してから、前記半導体チップを覆う大
    きさの封止部材を、前記半導体チップに接着する半導体
    装置のパッケージ方法において、 前記配線基板の前記半導体チップが実装されたのとは反
    対側の面に、補強樹脂を塗布し、 前記アンダーフィル樹脂、前記接着樹脂および前記補強
    樹脂を、同時に硬化させることを特徴とする半導体装置
    のパッケージ方法。
  4. 【請求項４】 配線基板上にバンプを介して半導体チッ
    プを接続し、前記配線基板と前記半導体チップとの間に
    アンダーフィル樹脂を注入し、前記半導体チップの一部
    に接着樹脂を塗布してから、前記半導体チップを覆う大
    きさの封止部材を、前記半導体チップに接着する半導体
    装置のパッケージ方法において、 前記配線基板における前記半導体チップが搭載されたの
    とは反対側の面に、補強部材を接着し、 前記アンダーフィル樹脂および前記接着樹脂を、同時に
    硬化させることを特徴とする半導体装置のパッケージ方
    法。
  5. 【請求項５】 配線基板上にバンプを介して半導体チッ
    プを接続し、前記配線基板と前記半導体チップとの間に
    アンダーフィル樹脂を注入し、前記半導体チップの一部
    に接着樹脂を塗布してから、前記半導体チップを覆う大
    きさの封止部材を、前記半導体チップに接着する半導体
    装置のパッケージ方法において、 前記アンダーフィル樹脂を、前記半導体チップの縁周辺
    部分にのみ付着し、 前記アンダーフィル樹脂および前記接着樹脂を、同時に
    硬化させることを特徴とする半導体装置のパッケージ方
    法。
  6. 【請求項６】 請求項１乃至５の何れか一項において、 前記封止部材は、前記半導体チップを覆うほどの面積を
    有した板部材と、この板部材の縁に沿って取り付けられ
    た補強部材とからなることを特徴とする半導体装置のパ
    ッケージ方法。
  7. 【請求項７】 請求項１乃至５の何れか一項において、 前記封止手段は、前記半導体チップを覆うほどの面積を
    有した板部材によって形成され、 この板部材の縁周辺は、所定の箇所で折り曲げられて前
    記配線基板の上に固定されていることを特徴とする半導
    体装置のパッケージ方法。
  8. 【請求項８】 配線基板と、この配線基板の上にアンダ
    ーフィル樹脂を介して接着されるとともに、バンプを介
    して前記配線基板と電気的に接続された半導体チップ
    と、この半導体チップの一部と接着されるとともに、こ
    の半導体チップを覆うようにして設けられ、前記半導体
    チップを封止するための封止部材とを備えた半導体装置
    において、 前記アンダーフィル樹脂は、前記半導体チップと前記配
    線基板との間だけでなく、前記封止部材内に隙間無く充
    填されていることを特徴とする半導体装置。
  9. 【請求項９】 配線基板と、この配線基板の上にアンダ
    ーフィル樹脂を介して接着されるとともに、バンプを介
    して前記配線基板と電気的に接続された半導体チップ
    と、接着樹脂を介してこの半導体チップの一部と接着さ
    れるとともに、この半導体チップを覆うようにして設け
    られ、前記半導体チップを封止するための封止部材とを
    備えた半導体装置において、 前記配線基板における前記半導体チップが実装されたの
    とは反対側の面に、補強樹脂が付着されていることを特
    徴とする半導体装置。
  10. 【請求項１０】 配線基板と、この配線基板の上にアン
    ダーフィル樹脂を介して接着されるとともに、バンプを
    介して前記配線基板と電気的に接続された半導体チップ
    と、接着樹脂を介してこの半導体チップの一部と接着さ
    れるとともに、この半導体チップを覆うようにして設け
    られ、前記半導体チップを封止するための封止部材とを
    備えた半導体装置において、 前記配線基板における前記半導体チップが搭載されたの
    とは反対側の面に、補強部材が接着されていることを特
    徴とする半導体装置。
  11. 【請求項１１】 配線基板と、この配線基板の上にアン
    ダーフィル樹脂を介して接着されるとともに、バンプを
    介して前記配線基板と電気的に接続された半導体チップ
    と、接着樹脂を介してこの半導体チップの一部と接着さ
    れるとともに、この半導体チップを覆うようにして設け
    られ、前記半導体チップを封止するための封止部材とを
    備えた半導体装置において、 前記アンダーフィル樹脂は、前記半導体チップの縁周辺
    部分にのみ付着されていることを特徴とする半導体装
    置。
  12. 【請求項１２】 請求項８乃至１１の何れか一項におい
    て、 前記封止部材は、前記半導体チップを覆うほどの面積を
    有した板部材と、この板部材の縁に沿って取り付けられ
    た補強部材とからなることを特徴とする半導体装置。
  13. 【請求項１３】 請求項８乃至１１の何れか一項におい
    て、 前記封止部材は、前記半導体チップを覆うほどの面積を
    有した板部材によって形成され、 この板部材の縁周辺は、所定の箇所で折り曲げられて前
    記配線基板の上に固定されていることを特徴とする半導
    体装置。
JP00187198A 1998-01-07 1998-01-07 半導体装置のパッケージ方法および半導体装置 Expired - Fee Related JP3219043B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP00187198A JP3219043B2 (ja) 1998-01-07 1998-01-07 半導体装置のパッケージ方法および半導体装置
US09/222,992 US6046077A (en) 1998-01-07 1998-12-30 Semiconductor device assembly method and semiconductor device produced by the method
CN99100069A CN1110077C (zh) 1998-01-07 1999-01-06 半导体器件装配方法和由此方法制造的半导体器件
EP99100203A EP0929097A3 (en) 1998-01-07 1999-01-07 Semiconductor device assembly method and semiconductor device produced by the method
KR1019990000209A KR100341104B1 (ko) 1998-01-07 1999-01-07 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00187198A JP3219043B2 (ja) 1998-01-07 1998-01-07 半導体装置のパッケージ方法および半導体装置

Publications (2)

Publication Number Publication Date
JPH11204552A true JPH11204552A (ja) 1999-07-30
JP3219043B2 JP3219043B2 (ja) 2001-10-15

Family

ID=11513627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00187198A Expired - Fee Related JP3219043B2 (ja) 1998-01-07 1998-01-07 半導体装置のパッケージ方法および半導体装置

Country Status (5)

Country Link
US (1) US6046077A (ja)
EP (1) EP0929097A3 (ja)
JP (1) JP3219043B2 (ja)
KR (1) KR100341104B1 (ja)
CN (1) CN1110077C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445062B1 (en) 1999-02-19 2002-09-03 Nec Corporation Semiconductor device having a flip chip cavity with lower stress and method for forming same
JP2007096025A (ja) * 2005-09-29 2007-04-12 Toppan Printing Co Ltd 半導体装置の製造方法
WO2007066401A1 (ja) * 2005-12-08 2007-06-14 Fujitsu Limited 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
CN103021887A (zh) * 2012-12-31 2013-04-03 无锡中微高科电子有限公司 有散热要求fc电路的气密性封帽方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140702A (ja) * 1997-07-23 1999-02-12 Nec Corp 半導体素子実装用基板、および半導体装置の製造方法
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6894229B1 (en) * 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
JP2005101356A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 無線カード
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
KR101307481B1 (ko) 2004-06-04 2013-09-26 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체 소자들의 제조 및 조립 방법과 장치
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US6979782B1 (en) * 2005-05-09 2005-12-27 International Business Machines Corporation Apparatus and method for mechanical coupling of land grid array applications
CN104637954B (zh) 2007-01-17 2018-02-16 伊利诺伊大学评议会 制造半导体基光学系统的方法
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US7842552B2 (en) * 2007-10-12 2010-11-30 International Business Machines Corporation Semiconductor chip packages having reduced stress
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
CN102113089B (zh) 2008-03-05 2014-04-23 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
CN102171815B (zh) * 2008-11-21 2014-11-05 先进封装技术私人有限公司 半导体封装件及其制造方法
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
TWI573185B (zh) 2009-05-12 2017-03-01 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
KR101724273B1 (ko) 2010-03-17 2017-04-07 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
CN102208386A (zh) * 2010-03-29 2011-10-05 广达电脑股份有限公司 具有球形焊点的集成电路封装元件
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
JP5490605B2 (ja) * 2010-04-28 2014-05-14 住友重機械工業株式会社 樹脂封止装置及び樹脂封止方法
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9805997B2 (en) * 2014-01-27 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices with encapsulant ring
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US11222868B2 (en) 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10177060B2 (en) * 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10242964B1 (en) 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
US10083920B1 (en) * 2018-02-01 2018-09-25 Google Llc Package stiffener for protecting semiconductor die
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
KR20220030551A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445062B1 (en) 1999-02-19 2002-09-03 Nec Corporation Semiconductor device having a flip chip cavity with lower stress and method for forming same
JP2007096025A (ja) * 2005-09-29 2007-04-12 Toppan Printing Co Ltd 半導体装置の製造方法
WO2007066401A1 (ja) * 2005-12-08 2007-06-14 Fujitsu Limited 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JPWO2007066401A1 (ja) * 2005-12-08 2009-05-14 富士通株式会社 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JP4757880B2 (ja) * 2005-12-08 2011-08-24 富士通株式会社 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
US8709197B2 (en) 2005-12-08 2014-04-29 Fujitsu Limited Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
CN103021887A (zh) * 2012-12-31 2013-04-03 无锡中微高科电子有限公司 有散热要求fc电路的气密性封帽方法
CN103021887B (zh) * 2012-12-31 2015-04-22 无锡中微高科电子有限公司 有散热要求fc电路的气密性封帽方法

Also Published As

Publication number Publication date
EP0929097A2 (en) 1999-07-14
KR19990067780A (ko) 1999-08-25
US6046077A (en) 2000-04-04
JP3219043B2 (ja) 2001-10-15
KR100341104B1 (ko) 2002-06-22
EP0929097A3 (en) 2000-08-09
CN1110077C (zh) 2003-05-28
CN1222758A (zh) 1999-07-14

Similar Documents

Publication Publication Date Title
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
JP3462979B2 (ja) 半導体装置
KR100194130B1 (ko) 반도체 패키지
JPH08236584A (ja) 半導体装置
TWI228806B (en) Flip chip package
JP3384359B2 (ja) 半導体装置およびその製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JPH1140687A (ja) 半導体装置
JP3565204B2 (ja) 電子装置
JP4421118B2 (ja) 半導体装置製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001320145A (ja) 電子部品の実装構造および実装方法
JP2001257240A (ja) 半導体装置および半導体装置用基板
JP2000012733A (ja) パッケージ型半導体装置
KR20060017213A (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2000031191A (ja) 半導体装置
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
JPH11150154A (ja) 回路基板保持装置および該装置を用いた半導体装置の製造方法
JPH02103944A (ja) 半導体チップの実装方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP4071121B2 (ja) 半導体装置
JP2003273259A (ja) 半導体装置、半導体装置の製造方法
JP2007096028A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees