JP2001257240A - 半導体装置および半導体装置用基板 - Google Patents
半導体装置および半導体装置用基板Info
- Publication number
- JP2001257240A JP2001257240A JP2000068889A JP2000068889A JP2001257240A JP 2001257240 A JP2001257240 A JP 2001257240A JP 2000068889 A JP2000068889 A JP 2000068889A JP 2000068889 A JP2000068889 A JP 2000068889A JP 2001257240 A JP2001257240 A JP 2001257240A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- semiconductor chip
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子がフリップチップ実装される半導
体装置および半導体装置用基板において、半導体素子と
基板との隙間を封止するアンダーフィル樹脂が製造時に
隙間外に広がるのを容易に防止し、信頼性向上をも達成
することができる半導体装置および半導体装置用基板を
提供すること。 【課題手段】 基板と、基板に実装された半導体チップ
と、基板と半導体チップとの隙間を充填する樹脂とを有
し、基板は、基層と、基層上に形成された導電パターン
と、基層上に形成され導電パターンの所定部分を覆うコ
ート剤とを有し、コート剤は、半導体チップの周囲端面
に対向して横端面が形成されており、かつ、半導体チッ
プの基板との対向面のなす水準より高い位置までの厚み
を有する。
体装置および半導体装置用基板において、半導体素子と
基板との隙間を封止するアンダーフィル樹脂が製造時に
隙間外に広がるのを容易に防止し、信頼性向上をも達成
することができる半導体装置および半導体装置用基板を
提供すること。 【課題手段】 基板と、基板に実装された半導体チップ
と、基板と半導体チップとの隙間を充填する樹脂とを有
し、基板は、基層と、基層上に形成された導電パターン
と、基層上に形成され導電パターンの所定部分を覆うコ
ート剤とを有し、コート剤は、半導体チップの周囲端面
に対向して横端面が形成されており、かつ、半導体チッ
プの基板との対向面のなす水準より高い位置までの厚み
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ実装される半導体装置および半導体装置用基
板に係り、特に、半導体素子と基板との隙間を封止する
アンダーフィル樹脂が製造時に隙間外に広がるのを容易
に防止し、信頼性向上をも達成するのに適する半導体装
置および半導体装置用基板に関する。
ップチップ実装される半導体装置および半導体装置用基
板に係り、特に、半導体素子と基板との隙間を封止する
アンダーフィル樹脂が製造時に隙間外に広がるのを容易
に防止し、信頼性向上をも達成するのに適する半導体装
置および半導体装置用基板に関する。
【０００２】
【従来の技術】フリップチップボンディングされた半導
体素子と基板との隙間を封止するのにアンダーフィル樹
脂を用いる従来の半導体装置について図４を参照して説
明する。同図は、半導体素子と基板との隙間を封止する
のにアンダーフィル樹脂を用いる従来の半導体装置の断
面を模式的に示す図である。
体素子と基板との隙間を封止するのにアンダーフィル樹
脂を用いる従来の半導体装置について図４を参照して説
明する。同図は、半導体素子と基板との隙間を封止する
のにアンダーフィル樹脂を用いる従来の半導体装置の断
面を模式的に示す図である。
【０００３】同図に示すように、この半導体装置は、有
機材料層（基層）１を有する基板に半導体素子６がフリ
ップチップ実装されるものであって、基板には、銅配線
（導電パターン）２が銅ラミネートから回路形成され、
そのあとにコート剤３が塗布形成される。半導体素子６
が実装される側の銅配線２と半導体素子６との間の電気
的導通は金バンプ５によってなされ、さらに、半導体素
子６と基板との隙間を封止するため樹脂７（以下、アン
ダーフィル樹脂７という。）が充填されている。封止を
確実にするため、図示のようにアンダーフィル樹脂７は
隙間外に広がるのが通常である。
機材料層（基層）１を有する基板に半導体素子６がフリ
ップチップ実装されるものであって、基板には、銅配線
（導電パターン）２が銅ラミネートから回路形成され、
そのあとにコート剤３が塗布形成される。半導体素子６
が実装される側の銅配線２と半導体素子６との間の電気
的導通は金バンプ５によってなされ、さらに、半導体素
子６と基板との隙間を封止するため樹脂７（以下、アン
ダーフィル樹脂７という。）が充填されている。封止を
確実にするため、図示のようにアンダーフィル樹脂７は
隙間外に広がるのが通常である。
【０００４】ここで、アンダーフィル樹脂７は、封止工
程においてその量、基板の表面状態、半導体素子６と基
板との隙間の値のばらつきなどにより、図５に示すよう
に隙間から大きく広がる場合も生ずる。
程においてその量、基板の表面状態、半導体素子６と基
板との隙間の値のばらつきなどにより、図５に示すよう
に隙間から大きく広がる場合も生ずる。
【０００５】このような場合、外観を損なうことの他
に、基板のたわみを防止するため半導体素子６のまわり
の基板上にスティフナ−８を貼付する場合の妨げになる
という機能確保上の問題がある。アンダーフィル樹脂７
の広がった上からスティフナー８を貼付すると基板とし
ての平面性が悪化しこの半導体装置の実装上の問題を生
ずるからである。
に、基板のたわみを防止するため半導体素子６のまわり
の基板上にスティフナ−８を貼付する場合の妨げになる
という機能確保上の問題がある。アンダーフィル樹脂７
の広がった上からスティフナー８を貼付すると基板とし
ての平面性が悪化しこの半導体装置の実装上の問題を生
ずるからである。
【０００６】次に、半導体素子と基板との隙間を封止す
るのにアンダーフィル樹脂を用いる従来の半導体装置用
基板の別の例について図６を参照して説明する。同図
は、半導体素子と基板との隙間を封止するのにアンダー
フィル樹脂を用いる従来の半導体装置用基板の別の例に
おける断面を模式的に示す図であり、すでに説明した構
成要素には同一番号を付してある。
るのにアンダーフィル樹脂を用いる従来の半導体装置用
基板の別の例について図６を参照して説明する。同図
は、半導体素子と基板との隙間を封止するのにアンダー
フィル樹脂を用いる従来の半導体装置用基板の別の例に
おける断面を模式的に示す図であり、すでに説明した構
成要素には同一番号を付してある。
【０００７】同図に示すように、この半導体装置用基板
には、半導体素子を実装する領域の外側に封止樹脂枠
（ダム）４が形成されている。このような基板を用いる
と、半導体素子６を実装した場合に、図７に示すよう
に、アンダーフィル樹脂７の不必要な隙間外への広がり
をくい止めることができる。したがって、上述した例の
ような不都合は生じなくなる。
には、半導体素子を実装する領域の外側に封止樹脂枠
（ダム）４が形成されている。このような基板を用いる
と、半導体素子６を実装した場合に、図７に示すよう
に、アンダーフィル樹脂７の不必要な隙間外への広がり
をくい止めることができる。したがって、上述した例の
ような不都合は生じなくなる。
【０００８】しかしながら、この例では封止樹脂枠４を
形成するための製造工程を新たに設ける必要があり、そ
の材料費を含めて半導体装置用基板および半導体装置の
製造コストを押し上げる原因となる。
形成するための製造工程を新たに設ける必要があり、そ
の材料費を含めて半導体装置用基板および半導体装置の
製造コストを押し上げる原因となる。
【０００９】また、上述した半導体装置いずれも場合も
半導体素子６と基板との間隔は非常に狭く（例えば５〜
６μｍ程度）、この部分のアンダーフィル樹脂７は構造
的にクラックの生じやすいものとなっているという問題
がある。これは、半導体装置としては致命的な欠陥であ
る。小クラックの発生でもやがては封止効果の減退をも
たらす大きなクラックに発展する可能性があるからであ
る。
半導体素子６と基板との間隔は非常に狭く（例えば５〜
６μｍ程度）、この部分のアンダーフィル樹脂７は構造
的にクラックの生じやすいものとなっているという問題
がある。これは、半導体装置としては致命的な欠陥であ
る。小クラックの発生でもやがては封止効果の減退をも
たらす大きなクラックに発展する可能性があるからであ
る。
【００１０】
【発明が解決しようとする課題】本発明は、上記した事
情を考慮してなされたもので、半導体素子がフリップチ
ップ実装される半導体装置および半導体装置用基板にお
いて、半導体素子と基板との隙間を封止するアンダーフ
ィル樹脂が製造時に隙間外に広がるのを容易に防止し、
信頼性向上をも達成することができる半導体装置および
半導体装置用基板を提供することを目的とする。
情を考慮してなされたもので、半導体素子がフリップチ
ップ実装される半導体装置および半導体装置用基板にお
いて、半導体素子と基板との隙間を封止するアンダーフ
ィル樹脂が製造時に隙間外に広がるのを容易に防止し、
信頼性向上をも達成することができる半導体装置および
半導体装置用基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置は、基板と、前記基板に実
装された半導体チップと、前記基板と前記半導体チップ
との隙間を充填する樹脂とを有し、前記基板は、基層
と、前記基層上に形成された導電パターンと、前記基層
上に形成され前記導電パターンの所定部分を覆うコート
剤とを有し、前記コート剤は、前記半導体チップの周囲
端面に対向して横端面が形成されており、かつ、前記半
導体チップの前記基板との対向面のなす水準より高い位
置までの厚みを有することを特徴とする。
め、本発明に係る半導体装置は、基板と、前記基板に実
装された半導体チップと、前記基板と前記半導体チップ
との隙間を充填する樹脂とを有し、前記基板は、基層
と、前記基層上に形成された導電パターンと、前記基層
上に形成され前記導電パターンの所定部分を覆うコート
剤とを有し、前記コート剤は、前記半導体チップの周囲
端面に対向して横端面が形成されており、かつ、前記半
導体チップの前記基板との対向面のなす水準より高い位
置までの厚みを有することを特徴とする。
【００１２】これにより、基板と半導体チップとの隙間
を充填する樹脂の隙間外への不必要な広がりをコート剤
の横端面により確実にくい止めることができ、また、基
板と半導体チップとの隙間も広くなることからアンダー
フィル樹脂にクラックが生じにくい構造となる。
を充填する樹脂の隙間外への不必要な広がりをコート剤
の横端面により確実にくい止めることができ、また、基
板と半導体チップとの隙間も広くなることからアンダー
フィル樹脂にクラックが生じにくい構造となる。
【００１３】また、好ましい例として、上記の半導体装
置において、さらに、所定の距離をおいて前記半導体チ
ップのまわりを取り囲み前記基板に貼付されるスティフ
ナ−を有することを特徴とする。
置において、さらに、所定の距離をおいて前記半導体チ
ップのまわりを取り囲み前記基板に貼付されるスティフ
ナ−を有することを特徴とする。
【００１４】また、好ましい例として、前記樹脂は、前
記半導体チップの周囲端面と、前記コート剤の前記半導
体チップと対向する横端面と間に形成される外界に対す
る表面形状がくぼみを有するものであることを特徴とす
る。
記半導体チップの周囲端面と、前記コート剤の前記半導
体チップと対向する横端面と間に形成される外界に対す
る表面形状がくぼみを有するものであることを特徴とす
る。
【００１５】また、本発明に係る半導体装置用基板は、
基層と、前記基層上に形成された導電パターンと、前記
基層上に形成され前記導電パターンの所定部分を覆うコ
ート剤とを有し、前記コート剤は、実装されるべき半導
体チップの周囲端面に対向して横端面が形成されてお
り、かつ、実装されるべき前記半導体チップの対向面の
なす水準より高い位置までの厚みを有することを特徴と
する。
基層と、前記基層上に形成された導電パターンと、前記
基層上に形成され前記導電パターンの所定部分を覆うコ
ート剤とを有し、前記コート剤は、実装されるべき半導
体チップの周囲端面に対向して横端面が形成されてお
り、かつ、実装されるべき前記半導体チップの対向面の
なす水準より高い位置までの厚みを有することを特徴と
する。
【００１６】これにより、この基板に半導体チップを実
装する場合に、それらの隙間を充填する樹脂の隙間外へ
の不必要な広がりをコート剤の横端面により確実にくい
止めることができ、また、基板と半導体チップとの隙間
も広くなることからアンダーフィル樹脂にクラックが生
じにくい構造となる。
装する場合に、それらの隙間を充填する樹脂の隙間外へ
の不必要な広がりをコート剤の横端面により確実にくい
止めることができ、また、基板と半導体チップとの隙間
も広くなることからアンダーフィル樹脂にクラックが生
じにくい構造となる。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。
参照しながら説明する。
【００１８】図１は、本発明に係る半導体装置用基板の
断面を模式的に示す図である。同図においてすでに説明
した構成要素には同一の番号を付してある。
断面を模式的に示す図である。同図においてすでに説明
した構成要素には同一の番号を付してある。
【００１９】この半導体装置用基板は、有機材料層（例
えばポリイミドを用いることができる。）１を有する基
板であって、この基板に半導体素子６がフリップチップ
実装され得る。製造工程としては、例えば、有機材料層
１に銅配線２がラミネートされてエッチングにより回路
形成され、そのあとにコート剤３が塗布形成される。
えばポリイミドを用いることができる。）１を有する基
板であって、この基板に半導体素子６がフリップチップ
実装され得る。製造工程としては、例えば、有機材料層
１に銅配線２がラミネートされてエッチングにより回路
形成され、そのあとにコート剤３が塗布形成される。
【００２０】半導体素子６実装面のコート剤３は、図１
に示すように、半導体素子６が実装されるべき横位置に
重ならないように半導体装置用基板に配置される。ま
た、半導体素子６が実装されるべき縦位置におけるその
下面（半導体装置用基板と対向する面）の水準より高く
なる厚みを有するように形成する。
に示すように、半導体素子６が実装されるべき横位置に
重ならないように半導体装置用基板に配置される。ま
た、半導体素子６が実装されるべき縦位置におけるその
下面（半導体装置用基板と対向する面）の水準より高く
なる厚みを有するように形成する。
【００２１】ここで、例えば、半導体素子６が実装され
たときのその横端面とコート剤３の形成横端面との距離
であるｇの大きさは、半導体素子６のサイズ、製造時の
アンダーフィル樹脂７の粘度などにより９０μｍ程度を
中心とする値とすることができる。また、コート剤３の
銅配線２の上に積層される厚みであるｔの大きさは、同
様な要素を考慮して例えば２０μｍ程度とすることがで
きる。さらに、実装されるべき半導体素子６の下面（基
板と対向する面）と基板との間隔は例えば１４μｍ程度
とすることができる。
たときのその横端面とコート剤３の形成横端面との距離
であるｇの大きさは、半導体素子６のサイズ、製造時の
アンダーフィル樹脂７の粘度などにより９０μｍ程度を
中心とする値とすることができる。また、コート剤３の
銅配線２の上に積層される厚みであるｔの大きさは、同
様な要素を考慮して例えば２０μｍ程度とすることがで
きる。さらに、実装されるべき半導体素子６の下面（基
板と対向する面）と基板との間隔は例えば１４μｍ程度
とすることができる。
【００２２】これにより、半導体素子６の下面と基板と
の間隔は従来に比較し３倍程度まで増加させることがで
き、この部分のアンダーフィル樹脂７は構造的にクラッ
クが生じにくくなる。
の間隔は従来に比較し３倍程度まで増加させることがで
き、この部分のアンダーフィル樹脂７は構造的にクラッ
クが生じにくくなる。
【００２３】次に、以上説明したような半導体装置用基
板を用いた半導体装置について図２を用いて説明する。
同図は、本発明に係る半導体装置の断面を模式的に示す
図であり、すでに説明した構成要素には同一の番号を付
してある。
板を用いた半導体装置について図２を用いて説明する。
同図は、本発明に係る半導体装置の断面を模式的に示す
図であり、すでに説明した構成要素には同一の番号を付
してある。
【００２４】同図に示すように、この半導体装置は、上
記で説明した半導体装置用基板に半導体素子６を実装
し、それらの間に形成される隙間をアンダーフィル樹脂
７で封止したものである。なお、半導体素子６が実装さ
れる側の銅配線２と半導体素子６との間の電気的導通は
金バンプ５によってなされ、さらに、半導体素子６と基
板との隙間を封止するためアンダーフィル樹脂７が充填
されている。
記で説明した半導体装置用基板に半導体素子６を実装
し、それらの間に形成される隙間をアンダーフィル樹脂
７で封止したものである。なお、半導体素子６が実装さ
れる側の銅配線２と半導体素子６との間の電気的導通は
金バンプ５によってなされ、さらに、半導体素子６と基
板との隙間を封止するためアンダーフィル樹脂７が充填
されている。
【００２５】図２からわかるように、アンダーフィル樹
脂７は、コート剤３の横端面にブロックされそれ以上横
方向に広がることがなくなる。すなわち、コート剤３の
形成位置、厚みを図示のように設定することで、コート
剤３がダムの役割を果たし、外観を損なわず、基板のた
わみを防止するため半導体素子６のまわりの基板上にス
ティフナ−８（例えば、銅、ステンレス板等を用いるこ
とができる。）を貼付する場合の妨げが生ずることもな
く、かつ、封止樹脂枠を形成するための製造工程を新た
に設ける必要もなく、なおかつ、半導体素子６の下面と
基板との間隔を従来に比較し大幅に増加させこの部分の
アンダーフィル樹脂７へのクラックの発生を抑制して、
アンダーフィル樹脂７による封止を実現することができ
るようになる。
脂７は、コート剤３の横端面にブロックされそれ以上横
方向に広がることがなくなる。すなわち、コート剤３の
形成位置、厚みを図示のように設定することで、コート
剤３がダムの役割を果たし、外観を損なわず、基板のた
わみを防止するため半導体素子６のまわりの基板上にス
ティフナ−８（例えば、銅、ステンレス板等を用いるこ
とができる。）を貼付する場合の妨げが生ずることもな
く、かつ、封止樹脂枠を形成するための製造工程を新た
に設ける必要もなく、なおかつ、半導体素子６の下面と
基板との間隔を従来に比較し大幅に増加させこの部分の
アンダーフィル樹脂７へのクラックの発生を抑制して、
アンダーフィル樹脂７による封止を実現することができ
るようになる。
【００２６】次に、上記で説明したような半導体装置用
基板を用いた半導体装置の別の例について図３を用いて
説明する。同図は、本発明に係る半導体装置の断面の要
部を模式的に示す図であり、すでに説明した構成要素に
は同一の番号を付してある。
基板を用いた半導体装置の別の例について図３を用いて
説明する。同図は、本発明に係る半導体装置の断面の要
部を模式的に示す図であり、すでに説明した構成要素に
は同一の番号を付してある。
【００２７】同図に示すように、この半導体装置は、上
記で説明した半導体装置用基板に半導体素子６を実装
し、それらの間に形成される隙間をアンダーフィル樹脂
７で封止したものであるが、アンダーフィル樹脂７の表
面形状に特徴を持たせたものである。
記で説明した半導体装置用基板に半導体素子６を実装
し、それらの間に形成される隙間をアンダーフィル樹脂
７で封止したものであるが、アンダーフィル樹脂７の表
面形状に特徴を持たせたものである。
【００２８】すなわち、アンダーフィル樹脂７は、半導
体チップ６とコート剤３との垂直面間において外界と接
する表面が形成されるが、この例では、この表面の形状
に図３で下向きにくぼみを設けるようにしたものであ
る。これにより、この基板にたわみ力がはたらいた場合
に生ずるこのアンダーフィル樹脂７の外界との表面の応
力を分散することができるようになる。したがって、な
お、アンダーフィル樹脂７にクラックが生じにくい構造
とすることができる。
体チップ６とコート剤３との垂直面間において外界と接
する表面が形成されるが、この例では、この表面の形状
に図３で下向きにくぼみを設けるようにしたものであ
る。これにより、この基板にたわみ力がはたらいた場合
に生ずるこのアンダーフィル樹脂７の外界との表面の応
力を分散することができるようになる。したがって、な
お、アンダーフィル樹脂７にクラックが生じにくい構造
とすることができる。
【００２９】
【発明の効果】以上詳述したように、本発明に係る半導
体装置によれば、基板上のコート剤を半導体チップの周
囲端面に対向して横端面が形成されるように配置するの
で、基板と半導体チップとの隙間を充填する樹脂の隙間
外への不必要な広がりをコート剤の横端面によりくい止
めることができ、また、半導体チップと基板との実装距
離を大きくすることができるのでこの部分のアンダーフ
ィル樹脂の必要強度を確保することができる。このため
アンダーフィル樹脂のクラック発生を防止することがで
きる。これにより信頼性の向上が実現できる。
体装置によれば、基板上のコート剤を半導体チップの周
囲端面に対向して横端面が形成されるように配置するの
で、基板と半導体チップとの隙間を充填する樹脂の隙間
外への不必要な広がりをコート剤の横端面によりくい止
めることができ、また、半導体チップと基板との実装距
離を大きくすることができるのでこの部分のアンダーフ
ィル樹脂の必要強度を確保することができる。このため
アンダーフィル樹脂のクラック発生を防止することがで
きる。これにより信頼性の向上が実現できる。
【００３０】また、本発明に係る半導体装置用基板によ
れば、基板上のコート剤を半導体チップの周囲端面に対
向して横端面が形成されるように配置するので、この基
板に半導体チップを実装する場合に、それらの隙間を充
填する樹脂の隙間外への不必要な広がりをコート剤の横
端面によりくい止めることができ、また、半導体チップ
と基板との実装距離を大きくすることができるのでこの
部分のアンダーフィル樹脂の必要強度を確保することが
できる。これにより信頼性の向上が実現できる。
れば、基板上のコート剤を半導体チップの周囲端面に対
向して横端面が形成されるように配置するので、この基
板に半導体チップを実装する場合に、それらの隙間を充
填する樹脂の隙間外への不必要な広がりをコート剤の横
端面によりくい止めることができ、また、半導体チップ
と基板との実装距離を大きくすることができるのでこの
部分のアンダーフィル樹脂の必要強度を確保することが
できる。これにより信頼性の向上が実現できる。
【図１】本発明に係る半導体装置用基板の断面を模式的
に示す図。
に示す図。
【図２】本発明に係る半導体装置の断面を模式的に示す
図。
図。
【図３】図２に示したものとは異なる本発明に係る半導
体装置の断面の要部を模式的に示す図。
体装置の断面の要部を模式的に示す図。
【図４】従来の半導体装置の断面を模式的に示す図。
【図５】従来の半導体装置の断面を模式的に示す図であ
ってアンダーフィル樹脂に不必要な広がりが生じた場合
を示す図。
ってアンダーフィル樹脂に不必要な広がりが生じた場合
を示す図。
【図６】従来の別の半導体装置用基板の断面を模式的に
示す図。
示す図。
【図７】従来の別の半導体装置の断面を模式的に示す
図。
図。
１ 有機材料層 ２ 銅配線 ３ コート剤 ４ 封止樹脂枠 ５ 金バンプ ６ 半導体チップ ７ アンダーフィル樹脂 ８ スティフナ−
Claims (4)
- 【請求項１】 基板と、前記基板に実装された半導体チ
ップと、前記基板と前記半導体チップとの隙間を充填す
る樹脂とを有し、 前記基板は、基層と、前記基層上に形成された導電パタ
ーンと、前記基層上に形成され前記導電パターンの所定
部分を覆うコート剤とを有し、 前記コート剤は、前記半導体チップの周囲端面に対向し
て横端面が形成されており、かつ、前記半導体チップの
前記基板との対向面のなす水準より高い位置までの厚み
を有することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、さ
らに、 所定の距離をおいて前記半導体チップのまわりを取り囲
み前記基板に貼付されるスティフナ−を有することを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記樹脂は、前記半導体チップの周囲端
面と、前記コート剤の前記半導体チップと対向する横端
面と間に形成される外界に対する表面形状がくぼみを有
するものであることを特徴とする請求項１または２記載
の半導体装置。 - 【請求項４】 基層と、前記基層上に形成された導電パ
ターンと、前記基層上に形成され前記導電パターンの所
定部分を覆うコート剤とを有し、 前記コート剤は、実装されるべき半導体チップの周囲端
面に対向して横端面が形成されており、かつ、実装され
るべき前記半導体チップの対向面のなす水準より高い位
置までの厚みを有することを特徴とする半導体装置用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068889A JP2001257240A (ja) | 2000-03-13 | 2000-03-13 | 半導体装置および半導体装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068889A JP2001257240A (ja) | 2000-03-13 | 2000-03-13 | 半導体装置および半導体装置用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257240A true JP2001257240A (ja) | 2001-09-21 |
Family
ID=18587869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068889A Pending JP2001257240A (ja) | 2000-03-13 | 2000-03-13 | 半導体装置および半導体装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257240A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114402A1 (ja) * | 2003-06-23 | 2004-12-29 | Shinko Electric Industries Co., Ltd. | 配線基板およびその製造方法、並びに配線基板への半導体チップの実装構造 |
| JP2006253315A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007123369A (ja) * | 2005-10-26 | 2007-05-17 | Citizen Electronics Co Ltd | 半導体装置及びその製造方法 |
| US9093393B2 (en) | 2012-11-19 | 2015-07-28 | J-Devices Corporation | Semiconductor device and method for producing the same |
| CN110400796A (zh) * | 2018-04-25 | 2019-11-01 | 拉碧斯半导体株式会社 | 半导体装置及半导体装置的制造方法 |
-
2000
- 2000-03-13 JP JP2000068889A patent/JP2001257240A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114402A1 (ja) * | 2003-06-23 | 2004-12-29 | Shinko Electric Industries Co., Ltd. | 配線基板およびその製造方法、並びに配線基板への半導体チップの実装構造 |
| JP2006253315A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007123369A (ja) * | 2005-10-26 | 2007-05-17 | Citizen Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP4697789B2 (ja) * | 2005-10-26 | 2011-06-08 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
| US9093393B2 (en) | 2012-11-19 | 2015-07-28 | J-Devices Corporation | Semiconductor device and method for producing the same |
| CN110400796A (zh) * | 2018-04-25 | 2019-11-01 | 拉碧斯半导体株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US9698072B2 (en) | Low-stress dual underfill packaging | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP2000323624A (ja) | 半導体装置およびその製造方法 | |
| US20080268579A1 (en) | Semiconductor chip package and method of fabricating the same | |
| JP2001257240A (ja) | 半導体装置および半導体装置用基板 | |
| JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| US7154185B2 (en) | Encapsulation method for SBGA | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| US7492037B2 (en) | Package structure and lead frame using the same | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| US20060118947A1 (en) | Thermal expansion compensating flip chip ball grid array package structure | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 | |
| JP5104149B2 (ja) | 半導体装置およびその製造方法 | |
| US20230335507A1 (en) | Chip packaging structure and method for manufacturing same | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JPH08153738A (ja) | 半導体装置の製造方法 | |
| JP4071121B2 (ja) | 半導体装置 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
| TW201537713A (zh) | 薄膜覆晶封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Effective date: 20050201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A02 |