JP2007066960A - 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2007066960A
JP2007066960A JP2005247416A JP2005247416A JP2007066960A JP 2007066960 A JP2007066960 A JP 2007066960A JP 2005247416 A JP2005247416 A JP 2005247416A JP 2005247416 A JP2005247416 A JP 2005247416A JP 2007066960 A JP2007066960 A JP 2007066960A
Authority
JP
Japan
Prior art keywords
semiconductor package
resin
heat
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005247416A
Other languages
English (en)
Inventor
Hitoshi Takeuchi
均 竹内
Motoyoshi Minbeda
源佳 民部田
Tomoyuki Yoshino
朋之 吉野
Hajime Nakamura
肇 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005247416A priority Critical patent/JP2007066960A/ja
Publication of JP2007066960A publication Critical patent/JP2007066960A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 製造に手間、時間やコストがかからず、低コストで生産性に優れていると共に、放熱性が優れた高品質なものを提供すること、
【解決手段】 半導体素子１０に電気接続部１１を介して電気的に接続された外部接続端子１２と、半導体素子及び電気接続部を内部に埋没するように封止すると共に、所定の外形形状を有するように形成された樹脂モールド部１３と、該樹脂モールド部の外表面に、半導体素子の近傍に達する深さで少なくとも１つ形成された凹部１４と、該凹部内に充填された状態で密着固定され、半導体素子が発する熱を外部に放熱する放熱部１５とを備え、該放熱部が、熱導電性フィラーと樹脂とが混合したペースト状の混合樹脂により形成されている半導体パッケージ２を提供する。
【選択図】 図１

Description

本発明は、ＩＣチップ等の半導体素子が内部に封止された半導体パッケージ及び該半導体パッケージを有する回路基板、並びに、半導体パッケージの製造方法に関するものである。
従来より、ＩＣチップ等の半導体素子を内部に封止した半導体パッケージとして、様々なものが提供されている。通常、半導体素子は、リードフレーム等の外部接続端子と電気的に接続された状態で、周囲をエポキシ樹脂等の樹脂材料（モールド樹脂）により封止されている。ところが、ＩＣチップ等の半導体素子は、発熱するため、その熱が内部に篭ってしまい性能に悪影響を与える恐れがあった。
そこで、半導体素子の放熱性を高めるため、各種の放熱対策が考えられている。その１つとして、図１１に示す半導体パッケージ７０が知られている。この半導体パッケージ７０は、ＩＣチップ等の半導体素子７１がダイパッド７２上に接着剤７３を介して接着されており、該ダイパッド７２の下面がエポキシ樹脂等からなる樹脂材料（モールド樹脂）７４の表面に露出するように構成されている。なお、半導体素子７１は、外部接続端子であるリード７５にボンディングワイヤ７６を介して電気的に接続されている。
この半導体パッケージ７０においては、半導体素子７１から発生した熱が、導電部材７２の下面から放熱されるので、半導体素子７１の温度上昇を抑えることができる。
しかしながら、図１１に示した半導体パッケージ７０では、半導体素子７１の下面以外の領域、例えば、上面側が熱電導率が低い樹脂材料７４に覆われているので、半導体素子７１から発生した熱が十分に放熱されないものであった。そのため、発熱の多い半導体素子７１を搭載することが困難である等の制限を受けるものであった。
また、別の放熱対策を行ったものとして、半導体素子に金属製のヒートスプレッダを絶縁性接着剤を利用して貼り付け、その後、ヒートスプレッダごと樹脂でモールド成型した半導体パッケージ（樹脂封止型半導体装置）（例えば、特許文献１参照）や、半導体素子の下面側に位置し、パッケージの下面に露出する金属製のヒートシンクを内蔵した半導体パッケージ（パッケージ型半導体装置）も知られている（例えば、特許文献２参照）。
これら特許文献１及び２等に記載の半導体パッケージによれば、半導体素子が発する熱を、ヒートスプレッダやヒートシンクを介して外部に放熱できるので、図１１に示す半導体パッケージよりも放熱性に優れている。
また、別の熱対策を行ったものとして、半導体素子の周囲を、熱硬化性樹脂等の通常の樹脂と、放熱性に優れた樹脂からなる放熱部とで囲んだ半導体パッケージ（半導体装置）が知られている（例えば、特許文献３参照）。この放熱部は、カーボンファイバーが混入された樹脂であり、半導体素子の上下両側に位置するようにモールド成型されている。
この半導体パッケージによれば、上述した金属製のヒートスプレッダやヒートシンクと同様に、放熱部を介して半導体素子が発する熱を外部に放熱できるので、放熱性を高めることができる。
また、リードフレームよりも下側の部分を、予め高熱伝導性樹脂によりキャビティを有する形状に成型し、その後、このキャビティにダイパッドを固着して半導体素子を搭載した後に、通常の熱硬化性樹脂を成型した半導体パッケージ（樹脂封止型半導体装置）も知られている（例えば、特許文献４参照）。
この半導体パッケージにおいても、金属製のヒートスプレッダやヒートシンクと同様に、高熱伝導性樹脂を介して半導体素子が発する熱を外部に放熱できるので、放熱性を高めることができる。
また、別の熱対策を行ったものとして、半導体素子が搭載されているダイパッド（タブ）の下面側に、半田材からなる熱伝導材が設けられた半導体パッケージ（樹脂封止型半導体装置）も知られている（例えば、特許文献５参照）。
この半導体パッケージにおいても、金属製のヒートスプレッダやヒートシンクと同様に、半田材からなる熱伝導材を介して半導体素子が発する熱を外部に放熱できるので、放熱性を高めることができる。
更には、粒状又は粉状の金属粉末を放熱材として利用した半導体パッケージ（半導体装置）も知られている（例えば、特許文献６参照）。
この半導体パッケージは、熱硬化性樹脂等の通常の樹脂からなるパッケージに凹部を形成し、該凹部内に放熱材を充填すると共に、封止テープを貼り付けて放熱材を凹部内に封止する構成とされている。この際、凹部は半導体素子の上面側に位置するように形成されている。
この半導体パッケージによれば、半導体素子が発する熱を、熱伝導率が高い金属粉末を介して外部に放熱できるので、やはり放熱性を高めることができるものである。
特開平７−３２１２５２号公報 特開平７−１３０７８２号公報 特開平６−９７３２６号公報 特開平８−２８８４２８号公報 特開平７−１４２６４２号公報 特開平８−３７２５６号公報
しかしながら、上述した従来の半導体パッケージでは、以下の課題が残されている。
即ち、特許文献１及び２等に記載されているヒートスプレッダやヒートシンクを備えた半導体パッケージでは、図１１に示す半導体パッケージと比較とすると放熱性に優れてはいるが、金属製のヒートスプレッダやヒートシンクと樹脂とで熱膨張率が異なり、この熱膨張率の違いによる内部応力が大きなものであった。また、材質の違いから金属と樹脂とのなじみが悪いものであった。そのため、ヒートスプレッダやヒートシンクと樹脂との間が剥離し易く、密着性が低下する恐れがあった。その結果、品質の信頼性が劣るものであった。
また、ヒートスプレッダやヒートシンク自体のコストが高く、また、これらを取り付けるために専用の製造装置等が必要であるので、生産性に優れない上、高コスト化になりやすかった。
また、上記特許文献３及び４等に記載されている通常の樹脂と熱伝導性に優れている樹脂という２つの樹脂を利用した半導体パッケージにおいては、モールド成型を、通常の樹脂を成型する場合と、熱伝導性に優れている樹脂を成型する場合とで別々に２回行う必要があった。そのため、成型工程に手間や時間がかかり、生産性が悪かった。
特に、特許文献４等に記載されている半導体パッケージにおいては、高熱伝導性樹脂の部分が半導体素子の発熱面の反対側に位置してしまい、高熱伝導性樹脂を利用しているとはいえ、効果的に放熱を行えるものではなかった。
また、上記特許文献５等に記載の半導体パッケージにおいても同様に、熱伝導材の部分が半導体素子の発熱面の反対側に位置してしまい、効果的に放熱を行えるものではなかった。また、熱伝導材として半田材を利用しているので、基板等に実装する際に、再溶融（溶ける）する恐れがあり、品質が低下する可能性があった。
更に、上記特許文献６等に記載されている半導体パッケージにおいては、金属粉末を凹部に充填し、単に封止テープで封止しているだけであるので、実装中又は実装後に仮に封止テープに傷や剥がれ等が生じてしまった場合には、金属粉末が零れてしまい、放熱性及び品質が低下する恐れがあった。特に、長期間の使用に関しては、信頼性が劣るものであった。
本発明は、このような事情に考慮してなされたもので、その目的は、製造に手間、時間やコストがかからず、低コストで生産性に優れていると共に、放熱性が優れた高品質な半導体パッケージ及び該半導体パッケージを有する回路基板、並びに、半導体パッケージの製造方法を提供することである。
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の半導体パッケージは、半導体素子に電気接続部を介して電気的に接続された外部接続端子と、前記半導体素子及び前記電気接続部を内部に埋没するように封止すると共に、所定の外形形状を有するように形成された樹脂モールド部と、該樹脂モールド部の外表面に、前記半導体素子の近傍に達する深さで少なくとも１つ形成された凹部と、該凹部内に充填された状態で密着固定され、前記半導体素子が発する熱を外部に放熱する放熱部とを備え、該放熱部が、熱導電性フィラーと樹脂とが混合した混合樹脂により形成されていることを特徴とするものである。
また、本発明の半導体パッケージの製造方法は、半導体素子に電気接続部を介して電気的に接続された外部接続端子と、半導体素子及び電気接続部を内部に埋没するように封止すると共に、所定の外形形状を有するように設けられた樹脂モールド部と、該樹脂モールド部の外表面に、半導体素子の近傍に達する深さで少なくとも１つ形成された凹部と、該凹部内に充填された状態で密着固定され、半導体素子が発する熱を外部に放熱する放熱部とを備えた半導体パッケージを製造する半導体パッケージの製造方法であって、前記半導体素子と前記外部接続端子とを、前記電気接続部により電気的に接続する電気接続工程と、該電気接続工程後、前記半導体素子及び電気接続部を内部に埋没させるように、熱硬化性樹脂により周囲を覆って前記樹脂モールド部を形成するモールド工程と、該モールド工程後、又は、モールド工程中において、前記樹脂モールド部の外表面の少なくとも１箇所に前記凹部を形成する凹部形成工程と、該凹部形成工程後、熱導電性フィラーと樹脂とを混合させたペースト状の混合樹脂を前記凹部内に充填させる充填工程と、該充填工程後、前記混合樹脂に所定温度の熱を一定時間加えて硬化させ、前記凹部内に密着固定された前記放熱部を形成する加熱硬化工程とを備えていることを特徴とするものである。
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、まず、外部接続端子と半導体素子とをワイヤやバンプ等の電気接続部により電気的に接続する電気接続工程を行う。
次いで、重ね合わせたときに、内部に所定の外形形状を有する空間が形成される一対の金型等で半導体素子及び電気接続部を挟み込む。これにより、一対の金型の空間内に半導体素子及び電気接続部が収納された状態となる。この状態で、一対の金型の空間内に樹脂を流し込んで硬化させ、樹脂モールド部を形成するモールド工程を行う。このモールド工程によって、半導体素子及び電気接続部を内部に埋没させた状態で封止することができる。
このモールド工程後、又は、モールド工程中において、樹脂モールド部の外表面の少なくとも１箇所、例えば、半導体素子の上側又は下側等に凹部を形成する凹部形成工程を行う。この際、半導体素子の近傍に達する深さまで凹部を形成する。この凹部形成後、熱導電性フィラー（例えば、銀、銅等の金属粉末や粉末状のカーボン等）と樹脂とを予め混合させたペースト状の混合樹脂を、凹部内に充填する充填工程を行う。
次いで、全体をオーブン等に入れ、ペースト状の混合樹脂に所定温度の熱を一定時間加えて加熱する加熱硬化工程を行う。これにより、混合樹脂を凹部内で硬化させ、凹部に密着固定した放熱部を形成することができる。この加熱硬化工程の結果、半導体パッケージを製造することができる。
このように製造された半導体パッケージは、ＩＣチップ等の半導体素子の発する熱が、該半導体素子の近傍まで形成された凹部内の放熱部を介して外部に放熱される。特に、この放熱部は、熱導電性フィラーと樹脂とが混合した混合樹脂により形成されたものであるので、効率良く熱を外部に放熱することができ、放熱性を高めることができる。
また、金属製のヒートスプレッダ等を内蔵した従来のものとは異なり、樹脂を含むペースト状の混合樹脂を硬化させて放熱部を形成しているので、該放熱部と樹脂モールド部とのなじみが良く、両者の密着性が良い。また、熱膨張率に関しても、金属製のヒートスプレッダ等に比べると樹脂モールド部に近い。その結果、半導体素子が発する熱による温度上昇が生じたとしても、放熱部と樹脂モールド部との間に剥離が起きてしまうことを防止でき、両者の密着固定に影響を与え難い。よって、品質の信頼性を向上することができる。
また、モールド工程を２回行って、通常の樹脂と熱伝導性に優れた樹脂とをそれぞれ成型した従来のものとは異なり、モールド工程が１回で済み、樹脂モールド部に形成した凹部内に単に混合樹脂を充填して硬化させるだけであるので、専用の製造設備が不要であり、従来の設備を利用することができる。また、製造に手間、時間やコストをかけることなく、低コストで効率良く製造することができる。
また、単に凹部を形成して混合樹脂を充填するだけであるので、樹脂モールド部の任意の位置に、容易に放熱部を形成し易い。よって、半導体素子の取付具合に応じて放熱部の位置を適時変更することが可能である。そのため、放熱を確実に行わせることができ、高品質化を図ることができる。また、設計の自由度を向上することができる。
更に、金属粉末を単に封止テープで封止した従来のものとは異なり、放熱部は凹部内で硬化しているので、従来のように金属粉末が零れる可能性がない。よって、長期間使用したとしても放熱性を確実に維持することができ、高品質化を図ることができる。また、外部接続端子を基板等に半田付け（リフロー）する際に、放熱部が溶融する恐れがないことからも、品質劣化等をなくして高品質化を図ることができる。
上述したように、本発明に係る半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間、時間やコストがかからず、低コストで生産性を向上することができると共に、放熱性を向上させて高品質化を図ることができる
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記熱導電性フィラーが、金属粉末であることを特徴とするものである。
この発明に係る半導体パッケージにおいては、熱導電性フィラーが銀（Ａｇ）や銅（Ｃｕ）等の金属粉末であるので、熱を伝え易くなり、放熱性をより高めることができる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記金属粉末が、融点が５０℃〜３００℃の範囲内である低融点金属粉末を少なくとも所定量以上有していることを特徴とするものである。
この発明に係る半導体パッケージにおいては、混合樹脂を構成する熱導電性フィラーが単金属或いは合金からなる低融点金属粉末を少なくとも所定量以上有しているので、半導体素子の温度が上昇した際に、放熱部の内部で金属粉末である熱導電性フィラーが固相状態から液相状態に変化する相変化を起こし易い。その結果、相変化時による吸熱冷却効果により、半導体素子の温度上昇を和らげることができる。よって、耐熱性を向上することができると共に、半導体素子の温度上昇による不具合を極力なくすことができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記樹脂が、５０℃〜３００℃の範囲内で軟化する熱可塑性樹脂を少なくとも所定量以上有していることを特徴とするものである。
この発明に係る半導体パッケージにおいては、混合樹脂を構成する樹脂が熱可塑性樹脂であるので、半導体素子の温度が上昇した際に、放熱部の内部で樹脂が固相状態から軟化して液相状態に変化する相変化を起こし易い。その結果、相変化時による吸熱冷却効果により、半導体素子の温度上昇を和らげることができる。よって、耐熱性を向上することができると共に、半導体素子の温度上昇による不具合を極力なくすことができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記放熱部の外表面に固定され、該放熱部を介して伝導された前記熱を外部に放熱するヒートシンクを備えていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、放熱部の外表面に固定されたヒートシンクを有しているので、半導体素子が発する熱を、大きな表面面積を有するヒートシンクを介して放熱することができ、放熱性を高めることができる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記ヒートシンクが、外表面がフィン状に形成されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、ヒートシンクの外表面がフィン状（蛇腹状）に形成されているので、さらに大きな表面面積を確保でき、放熱性をさらに高めることができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記放熱部が、前記樹脂モールド部の下面に設けられ、前記外部接続端子が、基端側が前記電気接続部に接続され、先端側が少なくとも前記樹脂モールド部の対向する側面から外方に向けて突出すると共に、樹脂モールド部の下面側に向けて折曲されたリードであって、その先端が前記放熱部の外表面と略同じ高さになるように折曲されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、放熱部が樹脂モールド部の下面に設けられており、リードを介して、例えば基板上等に載置することができる。この際、リードの先端が、放熱部の外表面と略同じ高さになるように設定されているので、基板上に載置したときに放熱部を介して伝導されてきた半導体素子の熱を基板側に直接逃がし易い。よって、より効果的に放熱を行うことができる。
また、本発明の回路基板は、上記本発明のいずれかの半導体パッケージと、該半導体パッケージを表面に載置すると共に、前記外部接続端子を介して前記半導体素子と電気的に接続可能な電極を有する基板本体とを備えていることを特徴とするものである。
この発明に係る回路基板においては、基板本体上に半導体パッケージが載置され、基板本体上の電極に、外部接続端子を介して半導体素子が電気的に接続されている。特に、半導体素子が発する熱を効率良く放熱して信頼性が向上した半導体パッケージを備えているので、回路基板全体の信頼性も向上することができる。
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記充填工程の際、注入器により前記混合樹脂を前記凹部内に流し込んで充填させることを特徴とするものである。
この発明に係る半導体パッケージの製造方法においては、充填工程の際に、ディスペンサー等に接続されたニードル等の注入器を利用して、混合樹脂を凹部内に流し込んで充填を行う。よって、容易且つ速やかに混合樹脂を充填することができ、効率の良い製造を行うことができる。
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記充填工程が、前記凹部と同じサイズの開口部を有する印刷マスクを、該開口部が凹部に一致するように前記樹脂モールドの外表面に重ねるマスク設定工程と、該マスク設定工程後、前記混合樹脂を前記印刷マスク上に印刷して、前記開口部を通して前記凹部内に混合樹脂を充填させる印刷工程と、該印刷工程後、前記印刷マスクを除去するマスク除去工程とを備えていることを特徴とするものである。
この発明に係る半導体パッケージの製造方法においては、充填工程の際、まず、印刷マスクを凹部が形成された樹脂モールド部の外表面に重ねるマスク設定工程を行う。また、この際、印刷マスクの開口部と樹脂モールド部の凹部とが一致するように重ね合わせる。次いで、混合樹脂をスキージ等により、印刷マスク上に印刷する印刷工程を行う。これにより、開口部を通して凹部内に混合樹脂を充填することができる。この印刷工程後、マスク除去工程により、印刷マスクを樹脂モールド部から除去するマスク除去工程を行う。その後、加熱硬化工程を行う。
このように、印刷マスクを利用した印刷により、容易且つ速やかに混合樹脂を充填することができ、効率の良い製造を行うことができる
また、本発明の半導体パッケージの製造方法は、上記本発明のいずれかの半導体パッケージの製造方法において、複数の前記外部接続端子がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各外部接続端子を切断してフレームからそれぞれ切り離す切断工程を行うことを特徴とするものである。
この発明に係る半導体パッケージの製造方法においては、リードフレームを利用して複数の半導体素子に対して、一度に樹脂モールド部、凹部及び放熱部を形成することができ、その後、切断工程によりフレームから外部接続端子をそれぞれ切り離すことで、複数の半導体パッケージを効率良く製造することができる。よって、より短時間に効率良く半導体パッケージを製造することができる。
本発明に係る半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間、時間やコストがかからず、低コストで生産性を向上することができると共に、放熱性を向上させて高品質化を図ることができる。
また、本発明に係る回路基板によれば、半導体素子が発する熱を効率良く放熱して信頼性が向上した半導体パッケージを備えているので、回路基板自体の信頼性を向上することができる。
以下、本発明に係る半導体パッケージ及び回路基板並びに半導体パッケージの製造方法の第１実施形態を、図１から図５を参照して説明する。
本実施形態の回路基板１は、図１及び図２に示すように、半導体パッケージ２と、該半導体パッケージ２を表面に載置すると共に、後述するインナーリード（外部接続端子）１２を介してＩＣチップ（半導体素子）１０と電気的に接続可能な基板電極（電極）３を有する搭載基板（基板本体）４とを備えている。
この搭載基板４は、例えば、ガラスエポキシ製の基板であり、表面に上記基板電極３が形成されている。また、この基板電極３は、図示しない基板配線に電気的に接続されており、該基板配線を介してＩＣチップ１０の動作制御等を行う図示しないメイン回路に接続されている。
上記半導体パッケージ２は、ＩＣチップ１０にワイヤ（電気接続部）１１を介して電気的に接続されたインナーリード１２と、ＩＣチップ１０及びワイヤ１１を内部に埋没するように封止すると共に、所定の外形形状を有するように形成された樹脂モールド部１３と、該樹脂モールド部１３の外表面に、ＩＣチップ１０の近傍に達する深さで少なくとも１つ形成された凹部１４と、該凹部１４内に充填された状態で密着固定され、ＩＣチップ１０が発する熱を外部に放熱する放熱部１５とを備えている。
ＩＣチップ１０は、ダイパッド１６上に接着剤１７により接着された状態で載置されている。また、インナーリード１２は、基端側がワイヤ１１に接続され、先端側が少なくとも樹脂モールド部１３の対向する側面から外方に向けて突出すると共に、樹脂モールド部１３の下面１３ａ側に向けて２回折曲されたリード（断面視略Ｚ型になるリード）であって、その先端が樹脂モールド部１３の下面１３ａと略同じ高さになるように形成されている。なお、インナーリード１２と基板電極３とは、図示しない半田により接続されている。
なお、このインナーリード１２及びダイパッド１６は、図３に示すように、リードフレーム２０のフレーム２１に連結されていたものである。即ち、このリードフレーム２０は、金属材料により平板状に形成され、フレーム２１と、該フレーム２１の内側にそれぞれ連結されてＩＣチップ１０を搭載可能な複数のダイパッド１６と、該ダイパッド１６と同様にフレーム２１の内側に連結されたインナーリード１２とを備えている。なお、この状態においては、インナーリード１２はまだ平板状とされている。
また、凹部１４は、本実施形態においては樹脂モールド部１３の上面１３ｂ側であって、樹脂モールド部１３の長手方向に沿って上面視長方形状に形成されている。また、放熱部１５は、樹脂モールドの上面１３ｂと面一となるように凹部１４内に直方体状に充填された状態で密着固定されている。
この放熱部１５は、銀（Ａｇ）の金属粉末からなる熱導電性フィラーとエポキシ樹脂等の樹脂とが混合した混合樹脂Ｆにより形成されたものである。これについては、後に詳細に説明する。
なお、金属粉末（Ａｇ）の含有量は、例えば、６０〜９８重量パーセント（Ａｇの比重が１０．５、エポキシ樹脂の比重が１〜２であるので、体積比は５０〜９０％）である。また、混合樹脂Ｆのペースト粘度は、例えば、５００Ｐａ・ｓである。
次に、上述したように構成された半導体パッケージ２を、リードフレーム２０を利用して一度に複数製造する場合について以下に説明する。
本実施形態の半導体パッケージ２の製造方法は、ＩＣチップ１０とインナーリード１２とを、ワイヤ１１により電気的に接続する電気接続工程と、該電気接続工程後、ＩＣチップ１０及びワイヤ１１を内部に埋没させるように、熱硬化性樹脂により周囲を覆って樹脂モールド部１３を形成するモールド工程と、該モールド工程後、又は、モールド工程中において、樹脂モールド部１３の外表面の少なくとも１箇所に凹部１４を形成する凹部形成工程と、該凹部形成工程後、混合樹脂Ｆを凹部１４内に充填させる充填工程と、該充填工程後、混合樹脂Ｆに所定温度所の熱を一定時間加えて硬化させ、凹部１４内に密着固定された放熱部１５を形成する加熱硬化工程と、これら各工程が終了した後、インナーリード１２を切断してフレーム２１からそれぞれ切り離す切断工程とを備えている。これら各工程について、以下に詳細に説明する。
まず、図４に示すように、リードフレーム２０の各ダイパッド１６上に、導電性接着剤、絶縁性接着剤、半田、ろう付け材等のダイボンド材１７を供給する。なお、図４においては、製造工程順に従って各工程を１つの図面に図示したものである。上記ダイボンド材１７を供給した後、各ダイパッド１６上にそれぞれＩＣチップ１０を載置して、ダイパッド１６とＩＣチップ１０との接着を行う。次いで、図４に示すように、各ＩＣチップ１０と各インナーリード１２の基端側とを、それぞれワイヤ１１を利用して電気的に接続する上記電気接続工程を行う。
この電気接続工程後、重ね合わせたときに、内部に所定の外形形状を有する空間が複数形成される図示しない一対の金型で、リードフレーム２０を上下から挟み込む。これにより、一対の金型の各空間内に、各ＩＣチップ１０及び各ワイヤ１１が収納された状態となる。この状態で、一対の金型の各空間内に樹脂を流し込んで硬化させ、図４に示すように、樹脂モールド部１３を形成する上記モールド工程を行う。このモールド工程によって、ＩＣチップ１０及びワイヤ１１を内部に埋没させた状態で樹脂モールド部１３内に封止することができる。
このモールド工程後、又はモールド工程中において、図４及び図５（ａ）に示すように、各樹脂モールド部１３の上面１３ｂ側に凹部１４を形成する上記凹部形成工程を行う。この際、ＩＣチップ１０の近傍に達する深さまで、凹部１４を形成する。
この凹部形成後、ペースト状の混合樹脂Ｆを各凹部１４内に充填する充填工程を行う。即ち、図５（ｂ）に示すように、ディスペンサーに接続されたニードル（注入器）Ｎを利用して、混合樹脂Ｆを凹部１４内に流し込んで充填させる。
全ての樹脂モールド部１３の凹部１４内に混合樹脂Ｆを充填した後、リードフレーム２０を図示しないオーブン内に入れ、ペースト状の混合樹脂Ｆに所定温度の熱を一定時間加えて加熱する上記加熱硬化工程を行う。これにより、混合樹脂Ｆを凹部１４内で硬化させ、図５（ｃ）に示すように、凹部１４に密着固定させた放熱部１５を形成することができる。
そして、最後にリードフレーム２０のフレーム２１からインナーリード１２を所定の形状（断面視略Ｚ型）になるように、フォーミングしながら打ち抜いて切断することで、図１に示す半導体パッケージ２を一度の製造工程で複数製造することができる。よって、短時間で効率良く複数の半導体パッケージ２を製造することができる。
また、製造された半導体パッケージ２を搭載基板４上に載置すると共に、インナーリード１２の先端と基板電極３とを半田で電気的に接続する。これにより、搭載基板４上に載置された半導体パッケージ２を有する回路基板１を製造することができる。なお、樹脂モールド部１３の下面１３ａと搭載基板４との間は、若干の隙間（例えば、０．１ｍｍ程度の隙間）が空いている状態となっている。
上述したように製造された半導体パッケージ２は、ＩＣチップ１０の発する熱が、該ＩＣチップ１０の近傍まで形成された凹部１４内の放熱部１５を介して外部に放熱される。特に、この放熱部１５は、熱導電性フィラーを含む混合樹脂Ｆを硬化させたものであるので、効率良く熱を外部に放熱することができる。加えて、Ａｇの金属粉末からなる熱導電性フィラーを利用しているので、放熱性をより高めることができる。
なお、Ａｇの金属粉末からなる熱導電性フィラーの熱導電率は、例えば、２〜５０Ｗ／ｍｋである。これは、一般的な樹脂モールド部の熱導電率０．６〜０．７Ｗ／ｍｋや、高放熱タイプの樹脂モールド部の熱導電率１〜２Ｗ／ｍｋに比較して、遥かに熱導電率が優れている。このことからも、本実施形態の半導体パッケージ２は、ＩＣチップ１０の熱を効果的に放熱することができる。
また、金属製のヒートスプレッダ等を内蔵した従来のものとは異なり、ペースト状の混合樹脂Ｆを硬化させて放熱部１５を形成しているので、該放熱部１５と樹脂モールド部１３とのなじみが良く、両者の密着性が良い。また、熱膨張率に関しても、金属製のヒートスプレッダ等に比べると樹脂モールド部１３に近い。その結果、ＩＣチップ１０が発する熱による温度上昇が生じたとしても、放熱部１５と樹脂モールド部１３との間に剥離が起きてしまうことを防止でき、両者１３、１５の密着固定具合に影響を与え難い。よって、品質の信頼性を向上することができる。
また、モールド工程を２回行って、通常の樹脂と熱伝導性に優れた樹脂とをそれぞれ成型した従来のものとは異なり、モールド工程が１回で済むと共に、樹脂モールド部１３に形成した凹部１４内に単に混合樹脂Ｆを充填して硬化させるだけであるので、専用の製造設備が不要であり、従来の製造設備を利用することができる。また、製造に手間、時間やコストをかけることなく、低コストで効率良く製造することができる。特に、充填工程を行う際に、ニードルＮを利用して容易且つ速やかに混合樹脂Ｆを充填できるので、より効率の良い製造を行うことができる。
また、単に凹部１４を形成して混合樹脂Ｆを充填するだけであるので、樹脂モールド部１３の任意の位置に、容易に放熱部１５を形成し易い。よって、ＩＣチップ１０の取付具合に応じて放熱部１５の位置を適時変更することが可能である。そのため、放熱を確実に行わせることができ、高品質化を図ることができる。また、設計の自由度を向上することができる。
更に、金属粉末を単に封止テープで封止した従来のものとは異なり、放熱部１５は凹部１４内で硬化しているので、金属粉末が零れる等の従来懸念されていた不具合の可能性がない。よって、長期間使用したとしても放熱性を確実に維持することができ、高品質化を図ることができる。また、インナーリード１２を搭載基板４に半田付けする際に、放熱部１５が溶融する恐れがないことからも、品質劣化等をなくして高品質化を図ることができる。
また、本実施形態の回路基板１は、上述したように、ＩＣチップ１０が発する熱を効率良く放熱して信頼性が向上した半導体パッケージ２を有しているので、回路基板１全体の信頼性も向上することができる。
なお、上記第１実施形態では、樹脂モールド部１３の上面１３ｂ側に凹部１４を形成して、該凹部１４内に放熱部１５を設けたが、凹部１４の位置及び形状、即ち、放熱部１５の位置及び形状はこの場合に限定されず、樹脂モールド部１３の外表面でＩＣチップ１０の近傍に接する状態であれば、自由に設計して構わない。また、放熱部１５を１つ設けた場合を説明したが、複数個設けても構わない。
また、凹部１４内に混合樹脂Ｆを充填する充填工程の際に、ニードルＭを利用して混合樹脂Ｆを流し込むことで充填を行ったが、この方法に限られるものではない。
例えば、印刷方法により混合樹脂Ｆを充填させても構わない。即ち、充填工程を行う際に、凹部１４と同じサイズの開口部２５ａを有する印刷マスク２５を、該開口部２５ａが凹部１４に一致するように樹脂モールド部１３の外表面に重ねるマスク設定工程と、該マスク設定工程後、混合樹脂Ｆを印刷マスク２５上に印刷して、開口部２５ａを通して凹部１４内に混合樹脂Ｆを充填させる印刷工程と、該印刷工程後、印刷マスク２５を除去するマスク除去工程とを行っても構わない。
具体的に説明すると、まず図６（ａ）に示すように、樹脂モールド部１３の上面１３ｂに凹部１４を形成した後、図６（ｂ）に示すように、樹脂モールド部１３の上面１３ｂに、例えば、金属製のマスクである印刷マスク２５を重ねる上記マスク設定工程を行う。次いで、スキージＳによりペースト上の混合樹脂Ｆを印刷マスク２５上から印刷して、開口部２５ａを通して凹部１４内に充填させる上記印刷工程を行う。更にこの印刷工程後、樹脂モールド部１３から印刷マスク２５を除去する上記マスク除去工程を行う。
そして、印刷マスク２５の除去後、オーブンに入れて熱を加え、混合樹脂Ｆを硬化させて放熱部１５を形成する。これにより、図６（ｃ）に示すように、ニードルＮによる方法と同様に、凹部１４内に混合樹脂Ｆを充填及び硬化させて放熱部１５を形成することができる。
このように、印刷マスク２５を利用した印刷方法も同様に、容易且つ速やかに混合樹脂Ｆを充填することができ、やはり効率の良い製造を行うことができる。
なお、この場合の放熱部１５は、印刷マスク２５の厚みの分だけ樹脂モールド部１３の上面１３ｂから突出した状態となる。また、この印刷方法による充填を行う場合には、例えば、混合樹脂Ｆのペースト粘度は数〜１０００ｐａ・ｓ程度になる。
次に、本発明に係る半導体パッケージ及び回路基板並びに半導体パッケージの製造方法の第２実施形態について、図７を参照して説明する。なお、第２実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第２実施形態と第１実施形態との異なる点は、第１実施形態では、放熱部１５が樹脂モールド部１３の上面１３ｂ側に設けられていたのに対し、第２実施形態では、放熱部１５が樹脂モールド部１３の下面１３ａ側に設けられている点である。
即ち、本実施形態の半導体パッケージ３１は、図７に示すように、樹脂モールド部１３の下面１３ａ側に、ＩＣチップ１０の近傍に達する深さで凹部１４が形成され、該凹部１４内に放熱部１５が設けられている。また、放熱部１５の下面１５ａは、樹脂モールド部１３の下面１３ａと面一となっている。そのため、インナーリード１２の先端は、放熱部１５の下面１３ａと略同じ高さとなっている。
また、本実施形態の回路基板３０は、搭載基板４上に、インナーリード１２の先端に接触する部分に加え、放熱部１５に接触する部分に基板電極３を有している。そして、半導体パッケージ３１は、インナーリード１２の先端と基板電極３との間、放熱部１５と基板電極３との間がそれぞれ半田３２を介して接続されている。なお、放熱部１５は、Ａｇの金属粉末を有する混合樹脂Ｆにより形成されているので、半田３２との接続が可能である。
このように構成された回路基板３０及び半導体パッケージ３１においては、第１実施形態と同様の作用効果を奏することができることに加え、ＩＣチップ１０が発する熱を、放熱部１５及び基板電極３を介して搭載基板４側に積極的に逃がすことができる。
また、樹脂モールド１３は、基板電極３及び半田３２を介して搭載基板４上に載置された状態となるので、設置面積が増加し、半導体パッケージ３１の載置状態をより安定させることができる。
次に、本発明に係る半導体パッケージ及び回路基板並びに半導体パッケージの製造方法の第３実施形態について、図８を参照して説明する。なお、第３実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第３実施形態と第１実施形態との異なる点は、第１実施形態では、放熱部１５が直方体状であると共に、インナーリード１２が断面視略Ｚ型に形成されていたのに対し、第３実施形態では、放熱部１５が樹脂モールド部１３の上面１３ｂ側に向けて２段に形成されていると共に、インナーリード１２がダイパッド１６と同じ平板状態である点である。加えて、放熱部１５に接続されたヒートシンク４２を備えている点である。
即ち、本実施形態の半導体パッケージ４１は、図８に示すように、ダイパッド１６及びインナーリード１２の上方側にのみ形成された樹脂モールド部１３を有している。つまり、ダイパッド１６及びインナーリード１２の下面側は、樹脂モールド部１３の下面１３ａと面一であり、全て露出している状態となっている。
また、凹部１４は、樹脂モールド部１３の上面１３ｂ側に、ＩＣチップ１０の近傍に達する深さで形成されていると共に、樹脂モールド部１３の上面１３ｂ側が開口面積が大きくなるように２段に形成されている。そして、この凹部１４内に混合樹脂Ｆが充填されて放熱部１５が設けられている。
また、本実施形態の半導体パッケージ４１は、上述したように放熱部１５の外表面に固定され、該放熱部１５を介して伝導されたＩＣチップ１０の熱を外部に放熱するヒートシンク４２を備えている。このヒートシンク４２は、混合樹脂Ｆの外表面に乗せた状態でオーブンに入れることで、放熱部１５に対して接着固定される。
また、本実施形態の回路基板４０は、搭載基板４上に、インナーリード１２及びダイパッド１６の下面にそれぞれ接触する部分に基板電極３を有している。そして、半導体パッケージ４１は、インナーリード１２の下面と基板電極３との間、ダイパッド１６の下面と基板電極３との間がそれぞれ半田４３を介して接続されている。
このように構成された半導体パッケージ４１及び回路基板４０においては、放熱部１５を介して伝導されてきたＩＣチップ１０の熱を、より大きな表面面積を有するヒートシンク４２から大気に放熱できるので、第１実施形態と比べて放熱性を高めることができる。特に、放熱部１５は、２段構造とされており、ヒートシンク４２と接触する面積を極力大きな面積とすることができるので、熱をヒートシンク４２に伝え易い。
また、ダイパッド１６を介してＩＣチップ１０が発する熱を、搭載基板４側に逃がすことも可能であるので、このことからも放熱性を高めることができる。更に、インナーリード１２及びダイパッド１６が共に平板状であり、樹脂モールド部１３の高さを極力抑えることができるので、薄型化を図ることができる。
なお、本実施形態において、ヒートシンク４２の外表面をフィン状（蛇腹状）に形成しても構わない。こうすることで、さらに大きな表面面積を確保することができ、放熱性をさらに高めることができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記各実施形態では、Ａｇの金属粉末からなる熱導電性フィラーと樹脂とを混合させたペースト状の混合樹脂を用いたが、金属粉末は、Ａｇに限られることなく、例えば、銅（Ｃｕ）、窒化アルミやアルミナ等でも構わない。また、熱導電性フィラーは、金属粉末に限られず、例えば、粉末状のシリカやカーボン等を利用しても構わない。
また、金属粉末からなる熱導電性フィラーを用いる場合、融点が５０℃〜３００℃の範囲内である低融点金属粉末（例えば、Ｉｎ、Ｎａ、Ｂｉ、Ｓｎ、Ｐｂ、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ等の単金属、或いは、ＰｂＳｎ、ＡｇＳｎ等の合金）を少なくとも所定量以上有していても構わない。
こうすることで、ＩＣチップの温度が上昇した際に、放熱部の内部で金属粉末が固相状態から液相状態に変化する相変化を起こし易い。その結果、相変化時による吸熱冷却効果によりＩＣチップの温度上昇を和らげ、例えば、１２０℃〜１５０℃以下の温度に保つことができる。よって、耐熱性を向上することができると共に、ＩＣチップの温度上昇による不具合を極力なくすことができる。
また、金属粉末を利用しない場合であっても、混合樹脂を構成する樹脂に、同様に５０℃〜３００℃の範囲内で軟化する熱可塑性樹脂（例えば、ポリアミド、ポリプロピレン、ポリカーボネート、ポリエチレンテレフタレート、ポリイミド、ポリフェニレンサルファイド、ポリエチレンや液晶ポリマー等）を所定量以上含んでいても構わない。こうすることで、同様の作用効果を奏することができる。
また、上記各実施形態においては、ダイパッド上にＩＣチップを搭載した状態で、ＩＣチップとインナーリードとをワイヤにより電気的接続したが、この構成に限らず、例えば、図９に示す半導体パッケージ５０のように、ＩＣチップ１０を接合部（電気接続部）５１を介して直接インナーリード１２に電気的接続（フリップチップボンディング）しても構わない。
このように構成された半導体パッケージ５０は、上記各実施形態と同様の作用効果を奏することができることに加え、より小型化を図ることができる。特に、ＩＣチップ１０の下面側に電極や配線等のパターン面が形成されている場合には、有効である。
更には、インナーリード１２ではなく、図１０に示す半導体パッケージ６０のように、ＩＣチップ１０を中継基板であるインターポーザ基板（外部接続端子）６１に直接バンプ（電気接続部）６２により電気的接続（フリップチップボンディング）しても構わない。なお、インターポーザ基板６１の下面には、ハンダボール電極６３が複数設けられており、搭載基板上の基板電極に電気的接続できるようになっている。また、この半導体パッケージ６０は、放熱部１５がＩＣチップ１０の裏面、即ち、回路パターンが設けられていない面に直接接触している。
このように構成された半導体パッケージ６０は、上記各実施形態と同様の作用効果を奏することができることに加え、図９に示す場合と同様に、小型化を図ることができる。また、放熱部１５が樹脂モールド部１３を介さずに直接ＩＣチップ１０に接触しているので、さらなる高放熱化を図ることができる。
本発明に係る半導体パッケージ及び回路基板の第１実施形態を示す断面図である。 図１に示す回路基板及び半導体パッケージを示す斜視図である。 図１に示す半導体パッケージのインナーリード及びダイパッドを有するインナーリードを示す斜視図である。 図３に示すリードフレームを利用して、図１に示す半導体パッケージを製造するための各製造工程を示した斜視図である。 図１に示す半導体パッケージの製造方法を示した工程図であって、（ａ）は樹脂モールド部を形成した後に、該樹脂モールド部の上面に凹部を形成した状態を示す図であり、（ｂ）は（ａ）の状態後、凹部内にニードルを利用して混合樹脂を流し込んで充填させている状態を示す図であり、（ｃ）は（ｂ）の状態の後、混合樹脂に熱を加えて硬化させて放熱部を形成した状態を示す図である。 図１に示す半導体パッケージの製造方法を示した他の工程図であって、（ａ）は樹脂モールド部を形成した後に、該樹脂モールド部の上面に凹部を形成した状態を示す図であり、（ｂ）は（ａ）の状態後、凹部に開口部が一致するように印刷マスクを重ね、該印刷マスク上から混合樹脂を印刷した状態を示す図であり、（ｃ）は（ｂ）の状態の後、混合樹脂に熱を加えて硬化させて放熱部を形成すると共に印刷マスクを除去した状態を示す図である。 本発明に係る半導体パッケージ及び回路基板の第２実施形態を示す断面図である。 本発明に係る半導体パッケージ及び回路基板の第３実施形態を示す断面図である。 本発明に係る半導体パッケージの変形例を示す図であって、ＩＣチップを接合部を介してインナーリードに直接取り付けた半導体パッケージを示す断面図である。 本発明に係る半導体パッケージの変形例を示す図であって、ＩＣチップをはんだバンプを介してインターポーザ基板に直接取り付けた半導体パッケージを示す断面図である。 従来の半導体パッケージの一例を示す断面図である。
符号の説明
Ｆ 混合樹脂
Ｎ ニードル（注入器）
１、３０、４０ 回路基板
２、３１、４１、５０、６０ 半導体パッケージ
３ 基板電極（電極）
４ 搭載基板（基板本体）
１０ ＩＣチップ（半導体素子）
１１ ワイヤ（電気接続部）
１２ インナーリード（外部接続端子）
１３ 樹脂モールド部
１４ 凹部
１５ 放熱部
２０ リードフレーム
２１ フレーム
２５ 印刷マスク
４２ ヒートシンク
５１ 接合部（電気接続部）
６１ インターポーザ基板（外部接続端子）
６２ バンプ（電気接続部）

Claims (12)

  1. 半導体素子に電気接続部を介して電気的に接続された外部接続端子と、
    前記半導体素子及び前記電気接続部を内部に埋没するように封止すると共に、所定の外形形状を有するように形成された樹脂モールド部と、
    該樹脂モールド部の外表面に、前記半導体素子の近傍に達する深さで少なくとも１つ形成された凹部と、
    該凹部内に充填された状態で密着固定され、前記半導体素子が発する熱を外部に放熱する放熱部とを備え、
    該放熱部は、熱導電性フィラーと樹脂とが混合した混合樹脂により形成されていることを特徴とする半導体パッケージ。
  2. 請求項１に記載の半導体パッケージにおいて、
    前記熱導電性フィラーは、金属粉末であることを特徴とする半導体パッケージ。
  3. 請求項２に記載の半導体パッケージにおいて、
    前記金属粉末は、融点が５０℃〜３００℃の範囲内である低融点金属粉末を少なくとも所定量以上有していることを特徴とする半導体パッケージ。
  4. 請求項１から３のいずれか１項に記載の半導体パッケージにおいて、
    前記樹脂は、５０℃〜３００℃の範囲内で軟化する熱可塑性樹脂を少なくとも所定量以上有していることを特徴とする半導体パッケージ。
  5. 請求項１から４のいずれか１項に記載の半導体パッケージにおいて、
    前記放熱部の外表面に固定され、該放熱部を介して伝導された前記熱を外部に放熱するヒートシンクを備えていることを特徴とする半導体パッケージ。
  6. 請求項５に記載の半導体パッケージにおいて、
    前記ヒートシンクは、外表面がフィン状に形成されていることを特徴とする半導体パッケージ。
  7. 請求項１から６のいずれか１項に記載の半導体パッケージにおいて、
    前記放熱部は、前記樹脂モールド部の下面に設けられ、
    前記外部接続端子は、基端側が前記電気接続部に接続され、先端側が少なくとも前記樹脂モールド部の対向する側面から外方に向けて突出すると共に、樹脂モールド部の下面側に向けて折曲されたリードであって、その先端が前記放熱部の外表面と略同じ高さになるように折曲されていることを特徴とする半導体パッケージ。
  8. 請求項１から７のいずれか１項に記載の半導体パッケージと、
    該半導体パッケージを表面に載置すると共に、前記外部接続端子を介して前記半導体素子と電気的に接続可能な電極を有する基板本体とを備えていることを特徴とする回路基板。
  9. 半導体素子に電気接続部を介して電気的に接続された外部接続端子と、半導体素子及び電気接続部を内部に埋没するように封止すると共に、所定の外形形状を有するように設けられた樹脂モールド部と、該樹脂モールド部の外表面に、半導体素子の近傍に達する深さで少なくとも１つ形成された凹部と、該凹部内に充填された状態で密着固定され、半導体素子が発する熱を外部に放熱する放熱部とを備えた半導体パッケージを製造する半導体パッケージの製造方法であって、
    前記半導体素子と前記外部接続端子とを、前記電気接続部により電気的に接続する電気接続工程と、
    該電気接続工程後、前記半導体素子及び電気接続部を内部に埋没させるように、熱硬化性樹脂により周囲を覆って前記樹脂モールド部を形成するモールド工程と、
    該モールド工程後、又は、モールド工程中において、前記樹脂モールド部の外表面の少なくとも１箇所に前記凹部を形成する凹部形成工程と、
    該凹部形成工程後、熱導電性フィラーと樹脂とを混合させたペースト状の混合樹脂を前記凹部内に充填させる充填工程と、
    該充填工程後、前記混合樹脂に所定温度の熱を一定時間加えて硬化させ、前記凹部内に密着固定された前記放熱部を形成する加熱硬化工程とを備えていることを特徴とする半導体パッケージの製造方法。
  10. 請求項９に記載の半導体パッケージの製造方法において、
    前記充填工程の際、注入器により前記混合樹脂を前記凹部内に流し込んで充填させることを特徴とする半導体パッケージの製造方法。
  11. 請求項９に記載の半導体パッケージの製造方法において、
    前記充填工程が、前記凹部と同じサイズの開口部を有する印刷マスクを、該開口部が凹部に一致するように前記樹脂モールド部の外表面に重ねるマスク設定工程と、
    該マスク設定工程後、前記混合樹脂を前記印刷マスク上に印刷して、前記開口部を通して前記凹部内に混合樹脂を充填させる印刷工程と、
    該印刷工程後、前記印刷マスクを除去するマスク除去工程とを備えていることを特徴とする半導体パッケージの製造方法。
  12. 請求項９から１１のいずれか１項に記載の半導体パッケージの製造方法において、
    複数の前記外部接続端子がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各外部接続端子を切断してフレームからそれぞれ切り離す切断工程を行うことを特徴とする半導体パッケージの製造方法。


JP2005247416A 2005-08-29 2005-08-29 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 Withdrawn JP2007066960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005247416A JP2007066960A (ja) 2005-08-29 2005-08-29 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247416A JP2007066960A (ja) 2005-08-29 2005-08-29 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2007066960A true JP2007066960A (ja) 2007-03-15

Family

ID=37928841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247416A Withdrawn JP2007066960A (ja) 2005-08-29 2005-08-29 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2007066960A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129584A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体装置及び通信方法
JP2011199110A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2011243624A (ja) * 2010-05-14 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
KR20120016925A (ko) * 2010-08-17 2012-02-27 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
US20130058046A1 (en) * 2011-09-05 2013-03-07 Samsung Electronics Co., Ltd. Printed circuit board assembly and manufacturing method thereof
CN105527454A (zh) * 2016-01-19 2016-04-27 东南大学 一种高灵敏热式风速传感器及其封装方法
WO2018181871A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 モジュール
KR20210062698A (ko) * 2019-01-22 2021-05-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법
WO2023017570A1 (ja) * 2021-08-10 2023-02-16 三菱電機株式会社 半導体装置及びインバータユニット

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810021B2 (en) 2009-12-15 2014-08-19 Renesas Electronics Corporation Semiconductor device including a recess formed above a semiconductor chip
US7982303B2 (en) 2009-12-15 2011-07-19 Renesas Electronics Corporation Semiconductor device and communication method
JP2011129584A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体装置及び通信方法
US8283770B2 (en) 2009-12-15 2012-10-09 Renesas Electronics Corporation Semiconductor device and communication method
JP2011199110A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2011243624A (ja) * 2010-05-14 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
KR20120016925A (ko) * 2010-08-17 2012-02-27 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101698932B1 (ko) * 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
US20130058046A1 (en) * 2011-09-05 2013-03-07 Samsung Electronics Co., Ltd. Printed circuit board assembly and manufacturing method thereof
CN105527454A (zh) * 2016-01-19 2016-04-27 东南大学 一种高灵敏热式风速传感器及其封装方法
CN105527454B (zh) * 2016-01-19 2018-11-16 东南大学 一种高灵敏热式风速传感器及其封装方法
WO2018181871A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 モジュール
CN110476245A (zh) * 2017-03-31 2019-11-19 株式会社村田制作所 模块
JPWO2018181871A1 (ja) * 2017-03-31 2020-01-23 株式会社村田製作所 モジュール
US11177189B2 (en) 2017-03-31 2021-11-16 Murata Manufacturing Co., Ltd. Module including heat dissipation structure
CN110476245B (zh) * 2017-03-31 2023-08-01 株式会社村田制作所 模块
KR20210062698A (ko) * 2019-01-22 2021-05-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법
KR102603421B1 (ko) * 2019-01-22 2023-11-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법
WO2023017570A1 (ja) * 2021-08-10 2023-02-16 三菱電機株式会社 半導体装置及びインバータユニット

Similar Documents

Publication Publication Date Title
JP2007066960A (ja) 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP4691455B2 (ja) 半導体装置
US6979899B2 (en) System and method for high performance heat sink for multiple chip devices
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP6299066B2 (ja) 半導体装置および半導体装置の製造方法
JP2010021338A (ja) 半導体装置およびその製造方法
US20150318228A1 (en) Module and method for producing module
US10262912B2 (en) Semiconductor device
US20230037617A1 (en) Packaging structure, electronic device, and chip packaging method
WO2007096975A1 (ja) 半導体装置
US8709197B2 (en) Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
JP2000200870A (ja) 半導体装置およびその製造方法
JP2009105209A (ja) 電子装置及びその製造方法
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
GB2396963A (en) Semiconductor packaging structure
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JPWO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005116963A (ja) 半導体装置
JPH0917827A (ja) 半導体装置
JP2006073554A (ja) 回路装置およびその製造方法
JP2004014870A (ja) 回路モジュール及びその製造方法
JP2003332500A (ja) 電子回路装置
TW201003864A (en) Chip package structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104